JP3975322B2 - ディジタル保護制御装置 - Google Patents
ディジタル保護制御装置 Download PDFInfo
- Publication number
- JP3975322B2 JP3975322B2 JP2001223848A JP2001223848A JP3975322B2 JP 3975322 B2 JP3975322 B2 JP 3975322B2 JP 2001223848 A JP2001223848 A JP 2001223848A JP 2001223848 A JP2001223848 A JP 2001223848A JP 3975322 B2 JP3975322 B2 JP 3975322B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- analog
- filter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、ディジタル保護制御装置に係り、特に、電力系統のアナログ信号を入力してディジタル信号に変換し、ディジタル信号にしたがって保護対象を保護するための保護制御演算を行うに好適なディジタル保護制御装置に関する。
【0002】
【従来の技術】
従来、遮断機などを保護するための制御を行う装置としては、例えば、電気協同研究第50巻第1号に記載されているディジタル保護リレー(第2世代ディジタルリレー)が知られている。従来のこの種の装置は、アナログ入力部、ディジタル演算処理部、整定部および出力部を備えて構成されており、この入力部には、折返し誤差防止用のアナログフィルタ、サンプルホールド回路、マルチプレクサ、A/D変換器およびバッファが設けられている。この種の装置は、高速サンプリングデータを用いたディジタルフィルタ処理用の入力基板と、保護制御演算用の演算基板とを主要素として構成されており、入力基板は電気角3.75度でサンプリングしてディジタルフィルタ演算を実行し、この演算結果を30度に1回演算基板に出力するようになっている。
【0003】
演算基板は、入力基板からのデータを入力し、保護演算アルゴリズムに基づいて、遮断機などを保護するための演算処理を実行するようになっている。
【0004】
従来、この種のディジタル保護制御装置においては、アナログ入力部の一貫した特性劣化を検出するために、電力系統の基本波の整数倍、例えば、4倍または12倍の高調波信号を電力系統のアナログ信号に重畳させてアナログフィルタに取り込み、アナログフィルタを通過したあとの信号の大きさを検出し、この検出結果にしたがってアナログ入力部の特性劣化に伴う異常の有無を監視するように構成されている。
【0005】
【発明が解決しようとする課題】
上記従来技術を用い、アナログ入力部の一貫した特性劣化を検出する方法では以下のような課題が生じる。
【0006】
(1)電力系統のアナログ信号に重畳した高調波信号の大きさのみを検出し、信号の位相特性については何ら配慮されていないため、異常の有無を高精度に検出することは困難である。
【0007】
(2)アナログ入力部の特性劣化を高精度に検出するためには、検出した高調波の実効値を求める必要があり、実効値演算に時間を要し、異常の有無を判定するまでに時間遅れが生じてしまう。
【0008】
したがって、従来技術では、アナログフィルタを通過した信号を処理して異常を検出したときには、遮断機が誤って動作してしまったあととなることもあり、不良部位の特定のみでしか有効性はなかった。このため、システム的には2重化を構成する以外、誤動作をカバーすることはできなかった。
【0009】
本発明の課題は、アナログ信号系の特性劣化に伴う異常の有無を高精度に、かつ高速で検出することができるディジタル保護制御装置を提供することにある。
【0010】
【課題を解決するための手段】
前記課題を解決するために、本発明のディジタル保護制御装置は、電力系統の基本波の高調波の監視信号を生成する監視信号生成手段と、前記電力系統からのアナログ信号に前記監視信号を重畳して入力し、この入力信号をフィルタリングする複数のアナログフィルタ手段と、前記各アナログフィルタ手段の出力信号と前記監視信号生成手段から出力される監視信号を順次選択し多重化して出力する多重化手段と、前記多重化手段の出力信号をサンプリングしてディジタル信号に順次変換するアナログ・ディジタル変換手段と、前記アナログ・ディジタル変換手段の出力信号から前記アナログ信号に対応したディジタル信号を抽出する第1のディジタルフィルタと、該第1のディジタルフィルタから出力されるディジタル信号を基に保護対象を制御するための保護制御演算を行うディジタルフィルタ演算処理手段と、前記アナログ・ディジタル変換手段の出力信号から前記監視信号に対応したディジタル信号を抽出する第2のディジタルフィルタと、前記第2のディジタルフィルタにより抽出されたディジタル信号のうち前記アナログ信号に重畳された前記監視信号に対応するディジタル信号の位相及びゲインを前記アナログフィルタ手段ごとに設定された位相及びゲインの補正データに基づいて補正する補正手段と、前記第2のディジタルフィルタにより抽出されたディジタル信号のうち前記監視信号生成手段から多重化手段に直接入力された前記監視信号に対応したディジタル信号と前記補正手段により補正されたディジタル信号とを、前記アナログ・ディジタル変換手段のサンプリング周期ごとに比較してアナログ信号系の異常の有無を判定する判定手段とを備えてなることを特徴とする。
【0016】
前記した手段によれば、多重化手段の出力信号をサンプリングして得られたディジタル信号の中から監視信号に対応したディジタル信号を抽出し、抽出されたディジタル信号のうち電力系統のアナログ信号に重畳された監視信号に対応するディジタル信号を補正し、補正されたディジタル信号と監視信号生成手段から多重化手段に直接入力された監視信号に対応したディジタル信号とを比較し、両者の偏差が、例えば、規定の範囲を逸脱していれば異常と、両者の偏差が規定の範囲内にあるときには正常と判定することができ、複数のアナログフィルタ手段を含むアナログ信号系の異常の有無を高精度に検出することができる。
【0017】
アナログ信号系の異常を検出したときに、ディジタルフィルタ演算処理手段の処理結果を無効とするためのロック信号をディジタルフィルタ演算処理手段に出力することで、保護対象が誤動作するのを防止することができる。
【0018】
また、アナログ信号に重畳された監視信号に対応するディジタル信号に対して、複数のアナログフィルタ手段に起因するゲイン誤差または位相誤差のうち少なくとも一方を、監視信号生成手段から多重化手段に直接入力された監視信号に対応したディジタル信号を基準として補正するようにしているため、監視信号の実効値を求めるまでもなく、瞬時値から得られたディジタル信号にしたがって瞬時に異常の有無を判定することができる。
【0019】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。図1は本発明の一実施形態を示すディジタル保護制御装置のブロック構成図である。図1において、ディジタル保護制御装置は、高調波信号発生器10、複数の加算回路12a〜12n、複数のアナログフィルタ14a〜14n、マルチプレクサ回路16、サンプルホールド回路18、アナログ/ディジタル変換器(A/D変換器)20、高調波除去用ディジタルフィルタ22、高調波信号抽出用ディジタルフィルタ24、位相補正回路26、ゲイン補正回路28、比較器30、記憶回路32を備えて構成されている。
【0020】
高調波信号発生器10は、電力系統の基本波(50Hzまたは60Hz)の整数倍、例えば、12倍の高調波信号(600Hz)を生成し、この高調波信号を監視信号として各加算回路12a〜12n、マルチプレクサ回路16に出力する監視信号生成手段として構成されている。加算回路12a〜12nは電力系統からアナログ信号(50Hz)Ia〜Inを取り込み、アナログ信号と高調波信号とを加算し、すなわち、アナログ信号に高調波信号を重畳し、アナログ信号と高調波信号を含む信号をそれぞれアナログフィルタ14a〜14nに出力するようになっている。各アナログフィルタ14a〜14nは入力された信号に含まれる特定の周波数成分によるノイズを除去し、サンプリングによる折返し誤差を防止するアナログフィルタ手段として構成されている。すなわち、各加算回路12a〜12n、アナログフィルタ14a〜14nはアナログ信号に高調波信号を重畳して入力し、この入力信号をフィルタリングするアナログフィルタ手段として構成されている。
【0021】
マルチプレクサ回路16は、高調波信号発生器10から高調波信号を直接入力するとともに、アナログフィルタ14a〜14nからアナログ信号に高調波信号が重畳された信号を順次選択して入力して多重化し、多重化された信号を順次サンプルホールド回路18に出力する多重化手段として構成されている。サンプルホールド回路18は、マルチプレクサ回路16の出力信号をサンプリング周波数にしたがって順次サンプリングするとともにホールドし、ホールドされた信号を順次アナログ/ディジタル変換器20に出力するようになっている。アナログ/ディジタル変換器20はサンプルホールド回路18の出力によるアナログ信号をディジタル信号に変換し、変換されたディジタル信号をディジタルフィルタ22、24に出力するようになっている。すなわち、サンプルホールド回路18とアナログ/ディジタル変換器20はアナログ・ディジタル変換手段として構成されている。
【0022】
ディジタルフィルタ22は、保護制御演算に不要な高調波、例えば、基本波(50Hz)の12倍の高調波(600Hz)を除去する高調波除去用ディジタルフィルタとして構成されている。このディジタルフィルタ22は、例えば、図2(a)に示すように、バイクワッド型の二次遅れのディジタルフィルタとして、掛け算回路22a、22c、22d、22e、22f、信号を1サンプル遅延させるディレイ回路22g、22h、入力信号を加算する加算回路22i、22j、22k、22lを備えて構成されている。そして、このディジタルフィルタ22は、各回路の係数H0、AI、A2、B1、B2により、フィルタのタイプ、例えばバンドパス、ローパス、ローパスノッチ、オールパスと、フィルタの遮断周波数、中心周波数および選択度Qを任意に設定可能に構成されている。
【0023】
ディジタルフィルタ22を、ローパスノッチとして用いた場合、図2(b)に示すように、基本波50Hzに対して12倍の高調波600Hzを十分減衰させることができるゲイン−周波数特性を得ることができる。この特性は、基本波F1が50Hz、伝送零点が基本波の12倍、すなわち600Hzの例であり、このフィルタ特性を有するディジタルフィルタ22を用いることで、基本波の12倍の高調波を完全に遮断することができる。そしてディジタルフィルタ22によって高調波の除去されたアナログ信号は保護対象を制御するための制御回路、例えばCPUで構成された制御回路に入力され、この制御回路において、高調波成分の除去されたディジタル信号を基に保護対象を制御するための保護制御演算が行われるようになっている。すなわちディジタルフィルタ22は制御回路とともにディジタルフィルタ演算処理手段として構成されている。
【0024】
ディジタルフィルタ24は、アナログ信号に重畳した高調波信号の信号成分のみを高精度に抽出するディジタル信号抽出手段として構成されている。すなわち、ディジタルフィルタ24はアナログ/ディジタル変換器20の出力によるディジタル信号のうち高調波信号(600Hz)に対応したディジタル信号を抽出し、抽出したディジタル信号を比較器30と位相補正回路26に出力するようになっている。このディジタルフィルタ24は、ディジタルフィルタ22と同様の要素を備えたディジタルフィルタをバンドパスとして用いることによって構成することができ、そのときのゲイン−周波数特性を図3(a)に、位相−周波数特性を図3(b)にそれぞれ示す。
【0025】
図3より、ディジタルフィルタ24の特性では、基本波50Hzに対して高調波である600Hzのゲインが極めて大きく設定され、それ以外の周波数成分を減衰させるようになっている。またディジタルフィルタ24の位相については、バンドパスフィルタの特性により、中心周波数をF12(600Hz)に設定しているので、位相遅れは0度となる。
【0026】
ディジタルフィルタ22、24には、図4(a)に示すように、アナログ信号に高調波成分が重畳された信号成分に対応したディジタル信号が入力されるが、ディジタルフィルタ24からは、図4(b)に示すように、高調波成分に対応したディジタル信号が出力され、ディジタルフィルタ22からは、図4(c)に示すように、高調波成分が除去された信号成分に対応したディジタル信号が出力されることになる。
【0027】
位相補正回路26は、ディジタルフィルタ24の出力によるディジタル信号のうちアナログフィルタ14a〜14nを通過して得られたディジタル信号に対して、高調波信号発生器10から直接マルチプレクサ回路16に入力された信号を基に得られたディジタル信号を基準にして、記憶回路32に記憶されたフィルタ係数34によってアナログフィルタ14a〜14nに起因する位相誤差を補正する補正手段の1要素として構成されている。
【0028】
この位相補正回路26は、図5(a)に示すように、ディジタルフィルタ22、24と同様の要素として、掛け算回路26a、26c、26d、26e、26f、データを1サンプル遅延させるディレイ回路26g、26h、入力信号を加算する26i、26j、26k、26lを備えて構成されており、フィルタ係数34の選択により、図5(b)に示すように、特性1から特性3のように、任意の位相−周波数特性を実現できるように構成されている。
【0029】
位相補正回路26を用いてディジタル信号の位相誤差を補正するに際しては、図6(a)に示すように、ディジタルフィルタ24の出力信号のうち高調波信号発生器10からマルチプレクサ16に直接入力された信号を基にして得られたディジタル信号は、特性100で表され、アナログフィルタ14iを通過して得られたディジタル信号は、特性102で表され、後者のディジタル信号はアナログフィルタ14iによりゲインが減衰し、且つ位相遅れが生じていることが分かる。
【0030】
そこで、本実施形態においては、位相補正回路26を用いて、アナログフィルタ14iを通過して得られたディジタル信号の位相を補正し、図6(b)に示すように、高調波信号発生器10からマルチプレクサ回路16に直接入力された高調波信号を基にして得られたディジタル信号とアナログフィルタ14iを通過して得られたディジタル信号との位相差をなくすこととしている。
【0031】
またゲイン補正回路28は、アナログフィルタ14iに起因するゲイン誤差を、記憶回路32に格納されたゲイン補正36を用いて補正する補正手段の1要素として構成されている。すなわち、ゲイン補正回路28は、高調波信号発生器10から直接マルチプレクサ回路16に入力された高調波信号から得られたディジタル信号と、アナログフィルタ14iを通過して得られたディジタル信号との間には、図6(a)に示すように、ゲインに差があるため、ゲイン補正36を用いて、アナログフィルタ14iを通過して得られたディジタル信号のゲインを高め、図6(c)に示すように、両者の振幅差を0とするようになっている。そして位相補正およびゲイン補正されディジタル信号は比較器30に入力されるようになっている。
【0032】
なお、位相補正回路26による位相補正は、アナログフィルタ14iによる位相遅れと逐次サンプリングによる位相ずれ分の補正を行うようになっており、アナログフィルタ14iの特性とサンプリング周波数に決定すれば、この値は予め求めることが可能である。
【0033】
比較器30は、ディジタルフィルタ24の出力によるディジタル信号のうち高調波信号発生器10から直接マルチプレクサ回路16に入力された高調波信号を基に得られたディジタル信号とアナログフィルタ14iを通過して得られたディジタル信号に対して位相補正およびゲイン補正されたディジタル信号とを比較し、この比較結果にしたがってアナログ信号系、例えば、アナログフィルタ14iの異常の有無を判定する判定手段として構成されている。この場合、比較器30は、両者の信号の偏差が一定の範囲内、例えば、図6(d)に示すように、両者の信号の偏差104が正常の範囲内にあるときには、アナログフィルタ14iの経年変化による特性劣化や素子不良による異常がないとして、アナログ信号系が正常であることを示す信号を出力するようになっている。
【0034】
なお、理論的には両者の偏差は0であるが、素子の初期値のばらつきにより、図6(d)に示すように偏差104が生じる。ただし、この偏差104を素子の初期値のばらつきおよび理論的に生じるA/D変換誤差を考慮した範囲以外を異常とすることで、高精度に異常の有無を検出することが可能である。
【0035】
一方、図7に示すように、位相補正およびゲイン補正によってもゲイン誤差が生じ、ゲイン誤差に伴う偏差104が正常の範囲外となったときにはアナログ信号系の異常と判定される。
【0036】
また、図8に示すように、位相補正およびゲイン補正によっても位相ずれか生じ、両者の偏差104が正常の範囲を超えたときにはアナログ信号系の異常として判定される。
【0037】
このように、本実施形態においては、ゲイン誤差のみならず位相ずれに対しても異常検出を瞬時に行うことができる。また予め設定する検出範囲は素子の劣化に伴う変動分を考慮して決定できるので、運用する装置の重要度に応じて決定できる柔軟性を持ち合わせることが可能である。
【0038】
またアナログ信号系の異常が検出されたときには、制御対象としての遮断機などを制御するための動作を停止させることで、素子不良などに伴う誤動作を瞬時に停止することができ、システムの信頼度を大幅に高めることができる。
【0039】
また本実施形態においては、複数のチャネルが入力される信号に対するゲイン補正を行っているが、このゲイン補正は全てのチャネルに共通であるため、補正係数としては1種類で済む。しかも、位相補正およびゲイン補正した信号とマルチプレクサ回路16に直接入力した信号を基に得られたディジタル信号とを比較するに際して、時間軸上でも両者の信号に対しては同じ値にすることができるため、単純に両者の信号を比較することで、アナログ信号系の異常の有無を検出することが可能になる。
【0040】
【発明の効果】
以上説明したように、本発明によれば、多重化手段の出力信号をサンプリングして得られたディジタル信号の中から監視信号に対応したディジタル信号を抽出し、抽出されたディジタル信号のうち電力系統のアナログ信号に重畳された監視信号に対応するディジタル信号を補正し、補正されたディジタル信号と監視信号生成手段から多重化手段に直接入力された監視信号に対応したディジタル信号とを比較し、この比較結果によりアナログ信号系の異常の有無を判定するようにしているため、複数のアナログフィルタ手段を含むアナログ信号系の異常の有無を高精度に検出することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態を示すディジタル保護制御装置のブロック構成図である。
【図2】(a)ディジタルフィルタのブロック構成図、(b)はディジタルフィルタの周波数とゲインとの関係を示す特性図である。
【図3】(a)はディジタルフィルタの周波数とゲインとの関係を示す特性図、(b)はディジタルフィルタの周波数と位相との関係を示す特性図である。
【図4】ディジタルフィルタの出力波形を説明するための図である。
【図5】(a)位相補正回路のブロック構成図、(b)は位相補正回路の周波数と位相との関係を説明するための特性図である。
【図6】正常時におけるゲイン補正と位相補正を説明するための波形図である。
【図7】ゲイン誤差が生じたときのゲイン補正と位相補正を説明するための波形図である。
【図8】位相ずれが生じたときのゲイン補正と位相補正を説明するための波形図である。
【符号の説明】
10 高周波信号発生器
12a・・・12n 加算回路
14a・・・14n アナログフィルタ
16 マルチプレクサ
18 サンプルホールド回路
20 アナログ/ディジタル変換器
22 高調波除去用ディジタルフィルタ
24 高調波抽出用ディジタルフィルタ
26 位相補正回路
28 ゲイン補正回路
30 比較器
32 記憶回路
Claims (1)
- 電力系統の基本波の高調波の監視信号を生成する監視信号生成手段と、前記電力系統からのアナログ信号に前記監視信号を重畳して入力し、この入力信号をフィルタリングする複数のアナログフィルタ手段と、前記各アナログフィルタ手段の出力信号と前記監視信号生成手段から出力される監視信号を順次選択し多重化して出力する多重化手段と、前記多重化手段の出力信号をサンプリングしてディジタル信号に順次変換するアナログ・ディジタル変換手段と、前記アナログ・ディジタル変換手段の出力信号から前記アナログ信号に対応したディジタル信号を抽出する第1のディジタルフィルタと、該第1のディジタルフィルタから出力されるディジタル信号を基に保護対象を制御するための保護制御演算を行うディジタルフィルタ演算処理手段と、前記アナログ・ディジタル変換手段の出力信号から前記監視信号に対応したディジタル信号を抽出する第2のディジタルフィルタと、前記第2のディジタルフィルタにより抽出されたディジタル信号のうち前記アナログ信号に重畳された前記監視信号に対応するディジタル信号の位相及びゲインを、予め前記アナログフィルタ手段ごとに設定された位相及びゲインの補正データに基づいて補正する補正手段と、前記第2のディジタルフィルタにより抽出されたディジタル信号のうち前記監視信号生成手段から多重化手段に直接入力された前記監視信号に対応したディジタル信号と前記補正手段により補正されたディジタル信号とを、前記アナログ・ディジタル変換手段のサンプリング周期ごとに比較してアナログ信号系の異常の有無を判定する判定手段とを備えてなるディジタル保護制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001223848A JP3975322B2 (ja) | 2001-07-25 | 2001-07-25 | ディジタル保護制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001223848A JP3975322B2 (ja) | 2001-07-25 | 2001-07-25 | ディジタル保護制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003037928A JP2003037928A (ja) | 2003-02-07 |
JP3975322B2 true JP3975322B2 (ja) | 2007-09-12 |
Family
ID=19057110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001223848A Expired - Fee Related JP3975322B2 (ja) | 2001-07-25 | 2001-07-25 | ディジタル保護制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3975322B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4582047B2 (ja) * | 2006-05-19 | 2010-11-17 | 株式会社日立製作所 | ディジタル保護制御装置 |
JP2008169728A (ja) * | 2007-01-10 | 2008-07-24 | Denso Corp | エンジン制御用センサ信号の処理装置 |
JP2008211891A (ja) * | 2007-02-26 | 2008-09-11 | Hitachi Ltd | ディジタル保護リレー |
JP5106172B2 (ja) * | 2008-02-21 | 2012-12-26 | 株式会社東芝 | ディジタル保護・制御装置の監視方式 |
JP5380318B2 (ja) * | 2010-01-29 | 2014-01-08 | 株式会社日立製作所 | ディジタル保護制御装置およびその異常検出方法 |
JP2017069995A (ja) * | 2015-09-28 | 2017-04-06 | 株式会社日立製作所 | ディジタル保護制御装置 |
-
2001
- 2001-07-25 JP JP2001223848A patent/JP3975322B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003037928A (ja) | 2003-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3975322B2 (ja) | ディジタル保護制御装置 | |
JP5380318B2 (ja) | ディジタル保護制御装置およびその異常検出方法 | |
KR20100101980A (ko) | 디지털 데이터의 유효성 검사장치 및 방법 | |
JP2008211891A (ja) | ディジタル保護リレー | |
US11245409B2 (en) | Systems and methods for removing low frequency offset components from a digital data stream | |
JP6404626B2 (ja) | 電気量計器 | |
US11817875B2 (en) | Systems and methods for removing low frequency offset components from a digital data stream | |
JP4888322B2 (ja) | デジタル形保護継電装置 | |
JP7432468B2 (ja) | ディジタル保護制御装置及びディジタル保護制御装置の監視方法 | |
JP2001028829A (ja) | ディジタル形保護継電装置 | |
JP2012222846A (ja) | ディジタル保護制御装置 | |
US9843335B2 (en) | Supervision of input signal channels | |
JP2009201209A (ja) | ディジタル形保護リレー | |
JPH05207640A (ja) | 高調波フィルタ設備保護用ディジタルリレー | |
JP3191567B2 (ja) | 電力系統のディジタル保護・制御装置 | |
JP4561366B2 (ja) | ディジタル形地絡電流保護継電器 | |
JP5587108B2 (ja) | ディジタル保護制御装置及び保護制御回路監視方法 | |
JP3729224B2 (ja) | 電力系統のディジタル保護・制御装置 | |
JPH0398418A (ja) | ディジタル保護継電器の監視装置 | |
JP6827390B2 (ja) | 保護制御装置 | |
JP3263763B2 (ja) | ディジタル形保護制御装置 | |
US20230069041A1 (en) | Detection of incipient failures in instrument transformers | |
JP5106172B2 (ja) | ディジタル保護・制御装置の監視方式 | |
JP2002044854A (ja) | 保護継電器 | |
JPH0823624A (ja) | ディジタル保護継電器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060116 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060119 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070605 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |