CN1089203C

CN1089203C - 复制控制器及其故障恢复方法

Info

Publication number: CN1089203C
Application number: CN98105673A
Authority: CN
Inventors: 岛村光太郎; 守田雄一朗; 高桥宜孝; 堀田多加志; 佐藤博康; 上田茂太; 阪东明; 铃木宏和; 坂本幸治
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-03-19
Filing date: 1998-03-18
Publication date: 2002-08-14
Anticipated expiration: 2018-03-18
Also published as: DE19811864A1; KR100548831B1; US6038683A; JPH10271834A; DE19811864B4; EP0866389B1; EP0866389A3; JP3390824B2; KR19980080140A; EP0866389A2; CN1206951A

Abstract

一种复制控制器及其故障恢复方法，它既使在以短操作周期进行处理的设备控制器中也能够恢复故障系统为正常状态而无需中断设备的操作。在用于复制控制器的故障恢复方法中，基于块的相关性控制数据被分为多个块，且在多个操作周期的一个周期中，多个块按相关性的优先性的顺序从正常操作的系统转移到故障系统。这样，既使在以短操作周期执行处理的的设备控制器中，发生故障的系统也能够被恢复为正常状态而无需中断设备的操作。

Description

复制控制器及其故障恢复方法

本发明一般涉及复制控制器及其故障恢复方法。更具体来说，本发明涉及在复制控制器中出现故障时无需中断被控制的目标设备的操作而能够恢复故障的复制控制器及其故障恢复方法。

控制诸如电力变换器之类的设备的控制器需要有高可靠性，因为故障的影响对于被控制的更大的目标设备更为重大。因而在用于控制大规模设备的控制器中，已经通过复制控制器以提供多个系统中多个彼此等价的控制器而采取了一种提高控制的可靠性的方法，使得既使在控制器的一个系统中发生故障，通过使用来自其余系统中控制器的正常输出而能够执行控制。

作为当在传统的复制控制器中发生故障时的一种故障恢复方法，在复制控制器的每一系统中提供了存储对于故障恢复所必须的控制数据的转移区域。在一系统中发生故障时，转移区域中的数据在正常系统处理的空闲周期中被转移到发生故障的系统，通过正常系统的输出而保持对设备的控制，并且在完成了数据的转移之后发生故障的系统被重新启动。这样，就能够在不中断被控制的目标设备的操作的情形下把故障系统恢复为正常状态，从而为控制器提供了高可靠性。

然而，当传统用于复制控制器的故障恢复方法在短操作周期用于执行处理的设备的控制器时，不能在一个操作周期中的空闲时间内转移所有的数据。如果转移区域中的数据要通过多个操作周期转移，则在转移区域的数据转移到故障系统的多个操作周期期间由正常系统更新的数据不能被转移到故障系统，从而不能使转移区域中所有的数据与正常系统中的数据匹配。因此之故，在转移区域中的数据向故障系统转移时必须禁止正常系统中的数据的更新，以使不能继续控制设备。

于是本发明的一个目的是要提供一种复制控制器及其故障恢复方法，该控制器和方法既使是在以短操作周期执行处理的设备控制器中，也无需中断设备的操作而能够恢复故障系统为正常状态。

为实现上述目的，本发明提供了一种用于复制控制器的故障恢复方法，该复制是为在预定的周期在多个系统中执行相同的处理以输出用于被控制的设备的控制号，其中当在所述复制控制器的多个系统之一中检测到故障时，控制数据从正常操作的系统转移到故障系统以恢复故障系统为正常状态，所述方法包括以下步骤：基于块的相关性把所述控制数据分为多个块；以及按相关性的优先性顺序，通过多个操作周期从所述正常操作的系统向所述故障系统，转移所述多个块。

本发明还提供了一种复制控制器，它包括：多个控制器，被复制以在多个系统中在预定的周期执行相同处理，以便向被控制的设备输出控制信号；选择电路，该电路在从所述多个控制器的输出中选择具有最高可靠性的数值用于向所述设备输出；每一个所述控制器具有存储用于当在多个控制器之一中发生故障时将有故障的控制器恢复为正常状态所必须的数据的转移区域；其特征在于所述转移区域具有多个区域，用于存储依靠块之间的相关性分为多个块的数据，于是在多个操作周期的一个周期中，存储在所述多个块中的数据按相关性的优先顺序从正常操作的系统转移到所述故障系统。

在根据本发明用于复制控制器的故障恢复方法中，控制数据基于块的相关性被分为多个块，且多个块在多个操作周期的时间内按相关性的优先性顺序从正常操作的系统向故障系统转移。这样，既使在以短操作周期执行处理的设备控制器中，发生故障的系统也能够被恢复为正常状态而无需中断设备的操作。

在上述方法中，在故障系统中执行正常处理达给定的时间周期之后，控制数据从正常操作的系统转移到故障系统。这样，在一个操作周期中不能被恢复的数据能够最终被恢复为正常数据。

另一方面，不论故障检测是否存在，每操作周期在系统之间交换多个块之一，于是当各个系统中的数值之间存在不一致时具有极高可靠性的数值可被认定用在下一个操作周期。这样，软件结构可被简化。而且既使出现正常方法中不能检测出的故障，也能够继续进行正常的处理。

在根据本发明的复制控制器中，转移区域具有多个区域用于存储被根据块之间的相关性分为多个块的数据，使得存储在多个块中的数据在多个操作周期中，按相关性的优先性顺序从正常操作的系统转移到故障系统。这样，既使在按短操作周期执行处理的设备控制器中，发生故障的系统也能够恢复为正常系统而无需中断设备的操作。

图1是表示根据本发明用于电力变换器的控制装置的第一实施例的配置的框图。

图2是表示用来选择由运算模块接收的数据之一的算法的流程图。

图3是表示图1所示AD模块121的具体配置的框图。

图4是表示图1所示运算模块131的具体配置的框图。

图5是表示图4所示转移控制电路312的具体配置的框图。

图6是表示图5所示存储器412上的数据排布的视图。

图7是表示图4所示同步控制电路318的具体配置的框图。

图8是表示图4所示同步控制电路318的操作的时序图。

图9是表示图4所示输出控制电路32 4的具体配置的框图。

图10是表示图1所示三中选二表决器104的具体配置的框图。

图11是图1所示电力转换器的控制装置的运算模块在正常操作期间的处理的流程图。

图12是表示图11B所示计算处理中数据流的流程图。

图13是表示图12所示PWM控制步骤中的处理的示意图。

图14是表示图13所示用来获得相位θ的相位检测的具体处理的一例的图示。

图15是表示图12所示电力检测步骤的具体处理的一例的图示。

图16是表示图12所示电压控制步骤的具体处理的一例的图示。

图17是表示图12中PWM控制步骤的具体处理的一例的图示。

图18是表示图12中所示PWM控制步骤的具体处理的一例的图示。

图19是表示图12中所示计算处理的内容和故障达到的影响之间的关系的图示。

图20是表示当在图1中所示的电力转换器的控制装置的运算模块131中检测出故障时所执行的处理方法的第一实施例的图示。

图21是详细表示图20中所示的每一处理的图示。

图22是表示当在图1中所示的电力转换器的控制装置的运算模块131中检测出故障时所执行的处理方法的第二实施例的图示。

图23是详细表示图22中所示的每一处理的图示。

图24是表示图23中所示的递归数据选择步骤中的处理流程的流程图。

图25是表示图1中所示运算模块131的具体配置的第二实施例的框图。

图26是表示图25中所示转移板1802的具体配置的框图。

图27是表示图25中所示运算板1804的具体配置的框图。

图28是表示图25中所示运算板1804和1806的处理中的数据流的图示。

图29是表示存储在图25中所示运算板1804和1806的RAM 316中的数据的排布的图示。

图30是表示当在图1所示的电力转换器的控制装置的运算模块131′中检测出故障时所执行的处理方法的一个例子的图示，其中图25中所示的配置用于运算模块131′。

图31是详细表示图30中所示的处理的图示。

图32是表示根据本发明用于电力变换器的控制装置的第二实施例的配置的框图。

图33是表示图32中所示运算模块2531的具体配置的框图。

图34是表示图33中所示同步控制模块2618的具体配置的框图。

图35是表示图33中所示同步控制电路2618的操作的时序图。

图36是表示当在图33中所示的电力转换器的控制装置的运算模块中检测到故障时所执行的处理方法的一个实施例的图示。

以下将参照附图讨论本发明的优选实施例。

图1是表示本发明适用的电力转换器控制器的第一实施例的框图。

图1中，在进行交流电力和直流电力之间的转换的电力转换器102的邻近，装有向电力转换器102输入直流电力的电源，以及用于检测电力转换器102及连接到电力转换器102的电气系统内的电流值和电压值、并转换检测的电流值和电压值为小功率的电信号的传感器111到11n。传感器111到11n的输出端分别通过信号线141到14n连接到用于转换模拟信号为数字信号的AD模块121到123的输入端口。各个AD模块121到123的输入端口连接到运算模块131到133的输出端口，这些运算模块对各个AD模块121到123指定从模拟信号到数字信号的转换定时。各个AD模块121到123的输出端口通过各个信号线151到153连接到运算模块131到133的输入端口。运算模块131到133的输入/输出端口通过信号线161到166及171到176相互连接。运算模块131到133的输出端口连接到三中选二表决器104的输入端口，该表决器通过各个信号线181到183输出在多个输入信号中具有较大数目的相同信号的那种信号。三中选二表决器104的输出端口通过信号线106连接到形成电流转换器102的每一开关装置的开关端。

以下将说明所示电力转换器控制器的实施例的操作。

在电力转换器102和连接到电力转换器102的电气系统内，向电力转换器102供给电力的电源的电流值和电压值由传感器111到11n检测，由传感器111到11n转换为小功率的电信号并通过信号线141到14n输入到AD模块121到123。在转换输入的模拟信号为数字信号之后，各个AD模块121到123通过各个信号线151到153转移各个运算模块131到133。AD模块121到123中从拟信号到数字信号的转换适应于由运算模块131到133通过各个信号线191到193指定的定时。

运算模块131通过信号线171和76向各个运算模块132和133分别传送同步信号，并通过信号线175和173从运算模块132和133接收同步信号。基于通过信号线171和176传送的同步信号及通过信号线175和173接收的同步信号，运算模块131产生用于对AD模块121的转换操作的启动信号，并通过信号线191向AD模块121传送所产生的操作启动信号。另一方面，运算模块131通过信号线151从AD模块121接收数据并向运算模块132和133分别通过信号线161和166传送从AD模块121所接收的数据，并与此同时分别通过信号线165和163经过运算模块132和133接收来自AD模块122和123的数据。当从所有三个AD模块121、122和123收到数据时，运算模块131根据规定的算法作出判定看三个AD模块121、122和123的任何之一中是否有诸如断路、短路等永久性的故障发生，其中显著不同的数据被判定为不正常，从没有发生故障的AD模块选择数据，产生用来控制电力转换器102操作的脉宽调制控制脉冲并通过信号线181向三中选二表决器104传送该控制脉冲。其他的运算模块132和133执行与运算模块131相同的操作。即，运算模块131、132和133使用来自相同AD模块的数据执行同样的运算操作。因而，运算模块131、132和133应当产生同样的控制脉冲。如果由各个运算模块产生的控制脉冲经比较不一致，则可作出判定在某个运算模块发生了故障。

图2是表示用于在AD模块121、122和123之中从没有发生故障的AD模块选择数据的算法的流程图。以下将参照所示的流程图说明运算模块131的选择操作。

运算模块131初始设置指示AD模块121处于故障的参数e1及指示AD模块122处于故障的参数e2(步骤S1)。

然后，校验从运算模块131收到的所有数据看不正常情形是否出现。由于在AD转换结果中包含有误差，故来自两个AD模块的数据的不一致并不总是表示在AD模块中出现故障。因而，非正常情形的检测是通过对来自两个AD模块的数据进行比较并依据来自两个AD模块的数据之间的差是否落在预定的数值范围之内而进行的。如果来自两个模块AD的数据之间的差没有落入预定的数值范围内，则作出两个数据之一不正常的判定。反之，当来自两个模块AD的数据之间的差落入预定的数值范围内时，则可作出判定两个数据都是正常的。为了进行这种判定操作，运算模块131首先接收待判定的数据(步骤S2)，计算来自AD模块121和122的数据的差，并作出差是否落入预定数值范围的判定(步骤S3)。

当来自AD模块121的数据和来自AD模块122的数据的差超过预定的数值并作出在AD模块之一发生故障的判定时，则基于数据之间的差作出非正常情况出现在AD模块121还是122的判定(步骤S4)。

当来自AD模块121和123的数据之间的差超过预定数值范围并因而作出在两个模块之一发生故障的判定时，则判定故障发生在AD模块121。然后指示在AD模块121有故障的参数e1被设置为一(1)(步骤S5)。

当来自AD模块121和122的数据之间的差指示在两个AD模块121和122之一发生故障并且来自AD模块121和123的数据之间的差落入预定数值范围并因而作出在两个模块没有发生故障的判定时，则判定故障发生在AD模块122。然后指示在AD模块122有故障的参数e2被设置为一(1)(步骤S6)。

当来自AD模块121和122的数据之间的差落入正常范围，作出两个AD模块121和122处于正常状态的判定。这时参数e1和e2不变。

当对所有数据完成了非正常检测时(步骤S7)，根据非正常检测的结果运算模块131对数据进行选择。首先作出校验看参数e1是否处于(1)(步骤S8)。如果参数e1为1，则进行校验看参数e2是否处于一(1)(步骤S9)。

当两个参数e1和e2都为一(1)时，则运算模块131从AD模块123选择数据(步骤S10)。当参数e1为一(1)而参数e2为零(0)时，则运算模块131从AD模块122选择数据(步骤S11)。另一方面，当参数e1为零(0)时，则运算模块131从AD模块121选择数据(步骤S12)。

运算模块131使用所选择的数据产生脉冲码调制控制脉冲控制电力转换器102的操作，并通过信号线181向三中选二表决器104传送该控制脉冲。

三中选二表决器104通过信号线181到183接收来自三个运算模块131到133的用于电力转换器102的控制脉冲，以进行三中选二的表决用来按输入控制脉冲的多数来选择控制脉冲。然后，被选择的控制脉冲传送到电力转换器102的各个开关装置的开关端。既使在任何运算模块之一发生故障，也可选择正确的控制脉冲并传送到电力转换器102，从而能够连续进行正常的处理以获得高可靠性。

图3是表示图1的电力转换器控制器的AD模块121的具体结构的框图。这里，为了简化说明，示出使用四个传感器的一个例子。

AD模块121具有用于转换模拟信号为数字信号的AD板202和204及控制转换的数字数据的转移的转移板206。信号线141和142连接到AD板202的输入端口，并且数据总线212连接到其输出端口。另一方面，信号线143和144连接到控制信号214输入的AD板204的输入端口，且其输出端口连接到数据总线212。信号线191和数据总线212连接到控制信号214输入的转移板的输入端口，并且信号线151连接到其输出端口以输出控制信号214。

以下将讨论AD模块121的操作。

AD板202通过控制信号214响应来自转移板206用于启动AD转换的命令，以便对于从传感器111和112通过信号线141和142接收的信号执行模拟到数字的转换。另一方面，AD板202通过控制信号214响应来自转移板206的用于读出状态的命令，以便向数据总线121输出指示自身AD转换操作的进行状态的信号。另一方面，当通过控制信号214从转移板206收到用于读出数据的命令时，AD转移板202向数据总线212输出已经转换的数字数据。AD板204的操作与AD板202的操作相同。

转移板206通过信号线191响应操作开始信号以便输出控制信号214而向AD板202和204传送启动AD转换的命令。接下来，通过控制信号214，转移板206传送用于读出AD板202和204状态的命令以便通过数据总线212接收指示AD板202和204状态的信号。当指示状态的信号表示AD板202和204处于AD转换时，则重复状态的读出直到AD转换完成。当在AD板202和204两者中AD转换都已完成时，转移板206传送控制信号向AD板202和204发送用于读出数据的命令以便通过数据总线212接收数据。一旦收到对应于四个传感器的所有的数据，则转移板206向信号线151输出收到的数据。

图1的电力变换器控制器的AD模块122和123类似于AD模块121的构成以便执行相同操作。

图4是表示图1中所示的运算模块131的具体配置的框图。

在该图中，信号线163连接到用于转换串行数据为并行数据的串行输入电路302的输入端口。串行输入电路302的一个输出端口通过信号线332连接到转移控制电路312的输入端口，转移控制电路312用于在一内部存储器中暂时存储输入信号并在读出请求时输出存储的数据。信号线161连接到用于转换并行数据为串行数据的串行输出电路304的输出端口。串行输出电路304的输入端口通过信号线334连接到转移控制电路312的输出端口。信号线151连接到串行输入电路306的输入端口，且串行输入电路306的输出端口通过信号线336连接到转移控制电路312的输入端口。信号线166连接到串行输入电路308的输出端口，且串行输出电路308的输入端口通过信号线338连接到转移控制电路312的输出端口。信号线165连接到串行输入电路310的输入端口，且输入电路310的输出端口通过信号线340连接到转移控制电路的输入端口。进而，转移控制电路312的输入和输出端口还连接到总线342。

除了转移控制电路312之外，连接到总线342的还有用于监视中央处理器(CPU)320、只读存储器(ROM)314、随机存取存储器(RAM)316中及总线342上的数据，并用于检测诸如总线342上的噪声等故障和总线中的断路的故障监视电路322的输入和输出端口，以及用于对电力转换器102产生并输出控制脉冲的输出控制电路324的输入和输出端口。故障监视电路322的输出端口还通过信号线346连接到CPU 320的输入端口。输出控制电路324的输入端口还通过信号线344连接到用于对AD模块121产生操作启动信号的同步控制电路318的输出端口。同步控制电路的输出端口连接到信号线181。进而，同步控制电路的输出端口还连接到信号线191、171、176和344，且其输入端口还连接到信号线173与175。

以下将说明运算模块131的操作。

当串行输入电路302、306和310接收来自信号线163、151和165的串行数据时，它们将收到的串行数据转换为并行数据，并分别通过信号线332、336和340向转移控制电路312输出并行数据。

当串行输出电路304和308通过信号线334和338接收来自转移控制电路312的并行数据时，它们转换收到的并行数据为串行数据，并向信号线161和166输出该串行数据。

当转移控制电路312通过信号线332、336和340接收来自串行输入电路302、306和310的并行数据时，它在一内部存储器中暂时存储该并行数据。

进而，当转移控制电路312通过总线342接收来自CPU 320的数据读出请求时，它通过342向CPU 320输出存储在存储器中的数据。进而，当转移控制电路通过总线342接收来自CPU 320的数据时，它在内部存储器中存储该数据。

此外，在转移控制电路暂时存储从串行输入电路306或CPU 320收到的数据之后，它通过信号线334和338向串行输出电路304和308输出存储的数据。

CPU 320通过转移控制电路312在预定的周期接收来自三个AD模块121、122和123的数据，经过总线342，通过选择正常AD模块的数据产生用于控制电力转换器102的数据，并通过总线342向输出控制电路324传送所产生数据。进而当需要向其他运算模块132和133转移数据时，CPU通过总线342向转移控制电路312转移需要的数据。

故障监视电路322监视总线342上的数据，并当检测到故障时通过信号线346向CPU 320输出初始化信号。故障的检测是通过向总线供给诸如奇偶性校验这样的验错用的信号并检测数据的非正常性而进行的。可使用一种方法，其中有一程序用于ROM 314的总和校验、RAM 316的读/写校验等，并当检测到错误时通过总线342通知故障监视电路出现错误。

同步控制电路318分别通过信号线171、175和176、173从运算模块132和133接收并向其传送同步信号，产生用于AD转换的操作启动信号并向信号线191输出该信号。同时，在操作启动信号变为逻辑电平1之后同步控制电路对经过的时间计数，并向输出控制电路324通过信号线344输出该计数值。

基于通过总线342从CPU 320接收的控制数据及通过信号线344从同步控制电路接收的时间信息，输出控制电路324产生用于电路转换器102的控制脉冲，并向信号线181输出这一控制脉冲。

运算模块132和133具有与运算模块131相同的配置并按相同的方式操作。

图5是表示图4中所示的转移控制电路312的具体配置的框图。

图5中，信号线332、336和340分别连接到缓存器402、406和410的输入端口。缓存器402、406和410的输出端口连接到总线422。缓存器404和408的输入端口连接到总线422，并且缓存器404和408的输出端口分别连接到信号线334和338。缓存器416的输入端口，缓存器418的输出端口及存储器412的输入/输出端口也连接到总线422。缓存器416的输出端口和缓存器418的输入端口连接到总线342。控制电路414用于读出和传送存储在存储器412中的数据的输入/输出端口连接到缓存器402、404、406、408、410、416和418的每一输入/输出端口。

以下将说明控制电路312的操作。

当缓存器402、406和410通过信号线332、336和340接收数据时，它们向控制电路414输出对于存储器412的写请求。当缓存器从控制电路414接收指示“就绪”的信号时，它们向总线422输出通过信号线332、336和340接收的数据。缓存器402、406和410输出到总线422的数据由存储器412接收并存储到存储器中。

当缓存器404和408从控制电路414接收数据取请求时，它们分别向信号线334和338输出。缓存器404和408取得的数据是从存储器412向总线422输出的数据。

当存储器412从控制电路414接收数据读出命令时，它向总线422输出指定的数据。进而，当存储器从控制电路414接收数据写命令时，它从总线422取得数据，并在指定的单元存储该数据。

当缓存器416通过总线342接收数据读出命令时，它向控制电路414输出数据读出请求。当缓存器收到指示“就绪”的信号时，它取得存储器412向总线422输出的数据，并向总线342输出该数据。

当缓存器418从总线342收到数据写命令时，它取得出现在总线342上的数据，并向控制电路414输出对存储器的写请求。进而当缓存器从控制电路414收到指示“就绪”的信号时，它向总线422输出从总线342取得的数据。缓存器418输出到总线422的数据被放入存储器412并存储在存储器中。

图6是表示图5所示的存储器上数据排布的图示。存储器412分为四个区域，即收到的数据1到3及传送数据1。

在用于接收的数据1和3的区域中，分别写有来自缓存器402和410的数据。写入的数据在来自缓存器416的读出请求下被读出。

在用于接收的数据2的区域中，写有来自缓存器406的数据。在完成了写入的同时，数据输出到缓存器404和408。进而，在读出请求时数据从缓存器416被读出。

在用于传送的数据1的区域中，写有来自缓存器418的数据。在完成了写入的同时，数据输出到缓存器404和408。

图7是表示图4所示的同步控制电路318的具体配置的框图。

图7中，信号线173连接到缓存器616的输入端。缓存器616的输出端通过信号线646连接到每一AND门电路608和612的一个输入端。信号线175连接到缓存器622的输入端。缓存器622的输出端通过信号线644连接到AND门电路612的另一输入端及AND门电路610的一个输入端。AND门电路608和610的每一个的另一个输入端连接到延迟电路(DL电路)的输出端，该延迟电路用于延迟接收的信号并通过信号线642输出延迟的信号。进而，AND门电路608、610和612的输出端连接到三输入的OR门电路606的每一输入端。OR门电路606的输出端通过信号线632连接到计数器604的复位端及缓存器602的输入端。缓存器602的输出端连接到信号线191。用于计数器604的计数值的输出端连接到信号线344，且其用于输出计数终止信号的进位端通过信号线640连接到缓存器618、620及DL电路614的每一输入端。缓存器618、620的输出端分别连接到信号线171和176。

以下将说明同步控制电路318的操作。

计数器604按每一预定的时间逐一增加其计数值，并向信号线344输出其计数值。进而，当计数器通过信号线632收到来自OR电路606的操作启动信号时，它清除其计数值为0。当计数值变得等于预定值时，计数器固定其计数值，并向信号线640输出计数终止信号。

当DL电路614通过信号线640从计数器604收到计数终止信号时，它延迟计数终止信号达预定时间，并然后向信号线642输出延迟的信号。按在其他运算模块132和133之间转移计数器终止信号所需的时间，使DL电路614适应于延迟运算模块131的计数终止信号。

缓存器616和622通过信号线173和175从运算模块133和132接收计数终止信号，并分别向信号线646和644输出。缓存器618和620通过信号线640从计数器604接收计数终止信号，并分别向信号线171和176输出。

三个AND电路608、610和612，和OR电路606形成一个三中选二的表决器。即，如果多于两个的信号线642、644和646的数值，或者多于两个的来自三个运算模块131、132和133的计数终止信号的数值处于逻辑电平1，则表决器向信号线632输出指示逻辑电平1的信号，否则，它向信号线632输出指示逻辑电平0的信号。从三中选二表决器输出的指示逻辑电平1的信号通过缓存器602和信号线191输入到AD模块121。

图8是表示图4中所示同步控制电路318的操作的时序图。

在各个运算模块131到133的计数器中，计数值按一定的时间周期逐一加一，并在计数值达到预定值时输出计数终止信号。由于计数值按其加一的这一定的时间周期对于各个模块是不同的，故计数终止信号的输出定时随各个模块而不同。本实施例中，假设来自运算模块131的计数终止信号的输出首先输出，而来自运算模块132的计数终止信号的输出最后输出。当任何两个运算模块的计数终止信号转为逻辑电平1时，各个运算模块的同步控制电路使得转移启动信号的逻辑电平为1。因而，这例子中，当运算模块132的计数终止信号变为逻辑电平1时，对所有的AD模块121到123的转移启动信号转为逻辑电平1，这样，就能够在所有的AD模块121到123以相同的定时转换模拟信号为数字信号。当计数终止信号，即转移启动信号变为逻辑电平1时，由于各个运算模块的计数器被复位，计数终止信号也就转为逻辑电平0。这个例子中，在其计数终止信号变为逻辑电平1之前由于运算模块132的计数器被复位，故其计数终止信号在所有的时间维持为逻辑电平0。

图9是表示图4中所示的运算模块131的输出控制电路324的具体结构的框图。

图9中，信号线344连接到比较器804的输入端之一，而另一输入端通过信号线812连接到寄存器802的输出端口。比较器804的输出端通过信号线816连接到锁存电路809的触发信号输入端，且锁存电路806的输出端通过信号线818连接到缓存器808的输入端。寄存器802的输入端连接到总线342，而缓存器808的输出端连接到信号线181。

以下将说明输出控制电路324的操作。

寄存器802通过总线342接收并存储来自CPU 320用于电力转换器控制的数据，并通过信号线812和814分别向比较器804和锁存电路806输出。用于电路转换器控制的数据包括在信号控制周期中用于控制脉冲的上升或下降操作的相对于基准时间的相对时间信息，以及当经过用于指定的操作的相对时间时判定控制脉冲是被选择为逻辑电平0还是逻辑电平1的信息。

比较器对通过信号线344从同步控制电路318收到的计数值与通过信号线812从寄存器收到的相对时间信息进行比较，其中如果两者彼此一致，则使信号线816的输出电平变为逻辑电平1，而不一致，则使得信号线816的输出电平变为逻辑电平0。

当比较器804的信号线816的输出电平转为逻辑电平1时，锁存电路806根据定时而改变信号线818的输出电平。这样变化的输出电平与通过信号线814从寄存器802供给的信号电平等同。

缓存器808向信号线181提供锁存电路806的输出信号。

这样，用于控制电力转换器102的开关操作的控制脉冲被设置为在CPU320规定的定时由CPU 320指向的信号电平。

图10是表示图1中所示电力转换器控制装置中的多数决定电路104的具体结构的框图。

图10中，信号线181、182和183分别连接到缓存器902、904和906的输入端。缓存器902的输出端通过信号线922分别连接到AND门电路908和912的输入端之一。缓存器904的输出端分别连接到AND门电路908的另一输入端和AND门910的输入端之一。缓存器906的输出端分别是AND门电路910和912另一输入端。AND门电路908、910和912的输出端分别连接到三输入OR门电路914的输入端，并且OR门电路914的输出端连接到信号线106。

以下，将说明多数决定电路104的操作。

缓存器902、904和906通过信号线181、182和183分别接收控制脉冲，并向信号线922、924和926分别提供收到的控制脉冲。

多数决定电路是通过组合AND电路908、910和912及OR电路914建立的。当信号线922、924和926上的2个或者更多的控制信号具有逻辑电平1时，决定了信号线106上的控制脉冲也为逻辑电平1，并当2个或者更多的控制信号具有逻辑电平0时，决定了信号线106上的控制脉冲也为逻辑电平0。

图11表示图1所示的电力转换器控制装置的运算模块131、132和133中正常操作的处理流程。

图11a是运算模块131、132和133中的处理流程。运算模块131、132和133在一定的时间周期中重复同样的操作。运算模块131、132和133在各个处理周期k，k+1，k+2等执行处理<0>。用于在各个运算模块131、132和133中周期地执行的运算操作的启动定时是同步化的，并且在每一操作周期的开始从AD模块初始供给的数据在它们之间相互交换。

图11b是表示信号处理周期中信号运算模块中处理流程的流程图。首先，在步骤S11中运算模块与另一运算模块相互交换在操作周期开始时从AD模块提供的数据，并然后，在步骤S12选择有效的数据，并然后在步骤S13利用选择的数据执行计算处理。完成了计算处理之后，运算模块被置为闲置状态以等待后面要转移的数据。

图12是表示图11B中所示计算处理步骤(步骤S13)中规定的数据处理的流程图。该计算处理步骤(S13)由四个处理步骤组成：相位检测步骤(步骤S21)，功率检测步骤(步骤S22)，电压检测步骤(步骤S23)和PWM控制步骤(步骤S24)。在以下对各个处理步骤的说明中，带有下标“k”的字母符号表示其数值在第k操作周期被计算的变量，带有下标“k-1”的字母符号表示其数值已经在第k-1操作周期被计算的变量。

如图13所示，相位检测处理步骤(步骤S21)的目的是为了进行这样的处理，即其中来自AD模块的数据中电压值V的时间变化轮廓在一单正弦曲线中被逼近并计算各个时间周期的相位q。

图14是对于图13所示的计算相位q相位检测处理的具体过程的一例。图14中，行No.1中的过程是使得时间t增加一个操作周期。行No.2到5中的过程是向变量V(I)存储过去的n处理周期的输入数据，其中I是任意自然数。行No.7到22中的过程是用于计算被逼近的正弦曲线的振幅。在No.9的过程中，假设振幅V0为先前处理周期中的振幅，获得正弦曲线和输入数据之间的差的求和d0。在No.11的过程中，假设振幅V0为先前处理周期中的振幅和增量DV的和，获得正弦曲线和输入数据之间的差的求和dp。在No.13的过程中，假设振幅V0为先前处理周期中的振幅和增量DV的差，获得正弦曲线和输入数据之间的差的求和dm。在行No.15到22中的过程，获得求和d0，dp，dm的最小值，并确定其对应的振幅V0为最后的数值。

行24到25的过程用于估计图13中被逼近的正弦曲线穿过垂直轴(时间轴)的时间t0。这些过程等同于为获得振幅V0的行No.9到22的那些过程。

行No.27到28的过程用于估计被逼近的正弦曲线的周期T。这些过程等同于为获得振幅V0的行No.9到22的那些过程。

行30到34的过程用于当相位q超过2p时从相位q减去2p以便设置指示在运算模块中相位q超过2p的标志变量tv。

行No.35中的过程用于获得相位q。

如上所述，相位检测处理仅依靠输入数据和内部数据，但不依靠功率检测，电压控制及PWM控制步骤的处理结果。

图15是图12所示的功率检测步骤(步骤S22)的具体过程的一例。图15中，P表示具有等同于电压V的相位的功率成分，Q表示从电压V偏移90度的相位成分。

从图15明显可见，功率检测步骤(步骤S22)仅依靠输入的数据，相位检测步骤(步骤S21)处理的结果及内部数据，但是不依靠电压控制步骤(步骤S23)和PWM控制步骤(步骤S24)的处理结果。

图16是图12所示的电压控制步骤(步骤S23)的具体过程的一例。图16中，OP表示具有与电压V等同的相位的输出电压预期数值OV的电压成分，OQ是具有从电压V偏移90度的相位的输出电压的预期电压OV的电压成分。对于输出电压成分OP和OQ的计算只是当指示相位q超过2p的信号标志tv转为1时才被启动。作为增益gp和功率P与其预期值PI之间的差的乘积而获得的纠正值添加到输出电压成分OP。作为增益gq和功率Q与其预期值QI之间的差的乘积而获得的纠正值添加到输出电压成分OQ。作为输出电压成分OP和相位q的正弦的乘积与输出电压OQ与相位q的余弦的乘积之和而计算出预期的输出电压值OV。

如上所述，电压控制步骤(步骤S23)仅依靠输入的数据，相位检测步骤(步骤S21)，功率检测步骤(步骤S22)及内部数据，但是不依靠PWM控制步骤的处理结果。

图17是表示PWM控制步骤(步骤S24)的处理的示意图。在PWM控制步骤(步骤S24)中，对标准三角形波和输出电压的预期值OV之间进行比较，并然后这样配置PWM控制，使得当预期值OV超过三角形波时控制脉冲能够导通，并当三角形波超过预期值OV时控制脉冲能够关断。

图18是PWM控制步骤(步骤S24)中的具体过程的一例。

图18中，行1和2的过程用于使得指示三角形波的相位的变量f增量。变量f在每一处理相位处逐一增加，并在0与2m-1之间变化，其中m是假设三角形波的电压值从-VM到VM变化的时间为1而处理的周期为1的情形下的正规化数值。这意味着三角形波的电压值在0和m之间从-VM到VM增加，而电压值在m和2m之间从VM到-VM降低。

行No.3到12中的过程用于获得三角形波的当前电压值和控制脉冲的变化方向S。由于当变量f小于相位m时控制脉冲从ON变到OFF，故变化的方向S设置为0。另一方面，由于当变量f超过相位m时控制脉冲从OFF变到ON，故变化的方向S设置为1。

行13到18中的过程用于获得三角形波与输出电压预期数值OV之间的交叉点。在三角形波与输出电压的预期数值OV彼此在从当前时间的下一个单处理周期内交叉的情形下，交叉时间设置为C。数值C是通过把相对时间转换为计数器604的计数值而定义的，计数器604的计数值在单处理周期中从0变到CM。在三角形波与输出电压的预期数值OV彼此在单处理周期内不交叉的情形下，数值C设置为大于最大值CM，以防止控制脉冲改变。

如上所述，PWM控制步骤(步骤S24)依赖于输入数据，相位检测步骤(步骤S21)、功率检测步骤(步骤S22)及电压控制步骤(步骤S23)的处理结果，及内部数据。

如上所述，电力转换器控制装置中的各个处理步骤从上游到下游可对应于数据依赖关系被分解。

图19是表示图12中具体的计算处理及其对应的故障结果的图示。

图19A表示在故障发生在周期(k-1)和相位检测步骤(步骤S21)中内部数据V(n-1)被损坏的情形下的故障结果。

在对于周期(k)的处理中，依赖于数值V(n-1)的V(n)计算结果变为无效的，但是数值V(n-1)恢复为有效。此外，在对于周期(k+1)的处理中，V(n)计算结果变为有效的。

如上所示，既使内部数据V(1)到V(n)不幸变为无效，只要输入数据保证为有效，则它们就能够恢复为有效。诸如曾经变为无效而能够在后继处理中恢复为有效的内部数据V(1)到V(n)这样的数据被称为非递归数据。

图19B表示在周期(k-1)中发生故障且用于电压控制的内部数据OP被损坏的情形下的故障结果。

在对于周期(k)的处理中，由于内部数据OP的数值依赖于自身，故其数值保持为有效。这在周期(k+1)之后的处理中类似地保持。

这样，由于内部数据OP依赖于它们自身，故如果它们一旦转为无效的数据，它们再不能被恢复为有效的。这种一旦变为无效且不能被恢复的数据被称为递归数据。只有递归数据才会在发生任何故障时从正常系统转移到故障系统。能够理解的是，通过分别定义用来存储递归数据的存储器区域和用来存储非递归数据的存储器区域，而能够有效地执行用于专门转移递归数据的处理。

图19C表示在周期(k-1)中发生故障且用于功率检测的输出数据P被损坏的情形下的故障结果。

在周期(k)为无效时的处理中对于所有数据P、OP和V的计算结果依赖于数据P。这种情形在周期(k+1)之后的处理中类似地保持。

这样，一旦功率检测的处理结果变为无效，电压控制的处理结果也变为无效。因而，就需要当发生任何故障且有效系统中的数据转移到无效系统时事先在上游处理中转移内部数据。

图20是表示当图1中所示电力转换器的控制装置的运算模块131中检测故障时所执行的处理方法的第一实施例的图示。

在操作周期(k+2)，运算模块131检测到故障，使CPU 320产生复位信号，除了控制控制电路、RAM 316和存储器412中的寄存器常数之外，并启动控制电路和每一元件初始化操作。在初始化除了中，首先通过自检程序进行硬件故障的校验并校验在过去的预定时间周期中是否已经检测到类似的故障。如果检测到硬件故障，或者在过去的预定时间周期中已经检测到类似的故障，则确定不能恢复该故障，并停止初始化处理。否则，开始进行如上所述的诸如寄存器等硬件的初始化处理。

在操作周期(k+3)，因为运算模块131是处在初始化处理期间，故不能在该运算模块和其他运算模块之间进行AD数据交换。因而，运算模块132和133选择并处理来自除了来自运算模块131的数据之外的两个数据的正常数据。

在操作周期(k+4)和(k+5)，因为完成了初始化处理，故执行正常处理(处理<0>)。通过两个周期期间的处理，内部数据中的非递归数据取得有效数值。然而，递归数据保持为无效，且输出数据也被保持为无效。

在操作周期(k+6)，运算模块131请求运算模块132在正常处理的同时开始递归数据的转移(处理<i>)。

在操作周期(k+7)，在正常处理的同时，运算模块131从运算模块132向运算模块131转移有关图12所示的相位检测步骤(步骤S21)的递归数据(处理<t1>，处理<r1>)。

在操作周期(k+8)，在正常处理的同时，运算模块131从运算模块132向运算模块131转移有关图12所示的相位检测步骤(步骤S22)的递归数据(处理<t2>，处理<r2>)。因为运算模块131通过使用从运算模块132在操作周期(k+7)接收的有关相位检测步骤(步骤S21)的递归数据进行该处理，故相位检测步骤(步骤S21)的所有结果变为有效的数值。

在操作周期(k+9)，在正常处理的同时，运算模块131从运算模块132向运算模块131转移有关图12所示的电压控制步骤(步骤S23)的递归数据(处理<t3>，处理<r3>)。因为运算模块131通过使用从运算模块132分别在操作周期(k+7)和(k+8)接收的有关相位检测步骤(步骤S21)和功率检测步骤(步骤S22)的递归数据进行该处理，故相位检测步骤(步骤S21)和功率检测步骤(步骤S22)的所有结果变为有效数值。

在操作周期(k+10)，在正常处理的同时，运算模块131从运算模块132向运算模块131转移有关图12所示的PWM控制步骤(步骤S24)的递归数据(处理<t4>，处理<r4>)。因为运算模块131通过使用从运算模块132分别在操作周期(k+7)、(k+8)和(k+9)接收的有关相位检测步骤(步骤S21)、功率检测步骤(步骤S22)和电压控制步骤(步骤S23)的递归数据进行该处理，故相位检测步骤(步骤S21)、功率检测步骤(步骤S22)和电压检测步骤(步骤S23)的所有结果变为有效数值。

在操作周期(k+11)及其之后，运算模块执行正常处理(处理<0>)。因为运算模块131通过使用从运算模块132分别在操作周期(k+7)、(k+8)、(k+9)和(k+10)接收的有关相位检测步骤(步骤S21)、功率检测步骤(步骤S22)、电压控制步骤(步骤S23)和PWM控制步骤(步骤S24)的递归数据进行该处理，故相位检测步骤(步骤S21)、功率检测步骤(步骤S22)、电压检测步骤(步骤S23)和PWM控制步骤(步骤S24)的所有结果变为有效数值。

在操作周期(k+2)到(k+10)期间，运算模块131输出有效数据，因为运算模块132和133的输出数据由三中选二的表决器104选择，故能够正常操作电力转换器102。

如此这样，在处理在操作周期(k+2)期间连续进行期间非递归数据V(i)能够反转为有效数值。然而，在一个操作周期它不能总是进行反转换，且为了反转为有效数值必须最大n个操作周期。于是如图20所示，在递归数据的转移开始之前，运算模块131必须执行多次(在图20所示的例子的情形中是二次)正常操作<0>。

图21A，21B和21C是详细表示图20所示的处理的图示。

图21A表示在图20的操作周期(k+6)运算模块131的处理的内容。虽然处理的内容与图11B所示正常状态的处理内容几乎相同(数据交换步骤S11，数据选择步骤S12，运算处理步骤S13及闲置步骤S14是相同的)，但与之不同的是在正常状态，其中在完成运算处理步骤S13之后设置了输出递归数据转移请求的步骤(S12)。

图21B表示在图20的操作周期(k+6)运算模块131的处理的内容。虽然处理的内容与图11B所示正常状态的处理内容也几乎相同，但与之不同的是在正常状态，其中在完成运算处理步骤S13之后设置了传送递归数据的步骤(S212)。

图21C表示在图20的操作周期(k+6)运算模块131的处理的内容。虽然处理的内容与图11B所示正常状态的处理内容也几乎相同，但与之不同的是在正常状态，其中在完成运算处理步骤S13之后设置了接收递归数据的步骤(S213)。

图22是表示当在图1所示的电力转换器控制装置的运算模块131中检测到故障时所执行的处理方法的第二实施例的图示。这一实施例的特点在于，不仅在故障发生时，而且在执行正常处理时，在三个运算模块之中顺序进行图12所示的每一处理步骤中的递归数据的交换。

在操作周期(k)，所有运算模块正常地执行处理(处理<c2>)。进而，运算模块在完成了处理的空闲时间周期期间交换功率检测步骤S22中的递归数据，并校验一致性。如果检测到不一致，则选择具有最高可靠性的数值并根据稍后所述的过程继续进行处理。

虽然操作周期(k+1)的处理与操作周期(k)的处理按类似的方式执行，但与操作周期(k)的处理不同之处在于，递归数据是电压控制步骤S23中的递归数据。

在操作周期(k+2)，运算模块131检测故障，允许CPU 320产生复位信号，并除了控制控制电路414、RAM 316和存储器412中的寄存器常数之外，启动控制电路和每一元件的初始化处理。运算模块131不能执行该运算模块与其他运算模块之间的数据交换。因而，运算模块132和133对于除去来自运算模块131的递归数据的两个递归数据校验一致性。

因为在操作周期(k+3)，运算模块131处于初始化处理期间，它不能执行该运算模块与其他运算模块之间的数据交换。因而，运算模块132和133选择并处理来自除去来自运算模块131的之外的两个数据的正常数据。递归数据的一致性按相同方式校验。

在操作周期(k+4)，执行与操作周期(k)的处理相同的处理(<c2>)，并于是校验功率检测步骤S22中递归数据的一致性。因而，在运算模块131中还选择从运算模块132和133转移的递归数据。功率检测步骤S22中的递归数据变为有效数值。

在操作周期(k+5)的处理也与操作周期(k+4)的处理相同。因而，电压控制步骤S23中的递归数据变为有效数值。虽然在功率检测步骤S22中的递归数据在操作周期(k+4)曾取得有效数据，但依赖于相位检测步骤S21中的递归数据的数值的功率检测步骤S22中的递归数据，在完成操作周期(k+5)的处理之后变为无效的数据，因为运算模块131的相位检测步骤S21中的递归数据不处于有效数值。

在操作周期(k+6)的处理也与操作周期(k+5)的处理相同。因而，虽然PWM控制步骤S24中的递归数据变为有效数值，但在完成处理之后电压控制步骤S23中的递归数据变为无效数据。

在操作周期(k+7)的处理也与操作周期(k+5)的处理相同。因而，虽然相位检测步骤S21中的递归数据变为有效数值，但在完成处理之后PWM控制步骤S24中的递归数据变为无效数据。

在操作周期(k+8)的处理也与操作周期(k+5)的处理相同。进而，既使完成处理之后在相位检测步骤S21中的递归数据仍保持有效，因为它仅依赖于相位检测步骤S21中的输入数据及内部数据。

在操作周期(k+9)的处理也与操作周期(k+8)的处理相同。因而，电压控制步骤S23中的递归数据变为有效数值，在相位检测步骤S21中的递归数据和功率检测步骤S22中的递归数据也保持为有效数值。

在操作周期(k+10)的处理也与操作周期(k+8)的处理相同。因而，PWM控制步骤S24中的递归数据变为有效数值，在相位检测步骤S21中的递归数据、功率检测步骤S22中及电压控制步骤S23中的递归数据也保持为有效数值。

在操作周期(k+11)及其之后，执行正常处理。相位检测步骤S21中的递归数据、功率检测步骤S22中、电压控制步骤S23及PWM控制步骤的结果变为有效数值。

通过设置当运算模块具有与它为正常时所进行的处理等同的故障时所执行的处理，能够简化软件的结构。因而其效果是软件的故障降低。进而，因为还处于正常状态，进行递归数据的一致性校验，故既使出现通过正常方法不能发现的那种故障因而出现递归数据的不一致性，也能够通过选择具有最高可靠性的数据而正常地进行处理。

图23是详细表示图22中所示的每一处理(<c1>到<c4>)的图示。处理的内容基本上与图11B中所示的处理<0>的内容相同，所不同在于，在运算处理(S13)之后设置了递归数据交换步骤(步骤S231)和递归数据选择步骤(S232)。

图24是表示图23中所示递归数据选择步骤(S232)中的处理流程的流程图。以下将参照该流程图说明递归数据选择步骤的操作。

首先，指示错码的变量e被初始化为0(步骤S241)。

然后，对运算模块131的递归数据D1和运算模块132的递归数据D2彼此进行比较(步骤S242)。如果两者不相等，则向变量e加1(步骤S243)。

然后，对运算模块131的递归数据D1和运算模块133的递归数据D3彼此进行比较(步骤S244)。如果两者不相等，则向变量e加2(步骤S245)。

然后，对运算模块132的递归数据D2和运算模块133的递归数据D3彼此进行比较(步骤S246)。如果两者不相等，则向变量e加4(步骤S247)。

然后校验变量e的数值(步骤S248)。

如果变量e的数值为0，则所有的递归数据D1，D2和D3是正常的，因而任何递归数据是可选择的。假设运算模块131的递归数据D1被选择(步骤S249)。

如果变量e的数值为3，则运算模块131的递归数据D1是不正常的，且运算模块132和133的递归数据D2和D3是正常的。这种情形下，运算模块132的递归数据D2和运算模块133的递归数据D3都是可选择的。假设运算模块132的递归数据D2被选择(步骤S250)。

如果变量e的数值为5，则运算模块132的递归数据D2是不正常的，且运算模块131和133的递归数据D1和D3是正常的。这种情形下，运算模块131的递归数据D1和运算模块133的递归数据D3都是可选择的。假设运算模块131的递归数据D1被选择(步骤S251)。

如果变量e的数值为6，则运算模块133的递归数据D3是不正常的，且运算模块131和132的递归数据D1和D2是正常的。这种情形下，运算模块131的递归数据D1和运算模块132的递归数据D2都是可选择的。假设运算模块131的递归数据D1被选择(步骤S252)。

如果变量e的数值为7，则两个以上的运算模块的递归数据是不正常的。由于这种情形下，不能确定哪一个运算模块是正常的，故选择三个运算模块131，132和133的递归数据D₁，D₂和D₃的平均值(步骤S253)。

变量e的数值为1，2或4的情形原则上不会发生。

图25是表示图1所示运算模块131具体配置的第二实施例的框图。本实施例的特点在于有多个运算板。

运算模块131′包括用于转移信号的一个转移板1802，和两个运算板1804，1806，每一个用于进行运算操作。

信号线163，151，165，173，175，和总线1812连接到转移板的输入端口。运算板1804和1806的输入/输出端口连接到总线1812。

以下将说明运算模块131′的操作。

转移板1802通过信号线171，176向运算模块132′，133′(每一个具有与运算模块131′相同的配置)传送同步信号，并通过信号线175，173分别从运算模块132′，133′接收同步信号。运算模块131′基于通过信号线175，173接收的同步信号及通过171，176传送的同步信号产生对AD模块121的启动信号，并向信号线191输出该启动信号。进而，运算模块131′通过信号线151从AD模块121接收数据，并通过信号线161，166向运算模块132′，133′传送从AD模块121接收的数据。此外，它通过信号线165，163从AD模块122，123经过运算模块132′，133′接收数据。当收到来自三个AD模块121到123的所有数据时，根据图2所示的算法校验三个AD模块中的故障的发生。来自其中没有发生故障的AD模块的数据被选择，且被选择的数据通过总线1812传送到运算板1804和1806。进而，转移板从运算模块1804接收控制数据，产生用于功率转换器102的控制脉冲，并向信号线181输出该控制脉冲。

运算板1804和1806通过总线1812从转移板1802接收数据，并执行运算操作，通过总线1812接收并传送操作的中间结果。

图26是表示图25中所示的转移板1802的具体配置的框图。转移板1802的配置几乎与图4所示的运算模块131的配置相同。然而，配置中的差别为，设置了总线接口1904用于中介和平滑总线342与1812之间的信号的接收和传送。

当接口1904通过总线342接收来自CPU 320的数据写信号时，它向总线1812输出接收的写请求。当总线接口从总线1812接收指示“就绪”的信号时，它向总线1812输出写数据。当总线接口1904从CPU 320接收数据读出请求信号时，它向总线1812输出收到的读请求。当收到来自总线1812指示“就绪”的信号时，它从总线1812取得数据，并向总线342输出所取得的数据。

图27是表示图25中运算板1804的具体配置的框图。运算板1804的配置是图26中所示转移板1802的配置的一个子集。与转移板1802不同在于，没有装设串行输入电路302，306，310，串行输出电路304，308，转移控制电路312，同步控制电路318，及输出控制电路324。其他组件与转移板1802相同。

图25中所示的运算板1806的配置也与运算板1804相同。

图28是表示图25所示的运算板1804和1806的处理中的数据流的图示。运算板1804和1806的整个处理分为五部分，即处理1到处理5。运算板1804执行处理1，3和5，而运算板1806执行处理2和4。这些处理1到5对应于诸如图12中所示的相位检测，功率检测，电压控制，PWM控制等处理。

处理1仅依赖于输入数据和内部数据，且不依赖于处理2到5的结果。

处理2仅依赖于输入数据和内部数据，且不依赖于处理1，3，4，5的结果。

处理3仅依赖于输入数据，处理1，3的结果和内部数据，且不依赖于处理4，5的结果。

处理4仅依赖于输入数据，处理1，3的结果和内部数据，且不依赖于处理3，5的结果。

处理5依赖于输入数据，处理1，2，3，4，的结果及内部数据。

图29是表示图25所示的运算板1804和1806的RAM 316中存储的数据的排布的图示。

RAM 316的数据被分类为输入数据，非递归数据和递归数据，排布在四个分开的区域中：输入是区域R1，非递归数据区域R2，递归数据区域R31到R35及自由区域R4。这样，通过安排递归数据在一定的区域，则能够理解能够有效地进行在运算板1804和1806转移板1802之间递归数据的转移。

图30是表示当在图1所示的功率转换器的控制装置的运算模块131′中检测到故障时所执行的处理方法的一例的图示，其中图25中所示的配置适用于运算模块131′。图30中所示的处理方式几乎类似于图22中所示的处理方式，不同仅在于，对于递归数据一致性交验的出现从四单位处理周期增加到五单位处理周期。

图31是详细表示图30所示的处理的图示。

在从转移板1802收到输入数据之后运算板1804和1806启动其处理，运算板的处理周期的开始时间在转移板1802的处理周期的开始时间之后。

在完成了处理1之后，运算板1804向运算板1806转移处理结果。在完成了处理2和4之后，运算板1806向运算板1804转移处理结果。

转移板1802交换并滤波递归数据。这一处理是在终止产生目标递归数据的处理之后启动的，在信号处理周期内这一处理的启动定时服从于目标递归数据的类型。

处理序列被分解并分配到如图31中所示的三个单独的板中，能够理解，既使对于顺序地执行个别的处理预期需要很长的时间周期，但是整个的处理可在一定的处理周期内完全执行。

图32是表示用于根据本发明的功率转换器的控制装置第二实施例的配置的框图。至于这一实施例与图1所示的第一实施例的差别，第一实施例中AD模块和运算模块单独地分为一式三份，反之，本实施例中AD模块和运算模块单独地分为一式两份。功率转换器控制装置具有两个AD模块2521和2522及两个运算模块2531和2532。为了建立二重结构，运算模块2531通过信号线2508连接到选择电路2504，用于向选择电路2504提供判定在运算模块本身是否发生故障的信息。配置中的其他特点几乎与第一实施例的功率转换器控制装置中的特点相同，所不同在于，由于AD模块和运算模块数目较少连接导线的数目较少。

本实施例中的功率转换器控制装置中，选择电路2504接收来自信号线2508的运算模块2531的故障信息，并如果在运算模块2531中没有故障，则选择从运算模块2531在信号线2581上提供的输出并输出到信号线2506。反之，如果在运算模块2531中有故障，则选择从运算模块2532在信号线2582上提供的输出并输出到信号线2506。

图33是表示图32所示运算模块2531的具体配置的框图。

图33中，信号线2551和2562连接到用于转换串行数据为并行数据的串行输入电路2606和2610的输入端口，串行输入电路2606和2610的输出端口通过信号线2636和2649连接到转移控制电路2612的输入端口，该转移控制电路暂时把信号线2636和2640上携带的输入信号存储到内部存储器，并响应数据读出请求输出所存储的数据。信号线2561连接到用于转换并行数据为串行数据的串行输出电路2608的输出端口，且串行输出电路2608的输入端口通过信号线2638连接到转移控制电路2612的输出端口。转移控制电路2612的输入/输出端口也连接到总线2642。

除了转移控制电路2612之外连接到总线2642的是中央处理器(CPU)2620、只读存储器(ROM)2614、随机访问存储器(RAM)2616、用于监视总线2642上的数据并检测诸如总线2642的断开和噪声的故障监视电路2622及用于产生并输出供功率转换器2502用的控制脉冲的输出控制电路2624的各个输入/输出端口。输出端口通过信号线2646连接到CPU 262的输入端口并还连接到信号线2508。输出控制电路2624的输入端口通过信号线2644连接到用于产生供AD模块2521使用的操作启动信号的同步控制电路2618的输出端口，且输出控制电路2624的输出端口连接到信号线2581。输出端口还连接到信号线2591和2571，且其输入端口连接到信号线2572。

以下讨论运算模块2531的操作。

当串行输入电路2606和2610接收分别来自信号线2551和2562的串行数据时，则它们转换收到的串行数据为并行数据，并通过信号线2636和2640分别向转移控制电路2612输出该并行数据。

当串行输出电路2608通过信号线2638接收来自转移控制电路2612的并行数据时，则它转换收到的并行数据为串行数据并向信号线2561输出该串行数据。

当转移控制电路2612通过信号线2636和2640接收来自串行输入电路2606和2610的并行数据时，则它把该并行数据暂时存储到内部存储器中。当转移控制电路2612通过总线2642接收来自CPU 2620的数据读出请求时，则它通过总线2642向CPU 2620输出存储在存储器中的数据。此外，当转移控制电路通过总线2642接收来自CPU 2620的数据时，则它向内部存储器存储收到的数据。在暂时向内部存储器存储从串行输入电路2606或CPU 2620收到的数据之后，转移控制电路通过信号线2638向串行输出电路2608输出存储的数据。

CPU 2620通过总线2642在固定的周期接收来自转移控制电路2612源自两个AD模块2521和2522的数据，通过选择来自有效AD模块的数据产生供控制功率转换器2502用的数据，并通过总线2642向输出控制电路2624提供所产生的数据。如果需要向另一运算模块2532转移数据，则CPU 2620通过总线2642向转移控制电路2612转移必要的数据。

故障监视电路2611观察总线2642上的数据，并在检测到任何故障时通过信号线2646向CPU 2620输出初始化信号。至于故障检测方法，则通过提供诸如用于总线2642上错误校验的奇偶校验位之类的信号，检测无效的数据。还能够允许CPU 2620执行校验程序用于ROM 2614的总和校验及RAM2616的读/写校验，并如果检测到任何错误，则通过总线2642向故障监视电路2622报告错误状态。故障监视电路222向信号线2508输出启动信号以及是否存在故障的信息。

同步控制电路2618通过信号线2571和2572与运算模块2532交换同步信号，产生供AD转换的操作启动信号并向信号线2591输出该信号。同时，同步控制电路从操作启动信号变为逻辑电平1起对时间计数，并通过信号线2644向输出控制电路2624发送计数值。

基于通过信号线2644从同步控制电路2618收到的时间信息和通过总线2642从CPU 2620收到的控制数据，输出控制电路2624产生供功率转换器2502用的控制脉冲，并通过信号线2581向选择电路2504输出该控制脉冲。

图32所示的功率转换器控制装置的运算模块2532也是按运算模块2531类似的方式配置和操作。

图34是表示图33所示同步控制电路2618具体配置的框图。

图34中，信号线2572连接到缓存器2712的输入端，且缓存器2712的输出端通过信号线2728连接到比较器2706的输入端之一。比较器2706的另一输入端通过信号线2724连接到提供延迟的接收信号的延迟电路(DL电路)2708的输出端。计数器2704的计数值输出端连接到信号线2644，且提供计数终止信号的进位端通过信号线2722连接到DL电路2708及缓存器2702与2710的输入端。缓存器2702与2710的各个输出端分别连接到信号线2591和2571。

以下说明同步控制电路2618的操作。

计数器2704每固定时间周期使其计数值增加1，并向信号线2644输出该计数值。当计数值与通过信号线2724从比较器2706收到的校正值的和达到预定的数值时，计数器2704输出用于AD转换的操作启动信号并复位计数值为0。

当DL电路2708通过信号线2722从计数器2704收到操作启动信号时，它按固定时间周期延迟操作启动信号并向信号线2726输出被延迟的的信号。DL电路2798用来以与运算模块2532交换操作启动信号所需时间周期延迟供运算模块2531使用的操作启动信号。

缓存器2702和2710通过信号线2722从计数器2704接收操作启动信号，并向AD模块2521和运算模块2532分别通过信号线2591和2571输出操作启动信号。

缓存器2712通过信号线2572从运算模块2532接收操作启动信号，并向比较器2706通过信号线2728发送收到的该信号。

比较器2706通过信号线2726和2728在运算模块2531和2532接收供AD转换的启动信号，并基于这些操作启动信号之间的时间差计算供计数器2704用的校正数值，并向计数器2704通过信号线2724输出该校正数值。

图35是表示图33中所示同步控制电路2618的操作的时序图。

各个运算模块2531和2532的计数器2704按固定时间周期增加计数值一，并当计数值和校正数值的和达到预定数值时输出该操作启动信号。这例子中，假设运算模块2531的计数器比运算模块2532的计数器更短的周期中增量。

在第一AD转换启动定时，由于从运算模块2531输出的操作启动信号与从运算模块2532输出的操作启动信号具有相同的定时，故校正数值为0。在第二AD转换启动定时，由于从运算模块2531输出的操作启动信号比从运算模块2532输出的操作启动信号早输出。因而，由于供运算模块2531用的校正数值为负的，故操作启动定时被延迟到预期的启动定时；由于供运算模块2532用的校正数值为正的，故操作启动定时比预期的启动定时早。于是，从运算模块2531输出的操作启动信号和从运算模块2532输出的操作启动信号具有几乎相同的定时。

图36是表示图33所示当在功率转换器的控制装置的运算模块2531中检测到故障时所执行的处理方法的实施例的图示。

本实施例是图20中所示的实施例中省去运算模块133的情形。由于在运算模块2531输出无效数据时功率转换是通过使用从运算模块2532输出的信号控制的，故可以理解，类似地如20的实施例中所示那样，不必暂停功率转换器就可以使得运算模块2531恢复为正常操作方式。

本实施例中，由于运算模块2531和2532的输出选择依赖于运算模块2531的故障检测功能，故其弱点是，当发生不能检测的故障时错误的输出信号可能输出到功率转换器，但是其优点是，系统组件的数量能够降低到图1所示的功率转换器控制装置的几乎2/3。

虽然已经参照使用本发明到功率转换器控制装置的例子说明了本发明的某些实施例，但是显然本发明可适用于其他类型的控制装置。

如上详细所述，在本发明适用的多路复用控制装置中，能够理解，如果发生任何故障，则通过在继续进行正常操作的系统的操作的同时使控制数据从正常操作的系统转移到检测到故障的系统这样的控制下，故障检测系统能够恢复为正常操作方式而不必使装置暂停。

Claims

1.一种用于复制控制器的故障恢复方法，该复制是为在预定的周期在多个系统中执行相同的处理以输出用于被控制的设备的控制号，其中当在所述复制控制器的多个系统之一中检测到故障时，控制数据从正常操作的系统转移到故障系统以恢复故障系统为正常状态，所述方法包括以下步骤：

基于块的相关性把所述控制数据分为多个块；以及

按相关性的优先性顺序，通过多个操作周期从所述正常操作的系统向所述故障系统，转移所述多个块。

2.如权利要求1中所述的故障恢复方法，其中在所述故障系统中执行正常处理一个给定周期之后，控制数据从所述正常操作的系统转移到所述故障系统。

3.如权利要求1中所述的故障恢复方法，其中不论故障检测是否存在，在每一操作周期多个块之一在所述系统之间被交换，于是当各个系统的数值之间存在不一致时，具有最高可靠性的数值被认定用于下一个操作周期。

4.一种复制控制器，它包括：

多个控制器，被复制以在多个系统中在预定的周期执行相同处理，以便向被控制的设备输出控制信号；

选择电路，该电路在从所述多个控制器的输出中选择具有最高可靠性的数值用于向所述设备输出；

每一个所述控制器具有存储用于当在多个控制器之一中发生故障时将有故障的控制器恢复为正常状态所必须的数据的转移区域；

其特征在于所述转移区域具有多个区域，用于存储依靠块之间的相关性分为多个块的数据，于是在多个操作周期的一个周期中，存储在所述多个块中的数据按相关性的优先顺序从正常操作的系统转移到所述故障系统。