JPH08339335A - 冗長系切替監視制御装置 - Google Patents
冗長系切替監視制御装置Info
- Publication number
- JPH08339335A JPH08339335A JP7147300A JP14730095A JPH08339335A JP H08339335 A JPH08339335 A JP H08339335A JP 7147300 A JP7147300 A JP 7147300A JP 14730095 A JP14730095 A JP 14730095A JP H08339335 A JPH08339335 A JP H08339335A
- Authority
- JP
- Japan
- Prior art keywords
- monitoring
- logical sum
- information storage
- monitoring item
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 監視制御装置３のＣＰＵ１６の負荷を軽減す
ることにより伝送系のダウンタイムを短縮し通信網の信
頼性を向上する。 【構成】 伝送系は、その動作状態を示す監視項目毎の
バイナリ情報である監視情報として正常時には０、異常
時には非零のデータを監視制御装置３に送る。監視制御
装置３内では、監視項目項目情報記憶器８並びに第１加
算器１０、第２加算器１１、ＲＡＭ１２及びラッチ１３
からなる障害検知回路９によって、監視情報を、切替要
因を特定する監視項目群毎の論理和に、整理・集約す
る。切替制御を行うＣＰＵ１６はこの論理和のみを所定
周期で読みとり、論理和が非零であるときのみ所定の障
害対応処理を行う。このためＣＰＵ１６の監視情報処理
の負荷が軽減し、伝送系監視周期及び切替制御時間を短
縮できダウンタイムが低減する。
ることにより伝送系のダウンタイムを短縮し通信網の信
頼性を向上する。 【構成】 伝送系は、その動作状態を示す監視項目毎の
バイナリ情報である監視情報として正常時には０、異常
時には非零のデータを監視制御装置３に送る。監視制御
装置３内では、監視項目項目情報記憶器８並びに第１加
算器１０、第２加算器１１、ＲＡＭ１２及びラッチ１３
からなる障害検知回路９によって、監視情報を、切替要
因を特定する監視項目群毎の論理和に、整理・集約す
る。切替制御を行うＣＰＵ１６はこの論理和のみを所定
周期で読みとり、論理和が非零であるときのみ所定の障
害対応処理を行う。このためＣＰＵ１６の監視情報処理
の負荷が軽減し、伝送系監視周期及び切替制御時間を短
縮できダウンタイムが低減する。
Description
【０００１】
【産業上の利用分野】本発明は、冗長構成を有する伝送
装置の冗長系切替監視制御装置に関するものである。
装置の冗長系切替監視制御装置に関するものである。
【０００２】
【従来の技術】通信網は高度情報化された現代社会の基
盤であり、よってその信頼性対策は重要である。信頼性
を高めるための方策として、対象となるシステムの構成
要素個々の信頼性を高めること、予備装置の配置、通信
経路の多ルート化などの冗長構成にすること、障害を早
期検出・復旧すること等がある。
盤であり、よってその信頼性対策は重要である。信頼性
を高めるための方策として、対象となるシステムの構成
要素個々の信頼性を高めること、予備装置の配置、通信
経路の多ルート化などの冗長構成にすること、障害を早
期検出・復旧すること等がある。
【０００３】図４は伝送装置が冗長構成された通信網の
従来例のブロック図である。
従来例のブロック図である。
【０００４】図において、伝送系１は通信を担う系であ
り、伝送装置２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅとそれらを
中継する伝送路とが示されている。前記各伝送装置は運
用系と待機系とに二重化された冗長構成である。伝送装
置の各系はその処理が正常か異常かを判断する障害検出
機構を有する。一般に障害検出機構は伝送装置内の部位
や処理に応じて伝送装置の各系に種々複数設けられる。
この障害検出の技術として、例えば、検出処理回路を多
重化してその結果を比較すること、パリティ・チェック
符号などの誤り検出符号を用いる方法、セルフチェッキ
ング・チェッカといったものがある。
り、伝送装置２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅとそれらを
中継する伝送路とが示されている。前記各伝送装置は運
用系と待機系とに二重化された冗長構成である。伝送装
置の各系はその処理が正常か異常かを判断する障害検出
機構を有する。一般に障害検出機構は伝送装置内の部位
や処理に応じて伝送装置の各系に種々複数設けられる。
この障害検出の技術として、例えば、検出処理回路を多
重化してその結果を比較すること、パリティ・チェック
符号などの誤り検出符号を用いる方法、セルフチェッキ
ング・チェッカといったものがある。
【０００５】監視制御装置３０は伝送系１内の異常を生
じた伝送装置とその異常内容とを各伝送装置の障害検出
機構の結果から認識し、当該異常を生じた伝送装置の待
機系への切り替えのための手続きや異常箇所の修理を促
すための運用管理者への通知などの復旧処理を担い、監
視情報処理部３１、切替制御部３２を有する。監視情報
処理部３１は伝送系１の各障害検出機構からの個々の監
視情報を収集する。この監視情報収集の方法としては、
随時の割り込みや定期的な情報として障害検出機構が監
視制御装置３０に送る方法と、監視制御装置３０が障害
検出機構の状態表示を定期的に監視するステータス・ル
ックインの方法とがある。図に示した従来の伝送装置で
は、監視制御装置３０から障害検出機構をアドレス指定
したタイミングパルスなどによって、障害検出機構に監
視情報の発信を求め、要求を受けた各障害検出機構が伝
送装置毎に個別に設けられた信号線により監視信号３４
を監視情報処理部３１に送る仕組みである。切替制御部
３２中のＣＰＵ３５が監視情報処理部３１に集められた
監視信号３４を入出力ポート３６を介して定期的に読み
込み、切替要因となる異常発生時にＲＯＭ３７に格納さ
れているプログラムに基づき待機系への切替制御等の復
旧処理を行う。
じた伝送装置とその異常内容とを各伝送装置の障害検出
機構の結果から認識し、当該異常を生じた伝送装置の待
機系への切り替えのための手続きや異常箇所の修理を促
すための運用管理者への通知などの復旧処理を担い、監
視情報処理部３１、切替制御部３２を有する。監視情報
処理部３１は伝送系１の各障害検出機構からの個々の監
視情報を収集する。この監視情報収集の方法としては、
随時の割り込みや定期的な情報として障害検出機構が監
視制御装置３０に送る方法と、監視制御装置３０が障害
検出機構の状態表示を定期的に監視するステータス・ル
ックインの方法とがある。図に示した従来の伝送装置で
は、監視制御装置３０から障害検出機構をアドレス指定
したタイミングパルスなどによって、障害検出機構に監
視情報の発信を求め、要求を受けた各障害検出機構が伝
送装置毎に個別に設けられた信号線により監視信号３４
を監視情報処理部３１に送る仕組みである。切替制御部
３２中のＣＰＵ３５が監視情報処理部３１に集められた
監視信号３４を入出力ポート３６を介して定期的に読み
込み、切替要因となる異常発生時にＲＯＭ３７に格納さ
れているプログラムに基づき待機系への切替制御等の復
旧処理を行う。
【０００６】
【発明が解決しようとする課題】監視情報処理部３１に
送られる監視信号３４の量は、伝送系１を構成する伝送
装置数と各伝送装置に設けた障害検出機構数もしくは監
視する障害項目数とに比例して増加する。伝送装置が冗
長構成を有する伝送系の、上述した従来の監視制御装置
３０では監視情報量が増大すると、ＣＰＵ３５の監視情
報処理部３１からの当該信号読込、切り替えの必要性判
断、及び切替処理というこれら処理による負荷が増大
し、障害発生から切替完了までの時間すなわち通信網が
正常に動作していないダウンタイムが増大し、通信網の
信頼性が低下するという問題点があった。障害検出機構
の状態表示を定期的に監視するステータス・ルックイン
の方法においても、その処理を行うのはＣＰＵ３５であ
るため同様の問題点があった。
送られる監視信号３４の量は、伝送系１を構成する伝送
装置数と各伝送装置に設けた障害検出機構数もしくは監
視する障害項目数とに比例して増加する。伝送装置が冗
長構成を有する伝送系の、上述した従来の監視制御装置
３０では監視情報量が増大すると、ＣＰＵ３５の監視情
報処理部３１からの当該信号読込、切り替えの必要性判
断、及び切替処理というこれら処理による負荷が増大
し、障害発生から切替完了までの時間すなわち通信網が
正常に動作していないダウンタイムが増大し、通信網の
信頼性が低下するという問題点があった。障害検出機構
の状態表示を定期的に監視するステータス・ルックイン
の方法においても、その処理を行うのはＣＰＵ３５であ
るため同様の問題点があった。
【０００７】本発明は、上記問題点を解消するためにな
されたもので、ＣＰＵ３５の負荷を軽減することにより
ダウンタイムを短縮し通信網の信頼性を向上した、冗長
構成を有する伝送装置の冗長系切替監視制御装置を提供
することを目的とする。
されたもので、ＣＰＵ３５の負荷を軽減することにより
ダウンタイムを短縮し通信網の信頼性を向上した、冗長
構成を有する伝送装置の冗長系切替監視制御装置を提供
することを目的とする。
【０００８】本発明における他の目的は、障害種別、切
替要因の変更に対し柔軟に対応できる、上記本発明のダ
ウンタイムを短縮する冗長系切替監視制御装置を提供す
ることにある。
替要因の変更に対し柔軟に対応できる、上記本発明のダ
ウンタイムを短縮する冗長系切替監視制御装置を提供す
ることにある。
【０００９】
【課題を解決するための手段】請求項１記載の冗長系切
替監視制御装置は、伝送装置の動作状態を示す、監視項
目毎に時分割された監視バイナリ情報を時分割単位に記
憶する監視項目情報記憶器と、切替要因を特定する監視
項目群毎に、監視項目情報記憶器が記憶する監視バイナ
リ情報の論理和を生成する障害検知回路と、障害検知回
路にて順次生成される論理和を格納する検知情報記憶器
と、所定周期で論理和を検知情報記憶器から随時読みと
り、論理和の内容に応じて所定の障害対応処理をするＣ
ＰＵと、を有することを特徴とする。
替監視制御装置は、伝送装置の動作状態を示す、監視項
目毎に時分割された監視バイナリ情報を時分割単位に記
憶する監視項目情報記憶器と、切替要因を特定する監視
項目群毎に、監視項目情報記憶器が記憶する監視バイナ
リ情報の論理和を生成する障害検知回路と、障害検知回
路にて順次生成される論理和を格納する検知情報記憶器
と、所定周期で論理和を検知情報記憶器から随時読みと
り、論理和の内容に応じて所定の障害対応処理をするＣ
ＰＵと、を有することを特徴とする。
【００１０】請求項２記載の冗長系切替監視制御装置
は、伝送装置の動作状態を示す、監視項目毎に時分割さ
れた監視情報を時分割単位に記憶する監視項目情報記憶
器と、切替要因を特定する監視項目群毎に、監視項目情
報記憶器が記憶する監視バイナリ情報の論理和を生成す
る障害検知回路と、障害検知回路にて順次生成される論
理和を格納する検知情報記憶器と、論理和が伝送装置の
異常を示すとき、割り込み信号を発生する障害通報回路
と、割り込み信号を受けて、論理和を検知情報記憶器か
ら読みとり、該論理和の内容に応じて所定の障害対応処
理をするＣＰＵと、を有することを特徴とする。
は、伝送装置の動作状態を示す、監視項目毎に時分割さ
れた監視情報を時分割単位に記憶する監視項目情報記憶
器と、切替要因を特定する監視項目群毎に、監視項目情
報記憶器が記憶する監視バイナリ情報の論理和を生成す
る障害検知回路と、障害検知回路にて順次生成される論
理和を格納する検知情報記憶器と、論理和が伝送装置の
異常を示すとき、割り込み信号を発生する障害通報回路
と、割り込み信号を受けて、論理和を検知情報記憶器か
ら読みとり、該論理和の内容に応じて所定の障害対応処
理をするＣＰＵと、を有することを特徴とする。
【００１１】請求項３記載の冗長系切替監視制御装置
は、伝送装置の動作状態を示す監視項目毎に時分割され
た監視バイナリ情報を時分割単位に記憶する監視項目情
報記憶器への書込処理と、監視項目情報記憶器が記憶す
る監視情報の論理和を生成する障害検知回路の論理和生
成処理との、制御プログラムを格納し両処理の制御パル
スを生成するＲＯＭを有し、該制御プログラムを書き換
えることにより、切替要因を変更することができること
を特徴とする。
は、伝送装置の動作状態を示す監視項目毎に時分割され
た監視バイナリ情報を時分割単位に記憶する監視項目情
報記憶器への書込処理と、監視項目情報記憶器が記憶す
る監視情報の論理和を生成する障害検知回路の論理和生
成処理との、制御プログラムを格納し両処理の制御パル
スを生成するＲＯＭを有し、該制御プログラムを書き換
えることにより、切替要因を変更することができること
を特徴とする。
【００１２】
【作用】請求項１においては、伝送装置の動作状態を示
す、監視項目毎に時分割された監視バイナリ情報が時分
割単位に監視項目情報記憶器に記憶され、障害検知回路
は監視項目情報記憶器が記憶する監視バイナリ情報を切
替要因を特定する監視項目群毎に論理和を生成し、検知
情報記憶器は障害検知回路にて順次生成される論理和を
格納し、ＣＰＵは所定周期で論理和を検知情報記憶器か
ら読みとり、該論理和の内容に応じて所定の障害対応処
理を行う。
す、監視項目毎に時分割された監視バイナリ情報が時分
割単位に監視項目情報記憶器に記憶され、障害検知回路
は監視項目情報記憶器が記憶する監視バイナリ情報を切
替要因を特定する監視項目群毎に論理和を生成し、検知
情報記憶器は障害検知回路にて順次生成される論理和を
格納し、ＣＰＵは所定周期で論理和を検知情報記憶器か
ら読みとり、該論理和の内容に応じて所定の障害対応処
理を行う。
【００１３】請求項２においては、伝送装置の動作状態
を示す、監視項目毎に時分割された監視バイナリ情報が
時分割単位に監視項目情報記憶器に記憶され、障害検知
回路は監視項目情報記憶器が記憶する監視バイナリ情報
を切替要因を特定する監視項目群毎に論理和を生成し、
検知情報記憶器は障害検知回路にて順次生成される論理
和を格納し、障害通報回路は論理和が伝送装置の異常を
示すとき割り込み信号を発生し、ＣＰＵは割り込み信号
を受けて、論理和を検知情報記憶器から読みとり、該論
理和の内容に応じて所定の障害対応処理を行う。
を示す、監視項目毎に時分割された監視バイナリ情報が
時分割単位に監視項目情報記憶器に記憶され、障害検知
回路は監視項目情報記憶器が記憶する監視バイナリ情報
を切替要因を特定する監視項目群毎に論理和を生成し、
検知情報記憶器は障害検知回路にて順次生成される論理
和を格納し、障害通報回路は論理和が伝送装置の異常を
示すとき割り込み信号を発生し、ＣＰＵは割り込み信号
を受けて、論理和を検知情報記憶器から読みとり、該論
理和の内容に応じて所定の障害対応処理を行う。
【００１４】請求項３においてはＲＯＭが、伝送装置の
動作状態を示す監視項目毎に時分割された監視バイナリ
情報を時分割単位に記憶する監視項目情報記憶器への書
込処理と、監視項目情報記憶器が記憶する監視情報の論
理和を生成する障害検知回路の論理和生成処理との、制
御プログラムを格納し両処理の制御パルスを生成する。
動作状態を示す監視項目毎に時分割された監視バイナリ
情報を時分割単位に記憶する監視項目情報記憶器への書
込処理と、監視項目情報記憶器が記憶する監視情報の論
理和を生成する障害検知回路の論理和生成処理との、制
御プログラムを格納し両処理の制御パルスを生成する。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図中、同一の図面符号は同一機能の要素を
指すものとし、説明を省略することがある。
て説明する。図中、同一の図面符号は同一機能の要素を
指すものとし、説明を省略することがある。
【００１６】［実施例１］図１は本発明第１実施例の、
伝送装置が冗長構成された通信網のブロック構成図であ
る。図１において、伝送系１は通信を担う系であり、伝
送装置２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅと、それによって
中継される伝送路とを有し、従来の技術により構成され
ており、各伝送装置は種々の障害検出機構を有してい
る。伝送装置の数は５個である必要はない。
伝送装置が冗長構成された通信網のブロック構成図であ
る。図１において、伝送系１は通信を担う系であり、伝
送装置２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅと、それによって
中継される伝送路とを有し、従来の技術により構成され
ており、各伝送装置は種々の障害検出機構を有してい
る。伝送装置の数は５個である必要はない。
【００１７】監視制御装置３は伝送系１内の異常を生じ
た伝送装置とその故障種別とを各伝送装置の障害検出機
構の結果から認識し、当該故障種別情報から切替要因を
特定して、異常を生じた伝送装置の待機系への切り替え
のための手続きや異常箇所の修理を促すための運用管理
者への通知などの復旧処理を担い、監視情報処理部４、
切替制御部５を有する。監視制御装置３から出力される
制御信号６は、伝送装置の系の切り替えを制御する系選
択制御信号や、ＦＡＩＬランプ制御信号等である。各障
害検出機構は不図示の共通部から供給されるタイミング
パルスを受けて、伝送装置毎に個別に設けられた信号線
により監視信号７を監視情報処理部４に送る。各信号線
上の監視信号７は各障害検出機構の監視バイナリ情報が
時分割多重されている。監視情報処理部４は、監視項目
情報記憶器であるＲＡＭ８と、障害検知回路９を構成す
る第１加算器１０、第２加算器１１、ＲＡＭ１２及びラ
ッチ１３と、障害検知回路９の処理結果をバイトに変換
するシリアル・パラレル変換器１４とを有する。シリア
ル・パラレル変換器１４の出力は検知情報記憶器である
ＲＡＭ１５に格納される。切替制御部５は切替制御を行
うＣＰＵ１６とその切替制御プログラムを格納したＲＯ
Ｍ１７とを有し、検知情報記憶器１５を介して監視情報
処理部４と接続される。
た伝送装置とその故障種別とを各伝送装置の障害検出機
構の結果から認識し、当該故障種別情報から切替要因を
特定して、異常を生じた伝送装置の待機系への切り替え
のための手続きや異常箇所の修理を促すための運用管理
者への通知などの復旧処理を担い、監視情報処理部４、
切替制御部５を有する。監視制御装置３から出力される
制御信号６は、伝送装置の系の切り替えを制御する系選
択制御信号や、ＦＡＩＬランプ制御信号等である。各障
害検出機構は不図示の共通部から供給されるタイミング
パルスを受けて、伝送装置毎に個別に設けられた信号線
により監視信号７を監視情報処理部４に送る。各信号線
上の監視信号７は各障害検出機構の監視バイナリ情報が
時分割多重されている。監視情報処理部４は、監視項目
情報記憶器であるＲＡＭ８と、障害検知回路９を構成す
る第１加算器１０、第２加算器１１、ＲＡＭ１２及びラ
ッチ１３と、障害検知回路９の処理結果をバイトに変換
するシリアル・パラレル変換器１４とを有する。シリア
ル・パラレル変換器１４の出力は検知情報記憶器である
ＲＡＭ１５に格納される。切替制御部５は切替制御を行
うＣＰＵ１６とその切替制御プログラムを格納したＲＯ
Ｍ１７とを有し、検知情報記憶器１５を介して監視情報
処理部４と接続される。
【００１８】次に本発明の特徴である監視情報処理部４
における障害検知処理を詳細に説明する。図２は障害検
知処理における監視信号７の加工の遷移図で、各信号に
おいては右向きに時間が経過する。伝送装置の切替要因
は８個の故障種別データにより判断されるとする。
における障害検知処理を詳細に説明する。図２は障害検
知処理における監視信号７の加工の遷移図で、各信号に
おいては右向きに時間が経過する。伝送装置の切替要因
は８個の故障種別データにより判断されるとする。
【００１９】監視信号７は監視項目情報記憶器８には、
信号群２０として入力され、所定のアドレスに記憶され
る。信号群２０は、各伝送装置２Ａ〜２Ｅに対応して５
本の信号Ａ、Ｂ、Ｃ、Ｄ、Ｅからなる。各信号上には監
視バイナリ情報が時系列で並ぶ。例えば、信号Ａでは
‘A-1' 、‘A-2'、 …といった個々の障害検出機構からの
監視項目データが並ぶ。切替制御部５からのタイミング
パルスはＡ〜Ｅを同期させ、監視項目データの表記の最
後の数字はそのタイミングパルスでカウントされる時刻
を意味する。例えば、‘A-2' の‘2' は‘時刻2 ’の意
味である。また１つのタイミングパルスに対しては同一
の故障種別に係わる監視項目が回答されるように回路が
構成されている。さらに各故障種別に対応するタイミン
グパルスはそれぞれ単一または複数の所定時刻に発生す
るように構成されている。各監視項目データは１ビット
であり、その値は該当する監視項目が正常状態であれば
０、異常状態であれば１に設定される。異常状態とし
て、例えば障害検出機構がそれが設けられている伝送装
置について検出する入力断／同期はずれ等の通信異常、
他伝送装置について検出する実装状態異常などがある。
信号群２０として入力され、所定のアドレスに記憶され
る。信号群２０は、各伝送装置２Ａ〜２Ｅに対応して５
本の信号Ａ、Ｂ、Ｃ、Ｄ、Ｅからなる。各信号上には監
視バイナリ情報が時系列で並ぶ。例えば、信号Ａでは
‘A-1' 、‘A-2'、 …といった個々の障害検出機構からの
監視項目データが並ぶ。切替制御部５からのタイミング
パルスはＡ〜Ｅを同期させ、監視項目データの表記の最
後の数字はそのタイミングパルスでカウントされる時刻
を意味する。例えば、‘A-2' の‘2' は‘時刻2 ’の意
味である。また１つのタイミングパルスに対しては同一
の故障種別に係わる監視項目が回答されるように回路が
構成されている。さらに各故障種別に対応するタイミン
グパルスはそれぞれ単一または複数の所定時刻に発生す
るように構成されている。各監視項目データは１ビット
であり、その値は該当する監視項目が正常状態であれば
０、異常状態であれば１に設定される。異常状態とし
て、例えば障害検出機構がそれが設けられている伝送装
置について検出する入力断／同期はずれ等の通信異常、
他伝送装置について検出する実装状態異常などがある。
【００２０】監視項目情報記憶器８に記憶された監視項
目データは、該記憶器８に付随する読出論理回路に従っ
て信号線毎／切替要因毎／故障種別毎に読み出される。
これによりある切替要因の１つの故障種別については、
それに対応する監視項目データが集められた故障種別デ
ータ列が形成され、同一の切替要因を構成する８個の故
障種別のデータ列が連続して読み出される。信号群２１
はこのようにして監視項目情報記憶器８から信号群２０
の各信号毎に対応して読み出した信号である。信号群２
１において太線で区切られた範囲が１つの故障種別デー
タ列であり、例えば時刻‘1' 、‘5'、‘8'、‘9'に対応す
るデータは１つの故障種別に対応する監視項目データで
ある。
目データは、該記憶器８に付随する読出論理回路に従っ
て信号線毎／切替要因毎／故障種別毎に読み出される。
これによりある切替要因の１つの故障種別については、
それに対応する監視項目データが集められた故障種別デ
ータ列が形成され、同一の切替要因を構成する８個の故
障種別のデータ列が連続して読み出される。信号群２１
はこのようにして監視項目情報記憶器８から信号群２０
の各信号毎に対応して読み出した信号である。信号群２
１において太線で区切られた範囲が１つの故障種別デー
タ列であり、例えば時刻‘1' 、‘5'、‘8'、‘9'に対応す
るデータは１つの故障種別に対応する監視項目データで
ある。
【００２１】第１加算器１０は信号群２１で同時刻に出
力される同一切替要因／故障種別を有する故障種別デー
タ列群のビット毎の論理和を計算し、加算故障種別デー
タ列を出力する。信号２２は、第１加算器１０の出力信
号である。ここで、例えば‘S-1' は信号群２１の信号
間で‘時刻1 ’の監視項目データの論理和をとった１ビ
ットの情報である。
力される同一切替要因／故障種別を有する故障種別デー
タ列群のビット毎の論理和を計算し、加算故障種別デー
タ列を出力する。信号２２は、第１加算器１０の出力信
号である。ここで、例えば‘S-1' は信号群２１の信号
間で‘時刻1 ’の監視項目データの論理和をとった１ビ
ットの情報である。
【００２２】第２加算器１１、ＲＡＭ１２及びラッチ１
３は信号２２中の加算故障種別データ列毎にその各ビッ
トの論理和を計算し、信号２３として出力する。例え
ば、データ‘S-1' 、‘S-5'、‘S-8'、‘S-9'が故障種別
‘a0'に対応するとする。ラッチ１３は切替要因‘a0'の
先頭データである‘S-1' を一時保持し、次に入力され
る‘S-5' に同期して第２加算器１１の入力へ戻され、
第２加算器１１は‘S-1' と‘S-5' の論理和を生成す
る。この論理和はラッチ１３に一時保持された後、同様
にして‘S-8' との論理和処理を行われる。この処理を
繰り返して、故障種別‘a0'の後尾データである‘S-9'
までの論理和処理が完了すると、その故障種別論理和デ
ータ‘S-a0'はＲＡＭ１２に格納される。続いて入力さ
れる故障種別‘a1'、‘a2' 、 …、‘a7' 、‘b0' 、 …の各
加算故障種別データ列に対して同様の処理を繰り返し
て、故障種別論理和データ‘S-a1'、‘S-a2' 、 …、‘S-a
7' 、‘S-b0' 、 …が順次、ＲＡＭ１２に記憶される。
３は信号２２中の加算故障種別データ列毎にその各ビッ
トの論理和を計算し、信号２３として出力する。例え
ば、データ‘S-1' 、‘S-5'、‘S-8'、‘S-9'が故障種別
‘a0'に対応するとする。ラッチ１３は切替要因‘a0'の
先頭データである‘S-1' を一時保持し、次に入力され
る‘S-5' に同期して第２加算器１１の入力へ戻され、
第２加算器１１は‘S-1' と‘S-5' の論理和を生成す
る。この論理和はラッチ１３に一時保持された後、同様
にして‘S-8' との論理和処理を行われる。この処理を
繰り返して、故障種別‘a0'の後尾データである‘S-9'
までの論理和処理が完了すると、その故障種別論理和デ
ータ‘S-a0'はＲＡＭ１２に格納される。続いて入力さ
れる故障種別‘a1'、‘a2' 、 …、‘a7' 、‘b0' 、 …の各
加算故障種別データ列に対して同様の処理を繰り返し
て、故障種別論理和データ‘S-a1'、‘S-a2' 、 …、‘S-a
7' 、‘S-b0' 、 …が順次、ＲＡＭ１２に記憶される。
【００２３】シリアル・パラレル変換器１４はＲＡＭ１
２から同一の切替要因に係わる８個の故障種別論理和デ
ータを順次読み出し、１バイトの切替要因データを組み
立て、ワード線を経由する信号２４として検知情報記憶
器１５に順次入力、格納する。図２においては、‘S-a
0'、‘S-a1' 、 …、‘S-a7' が１つの切替要因、また‘S-
b0'、‘S-b1' 、 …、‘S-b7' が別の切替要因に対応して
いる。
２から同一の切替要因に係わる８個の故障種別論理和デ
ータを順次読み出し、１バイトの切替要因データを組み
立て、ワード線を経由する信号２４として検知情報記憶
器１５に順次入力、格納する。図２においては、‘S-a
0'、‘S-a1' 、 …、‘S-a7' が１つの切替要因、また‘S-
b0'、‘S-b1' 、 …、‘S-b7' が別の切替要因に対応して
いる。
【００２４】ＣＰＵ１６は検知情報記憶器１５に蓄積さ
れた切替要因データを一定周期毎に監視し、切替要因デ
ータに記録された故障の有無及び故障種別の組み合わせ
をＲＯＭ１７に格納したプログラムに基づき判定し、切
り換えが必要な伝送装置を特定して切替制御を行うな
ど、所定の障害対応処理を実行する。
れた切替要因データを一定周期毎に監視し、切替要因デ
ータに記録された故障の有無及び故障種別の組み合わせ
をＲＯＭ１７に格納したプログラムに基づき判定し、切
り換えが必要な伝送装置を特定して切替制御を行うな
ど、所定の障害対応処理を実行する。
【００２５】ＣＰＵ１６は個々の監視項目データを直接
に処理せず、これら監視項目データを集約した切替要因
データのみから、伝送系１の状態を把握することができ
る。すなわち、ＣＰＵ１６の処理すべきデータ数が大幅
に減少しＣＰＵ１６の負荷が軽減されるので、切替制御
に要する時間が短縮できるとともに、伝送系１を構成す
る伝送装置数が増大しても、それらを監視する周期を短
くとることができ、ダウンタイムの少ない高信頼性の伝
送システムが得られる。
に処理せず、これら監視項目データを集約した切替要因
データのみから、伝送系１の状態を把握することができ
る。すなわち、ＣＰＵ１６の処理すべきデータ数が大幅
に減少しＣＰＵ１６の負荷が軽減されるので、切替制御
に要する時間が短縮できるとともに、伝送系１を構成す
る伝送装置数が増大しても、それらを監視する周期を短
くとることができ、ダウンタイムの少ない高信頼性の伝
送システムが得られる。
【００２６】伝送装置数が多数の場合は、伝送系１内で
幾つかの伝送装置毎にそれらの監視信号を１つの信号に
時分割多重し監視制御装置３に送るようにして、システ
ム内の配線の複雑さを緩和することができる。
幾つかの伝送装置毎にそれらの監視信号を１つの信号に
時分割多重し監視制御装置３に送るようにして、システ
ム内の配線の複雑さを緩和することができる。
【００２７】［実施例２］図３は本発明第２実施例の、
伝送装置が冗長構成された通信網のブロック構成図であ
る。本実施例における、監視項目データから切替要因デ
ータを生成する処理は実施例と同様である。
伝送装置が冗長構成された通信網のブロック構成図であ
る。本実施例における、監視項目データから切替要因デ
ータを生成する処理は実施例と同様である。
【００２８】本実施例では障害検知回路９が、故障種別
論理和データを生成するループにおいて、論理和が０で
ない状態を検出して切替制御部５に割り込み信号１８を
発する。切替制御部５のＣＰＵ１５はこの割り込み信号
１８を受けたときのみ、検知情報記憶器１５を読み取
り、障害対応処理を実行する。
論理和データを生成するループにおいて、論理和が０で
ない状態を検出して切替制御部５に割り込み信号１８を
発する。切替制御部５のＣＰＵ１５はこの割り込み信号
１８を受けたときのみ、検知情報記憶器１５を読み取
り、障害対応処理を実行する。
【００２９】このためＣＰＵ１６の負荷は実施例１に比
べてさらに軽減される。また実施例１のような監視周期
がなく、ＣＰＵ１６は随時障害を把握するので、ダウン
タイムのさらなる短縮を図ることができる。
べてさらに軽減される。また実施例１のような監視周期
がなく、ＣＰＵ１６は随時障害を把握するので、ダウン
タイムのさらなる短縮を図ることができる。
【００３０】［実施例３］以上、実施例１、実施例２で
は、監視項目情報記憶器８において監視項目データを格
納するアドレスや読み出すアドレス及び障害検知回路９
における故障種別／切替要因毎の論理和生成処理の制御
パルスの生成は、ハードウェアで行う。
は、監視項目情報記憶器８において監視項目データを格
納するアドレスや読み出すアドレス及び障害検知回路９
における故障種別／切替要因毎の論理和生成処理の制御
パルスの生成は、ハードウェアで行う。
【００３１】本発明第３実施例は、アドレス／制御パル
ス生成制御用ＲＯＭを有し、このＲＯＭに格納されたプ
ログラムによって、上記監視項目情報記憶器８のアドレ
ス制御や障害検知回路９での論理和生成処理の制御パル
スの生成を行う。
ス生成制御用ＲＯＭを有し、このＲＯＭに格納されたプ
ログラムによって、上記監視項目情報記憶器８のアドレ
ス制御や障害検知回路９での論理和生成処理の制御パル
スの生成を行う。
【００３２】これにより、故障種別、切替要因の変更を
ＲＯＭデータの書き換えのみで容易に行うことができ、
システム構成の柔軟性が向上する。
ＲＯＭデータの書き換えのみで容易に行うことができ、
システム構成の柔軟性が向上する。
【００３３】
【発明の効果】本発明の請求項１の冗長系切替監視制御
装置によれば、伝送装置の動作状態を示す監視項目毎の
バイナリ情報が、切替要因を特定する監視項目群毎の論
理和にハードウェアによって集約され、切替制御を行う
ＣＰＵは当該論理和のみを所定周期で読みとり所定の障
害対応処理を行うことができるので、該ＣＰＵの負荷が
軽減される。よって切替制御に要する時間が短縮できる
とともに、伝送系を構成する伝送装置数が増大しても、
それらを監視する周期を短くとることができ、ダウンタ
イムの少ない高信頼性の伝送システムが得られるという
効果がある。
装置によれば、伝送装置の動作状態を示す監視項目毎の
バイナリ情報が、切替要因を特定する監視項目群毎の論
理和にハードウェアによって集約され、切替制御を行う
ＣＰＵは当該論理和のみを所定周期で読みとり所定の障
害対応処理を行うことができるので、該ＣＰＵの負荷が
軽減される。よって切替制御に要する時間が短縮できる
とともに、伝送系を構成する伝送装置数が増大しても、
それらを監視する周期を短くとることができ、ダウンタ
イムの少ない高信頼性の伝送システムが得られるという
効果がある。
【００３４】本発明の請求項２の冗長系切替監視制御装
置によれば、監視項目毎のバイナリ情報を集約した論理
和が伝送系の異常を示すとき、割り込み信号が発生す
る。ＣＰＵはかかる割り込みを受けたときのみ切替制御
を行えばよいので、ＣＰＵの定常的負荷が軽減し伝送装
置数を増大させることができる。またＣＰＵは障害発生
を随時把握するので、周期的監視を行う場合よりもダウ
ンタイムの少ない高信頼性の伝送システムが得られると
いう効果がある。
置によれば、監視項目毎のバイナリ情報を集約した論理
和が伝送系の異常を示すとき、割り込み信号が発生す
る。ＣＰＵはかかる割り込みを受けたときのみ切替制御
を行えばよいので、ＣＰＵの定常的負荷が軽減し伝送装
置数を増大させることができる。またＣＰＵは障害発生
を随時把握するので、周期的監視を行う場合よりもダウ
ンタイムの少ない高信頼性の伝送システムが得られると
いう効果がある。
【００３５】本発明の請求項３の冗長系切替監視制御装
置によれば、故障種別、切替要因の変更をＲＯＭデータ
の書き換えのみで容易に行うことができ、システム構成
の柔軟性が向上する。
置によれば、故障種別、切替要因の変更をＲＯＭデータ
の書き換えのみで容易に行うことができ、システム構成
の柔軟性が向上する。
【図１】 本発明第１実施例の、伝送装置が冗長構成さ
れた通信網のブロック構成図。
れた通信網のブロック構成図。
【図２】 障害検知処理における監視信号の加工を示す
遷移図。
遷移図。
【図３】 本発明第２実施例の、伝送装置が冗長構成さ
れた通信網のブロック構成図。
れた通信網のブロック構成図。
【図４】 従来例の、伝送装置が冗長構成された通信網
のブロック図。
のブロック図。
１ 伝送系、２Ａ，２Ｂ，２Ｃ，２Ｄ，２Ｅ 伝送装
置、３，３０ 監視制御装置、４，３１ 監視情報処理
部、５，３２ 切替制御部、６ 制御信号、７監視信
号、８ 監視項目情報記憶器、９ 障害検知回路、１０
第１加算器、１１ 第２加算器、１２ ＲＡＭ、１３
ラッチ、１４ シリアル・パラレル変換器、１５ 検
知情報記憶器、１６，３５ ＣＰＵ、１７，３７ ＲＯ
Ｍ、１８割り込み信号。
置、３，３０ 監視制御装置、４，３１ 監視情報処理
部、５，３２ 切替制御部、６ 制御信号、７監視信
号、８ 監視項目情報記憶器、９ 障害検知回路、１０
第１加算器、１１ 第２加算器、１２ ＲＡＭ、１３
ラッチ、１４ シリアル・パラレル変換器、１５ 検
知情報記憶器、１６，３５ ＣＰＵ、１７，３７ ＲＯ
Ｍ、１８割り込み信号。
Claims (3)
- 【請求項１】 動作中の一の系統の状態に応じ該系統か
ら他の系統に切り替えを行う、複数系統に冗長構成され
た伝送装置の冗長系切替監視制御装置において、 伝送装置の動作状態を示す、監視項目毎に時分割された
監視バイナリ情報を時分割単位に記憶する監視項目情報
記憶器と、 切替要因を特定する監視項目群毎に、監視項目情報記憶
器が記憶する監視バイナリ情報の論理和を生成する障害
検知回路と、 障害検知回路にて順次生成される論理和を格納する検知
情報記憶器と、 所定周期で論理和を検知情報記憶器から随時読みとり、
論理和の内容に応じて所定の障害対応処理をするＣＰＵ
と、 を有することを特徴とする冗長系切替監視制御装置。 - 【請求項２】 動作中の一の系統の状態に応じ該系統か
ら他の系統に切り替えを行う、複数系統に冗長構成され
た伝送装置の冗長系切替監視制御装置において、 伝送装置の動作状態を示す、監視項目毎に時分割された
監視情報を時分割単位に記憶する監視項目情報記憶器
と、 切替要因を特定する監視項目群毎に、監視項目情報記憶
器が記憶する監視バイナリ情報の論理和を生成する障害
検知回路と、 障害検知回路にて順次生成される論理和を格納する検知
情報記憶器と、 論理和が伝送装置の異常を示すとき、割り込み信号を発
生する障害通報回路と、 割り込み信号を受けて、論理和を検知情報記憶器から読
みとり、該論理和の内容に応じて所定の障害対応処理を
するＣＰＵと、 を有することを特徴とする冗長系切替監視制御装置。 - 【請求項３】 請求項１又は請求項２において、 伝送装置の動作状態を示す監視項目毎に時分割された監
視バイナリ情報を時分割単位に記憶する監視項目情報記
憶器への書込処理と、監視項目情報記憶器が記憶する監
視情報の論理和を生成する障害検知回路の論理和生成処
理との、制御プログラムを格納し両処理の制御パルスを
生成するＲＯＭを有し、 該制御プログラムを書き換えることにより、切替要因を
変更することができることを特徴とする冗長系切替監視
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14730095A JP3272195B2 (ja) | 1995-06-14 | 1995-06-14 | 冗長系切替監視制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14730095A JP3272195B2 (ja) | 1995-06-14 | 1995-06-14 | 冗長系切替監視制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08339335A true JPH08339335A (ja) | 1996-12-24 |
| JP3272195B2 JP3272195B2 (ja) | 2002-04-08 |
Family
ID=15427089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14730095A Expired - Fee Related JP3272195B2 (ja) | 1995-06-14 | 1995-06-14 | 冗長系切替監視制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3272195B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014241082A (ja) * | 2013-06-12 | 2014-12-25 | Ｎｅｃエンジニアリング株式会社 | 高密度実装を実現するパターン配線における重要回線を救済する方法及び高密度実装装置 |
| US10833943B1 (en) | 2018-03-01 | 2020-11-10 | F5 Networks, Inc. | Methods for service chaining and devices thereof |
-
1995
- 1995-06-14 JP JP14730095A patent/JP3272195B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014241082A (ja) * | 2013-06-12 | 2014-12-25 | Ｎｅｃエンジニアリング株式会社 | 高密度実装を実現するパターン配線における重要回線を救済する方法及び高密度実装装置 |
| US10833943B1 (en) | 2018-03-01 | 2020-11-10 | F5 Networks, Inc. | Methods for service chaining and devices thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3272195B2 (ja) | 2002-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4967347A (en) | Multiple-redundant fault detection system and related method for its use | |
| US4727548A (en) | On-line, limited mode, built-in fault detection/isolation system for state machines and combinational logic | |
| KR100548831B1 (ko) | 다중화제어장치및그장해회복방법 | |
| EP0194673B1 (en) | Multiplex transmission system | |
| JPH0934856A (ja) | ロック・ステップ作動回路の同期を有効にする方法および装置 | |
| JPH08339335A (ja) | 冗長系切替監視制御装置 | |
| JPH0936859A (ja) | 監視情報中継方法および装置 | |
| JP3884643B2 (ja) | プロセス制御装置 | |
| JP3397861B2 (ja) | プロセス制御装置 | |
| JP2746144B2 (ja) | 選択系監視システム | |
| JP2785709B2 (ja) | 警報処理システム | |
| CN117111438A (zh) | 一种工业控制器的冗余控制方法 | |
| JPS61175835A (ja) | 情報処理システム | |
| JPS63156465A (ja) | 時間スイツチ回路のデ−タ格納域監視方式 | |
| SU1365086A1 (ru) | Устройство дл контрол блоков управлени | |
| JPH10124338A (ja) | 並列処理装置 | |
| JPH11296402A (ja) | 信号処理装置 | |
| JPS59225420A (ja) | デ−タチヤネル装置の障害検出機構 | |
| JPH04257931A (ja) | 計算機システム | |
| JPH09285039A (ja) | 系統監視制御システム | |
| JPH0474222A (ja) | 計算機システム | |
| JPS5838808B2 (ja) | マルチプロセツサシステムにおけるデ−タ転送方式 | |
| JPH01236331A (ja) | エラー検出方式 | |
| JP2001211185A (ja) | 非同期交換系統におけるデータセルの転送をチェックする方法、およびそのような方法に用いる基本交換装置およびネットワーク | |
| JPS60112155A (ja) | 障害識別方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |