JP2009505179A - 少なくとも２つの実行ユニットを有する計算機システムにおいてレジスタのマーキングによってスタート状態を定める方法および装置 - Google Patents

Abstract

少なくとも２つの実行ユニットＣ１００ａ、Ｃ１００ｂを有する計算機システムＣ１０００のスタート状態を定める方法であって、パフォーマンスモードと比較モードとの間で切替えが可能であり、パフォーマンスモードから比較モードへの切替えに際して比較モードのためのスタート状態が生成される方法において、スタート状態のために潜在的に同化されるべきメモリまたはメモリ領域に、メモリまたはメモリ領域内のデータおよび／または指令がスタート状態のために変更される必要があるか、または変更される必要がないかを示す識別子が設けられることを特徴とする。
【選択図】図１

Description

本発明は、独立請求項の上位概念に記載される、プログラムセグメントを処理するために少なくとも２つの実行ユニットを有するマイクロプロセッサを少なくとも２つの動作モードの間で切替える方法および装置に関するものである。

α粒子や宇宙線によって引き起こされる過渡的なエラーが集積半導体回路にとって問題となりつつある。構造幅の減少、電圧の低下および高いクロック周波数に起因して、α粒子や宇宙線によって引き起こされる電圧ピークが集積回路の論理値を狂わせる確率が高められる。この結果として、誤った計算結果が生じうる。よって、特に車両等の安全性関連のシステムでは、この種のエラーが確実に検出されなければならない。

電子回路の誤動作が確実に検出されなければならない、例えば車両のＡＢＳ制御システムなどに冗長性が利用される。例えば公知のＡＢＳシステムでは、各々に完全なマイクロコントローラが二重化されており、全てのＡＢＳ機能が冗長的に計算されて互いの一致が検査される。計算結果に矛盾が生じれば、ＡＢＳシステムが停止される。

この種の処理ユニットは、デュアルコアアーキテクチャとしても知られている。両方のコアが同一のプログラムセグメントを冗長的かつクロック同期で実行し、両方のコアの計算結果が比較され、一致の比較に際して誤りが発見される。このような設定は、比較モードと称される。

デュアルコアまたはマルチコアアーキテクチャは、他の適用では処理能力向上のために、すなわちパフォーマンス向上のために利用されている。両方のコアが異なるプログラムセグメントを実行することによって、比較モードまたはシングルコアシステムに比して処理能力の向上が実現される。このような設定は、パフォーマンスモードと称される。この種のシステムは、同一のコアを有する特殊な形態において対称型マルチプロセッサシステム（ＳＭＰ）とも称される。

この種のシステムの発展型は、特殊なアドレスへのアクセスおよび特殊化されたハードウェア装置を用いて、ソフトウェアにより両方のモード間を切替えることにある。比較モードでは、コアの出力信号が互いに比較される。パフォーマンスモードでは、両方のコアが対称型マルチプロセッサシステム（ＳＭＰ）として動作し、異なるプログラム、異なるプログラムセグメントまたは異なる指令を実行する。

（発明の利点）
従来技術に記載されているマイクロプロセッサでは、パフォーマンスモードから比較モードへの切替え前に、実行ユニットの内部状態（レジスタ、パイプラインなど）が同化され（geaendert werden）なければならない。よって、多くのレジスタを有する実行ユニットでは、比較的多くの計算時間を要し、パフォーマンスモードから比較モードへのモード切替えを遅延させる場合がある。実行ユニットの内部状態を同化させるための通常の方法は、実行ユニット内の全てのレジスタをヌル（null）値に設定し、またはレジスタを無効としてマーキングすることにある。

本発明の課題は、パフォーマンスモードから比較モードへの切替え時間を短縮することにある。以下に記載する実施形態は、従来技術に比較して、パフォーマンスモードから比較モードへの切替えを高速化可能であるという利点を有している。これは、本発明に基づく方法の適用によって、実行ユニット内のレジスタが、実行ユニットが関与するモードに応じて迅速に初期化可能となるためである。

本発明のある観点によれば、少なくとも２つの実行ユニットを有する計算機システムのスタート状態（Startzustand）を定める方法であって、パフォーマンスモードと比較モードとの間で切替えが可能であり、パフォーマンスモードから比較モードへの切替えに際して比較モードのためのスタート状態が生成される方法が提供される。本方法は、スタート状態のために潜在的に同化されるべきメモリまたはメモリ領域に、メモリまたはメモリ領域内のデータおよび／または指令がスタート状態のために変更される必要があるか、または変更される必要がないかを示す識別子が設けられることを特徴とする。

また、識別子が変更の必要性を示す場合に、各実行ユニットに対応づけられたメモリまたはメモリ領域の少なくとも１つに、スタート状態に際して少なくとも１つの予め設定可能な値が割当てられてもよい。

また、識別子が変更の必要性を示す場合に、第１の実行ユニットの生成されたスタート状態がメモリ領域に複製され、第２の実行ユニットが生成されたスタート状態をメモリ領域から引継いでもよい。

また、識別子が変更の必要性を示す場合に、第１の実行ユニットの生成されたスタート状態が、第２の実行ユニットにより特殊な通信チャネルを介して少なくとも１つのメモリまたはメモリ領域内に引継がれてもよい。

また、スタートメモリまたはスタートメモリ領域が設けられ、スタートメモリまたはスタートメモリ領域内で、スタート状態のために変更される必要があるメモリまたはメモリ領域が予め定められてもよい。

また、レジスタまたはレジスタセットが設けられ、レジスタまたはレジスタセット内で、スタート状態のために変更される必要があるメモリまたはメモリ領域が予め定められてもよい。

また、スタートメモリまたはスタートメモリ領域が設けられ、スタートメモリまたはスタートメモリ領域内で、スタート状態のために変更される必要がないメモリまたはメモリ領域が予め定められてもよい。

また、レジスタまたはレジスタセットが設けられ、レジスタまたはレジスタセット内で、スタート状態のために変更される必要がないメモリまたはメモリ領域が予め定められてもよい。

本発明の他の観点によれば、少なくとも２つの実行ユニットを有する計算機システムのスタート状態を定める装置であって、パフォーマンスモードと比較モードとの間で切替えが可能であり、パフォーマンスモードから比較モードへの切替えに際して比較モードのためのスタート状態が生成される装置が提供される。本装置には、実行ユニットに対応づけられた少なくとも１つのメモリまたはメモリ領域が設けられ、メモリまたはメモリ領域は、スタート状態のために潜在的に同化されるべきである場合に、メモリまたはメモリ領域内のデータおよび／または指令がスタート状態のために変更される必要があるか、または変更される必要がないかを示す識別子を設けることが可能であるように、形成されることを特徴とする。

また、メモリまたはメモリ領域が、少なくとも１つのレジスタでもよい。

また、スタートメモリまたはスタートメモリ領域が設けられ、スタートメモリまたはスタートメモリ領域は、スタートメモリまたはスタートメモリ領域内で、スタート状態のために変更される必要があるメモリまたはメモリ領域が予め定められるように形成されてもよい。

また、レジスタまたはレジスタセットが設けられ、レジスタまたはレジスタセットは、レジスタまたはレジスタセット内で、スタート状態のために変更される必要があるメモリまたはメモリ領域が予め定められるように形成されてもよい。

また、スタートメモリまたはスタートメモリ領域が設けられ、スタートメモリまたはスタートメモリ領域は、スタートメモリまたはスタートメモリ領域内で、スタート状態のために変更される必要がないメモリまたはメモリ領域が予め定められるように形成されてもよい。

また、レジスタまたはレジスタセットが設けられ、レジスタまたはレジスタセットは、レジスタまたはレジスタセット内で、スタート状態のために変更される必要がないメモリまたはメモリ領域が予め定められるように形成されてもよい。

他の利点および好ましい実施形態は、従属請求項および明細書の記載より明らかにされる。

図中に示す多くのユニットは、同一の番号で表されているが、追加的に添字ａまたはｂが付されている。ここで、添字ａまたはｂが付されていない番号が参照される場合には、存在するユニットの１つは、特定のインスタンスを意味するものではない。ユニットの特定のインスタンスを参照する場合には、番号に添字ａまたはｂが付されている。

ここで、実行ユニットは、プロセッサ、コア、ＣＰＵ、ＦＰＵ（Floating Point Unit）、ＤＳＰ（Digital Signal
Processor）、コプロセッサ、およびＡＬＵ（Arithmetic Logical Unit）などを含む。

図１には、２つの実行ユニットＣ１００ａ、Ｃ１００ｂからなる、比較モードとパフォーマンスモードとの間で切替え可能なプロセッサシステムＣ１０００が示されている。本発明の一実施形態において、実行ユニットは同一である。２つの実行ユニットＣ１００ａ、Ｃ１００ｂは、システムバスへのインターフェイスＣ１１０ａまたはＣ１１０ｂを有しており、それらを介して、例えば、ＲＡＭ、ＲＯＭ、フラッシュメモリのような記憶媒体に対して、または周辺ユニットに対してアクセスが行われる。プロセッサシステムＣ１０００が比較モードにある場合には、実行ユニットＣ１００ａ、Ｃ１００ｂの出力信号が、ユニットＣ１２０により比較される。好ましくは、この比較は、正確なクロックで、または固定のクロックオフセットで行われており、各クロックで少なくとも２つの実行ユニットＣ１００ａ、Ｃ１００ｂの出力信号がユニットＣ１２０により比較されることを意味している。比較された信号間に差がある場合には、ユニットＣ１２０によりエラー信号が生成される。選択的に、実行ユニットＣ１００ａ、Ｃ１００ｂの入力信号を、追加的に比較することもできる。プロセッサシステムＣ１０００がパフォーマンスモードにある場合には、比較ユニットＣ１２０が能動化されず、実行ユニットの出力信号間に差がある場合でもエラー信号が生成されない。比較ユニットの非能動化は、例えば、１）ユニットＣ１２０による比較を行わない、２）比較のための信号をユニットＣ１２０に提供しない、３）ユニットＣ１２０により行われた比較結果を無視する、などの方法で実現することができる。

パフォーマンスモードから比較モードへ切替える場合には、比較モードの開始時点で、従って比較器Ｃ１２０が能動化される時点で、２つの実行ユニットＣ１００ａ、Ｃ１００ｂの内部状態が同一であることが保証されなければならない。以下では、比較モードで計算が開始される、比較モードの開始時点をスタート状態と称する。エラーが生じていない場合には、比較モードの任意の時点でＣ１２０により比較される信号間に差が生じないように、実行ユニットの内部状態が同一であることが保証されなければならない。比較モードで実行ユニット間の内部状態が異なる場合には、通常、実行ユニット間で異なる出力信号が発生する。比較器は、入力信号が同一であり、かつ処理により検出すべきエラーが発生していないにもかかわらず、異なる出力信号をエラーとして検出してしまう。

比較モードの開始時点で、２つの実行ユニットの内部状態を同一にするための１つの方法は、実行ユニットの全ての内部レジスタを無効としてマーキングすることである。しかし、このマーキングの可能性は、全ての内部レジスタに存在するものではない。この場合に、これらのレジスタは、２つの実行ユニット内で同一の定められた値に設定されなければならない。

図２に示す第１の実施形態では、２つのレジスタセット間の切替えが説明されている。図２には、実行ユニットＣ１００の可能な実装が説明されている。実行ユニットは、少なくとも２つの異なるグループのレジスタＣ１０１、Ｃ１０２、および内部ロジックＣ１０３を有している。レジスタＣ１０１のグループは、無効としてマーキングすることができる。これは、無効としてマーキングされたグループのレジスタへアクセスした場合に、例えば、ＲＡＭ、ＲＯＭ、フラッシュメモリから、または新たな計算によって、当該レジスタ内の値が新たに求められなければならないことを、実行ユニットの内部ロジックＣ１０３が認識することを意味している。他のグループＣ１０２に属するレジスタは、常に有効な値を有している。このグループには、例えば、実行ユニットの作業レジスタが属する。

すでに説明したように、パフォーマンスモードから比較モードへの切替えが行われる場合には、２つの実行ユニットＣ１００内のレジスタＣ１０１、Ｃ１０２が同一でなければならない。

レジスタグループＣ１０１、Ｃ１０２に要求される当該条件は、パフォーマンスモードから比較モードへの切替えの時点から成立する必要は必ずしもないが、比較モードへの切替え後に２つの実行ユニットＣ１００内の同一のレジスタへ最初に読取りアクセスが行われる時点から成立しなければならない。通常の方法では、比較モードへの切替え前または切替え後の適切な時点で、グループＣ１０２の全てのレジスタに固定の値が割当てられる。これとは別に、比較モードへ切替える場合に、グループＣ１０１のレジスタが無効としてマーキングされる。

実行ユニットＣ１００が、図３のＣ１００ｃに示すように構成されている場合には、このプロセスは、各実行ユニットで２つのレジスタセットＣ１０１ａ、Ｃ１０２ａとＣ１０１ｂ、Ｃ１０２ｂを用いることにより促進することができる。切替えの間、または切替え後にレジスタの内容を同化させる場合には、パフォーマンスモードと比較モードとの間で、異なるレジスタが使用される。比較モードでは、グループＣ１０１ａ、Ｃ１０２ａのレジスタが使用され、パフォーマンスモードではグループＣ１０１ｂ、Ｃ１０２ｂのレジスタが使用される。これらのレジスタの間で、比較モードへの切替え時点、またはパフォーマンスモードへの切替え時点で切替えが行われる。例えば、プロセッサの始動時の然るべき初期化によって、レジスタ１０１ａ、１０２ａの内容が同一であることが一旦保証されていれば、これらのレジスタは、２つの実行ユニット上で動作期間に亘って同一となる。よって、パフォーマンスモードから比較モードへ切替える場合に、レジスタの内容を同化させる必要がない。これは、比較モードでは、２つの実行ユニットＣ１００ａ、Ｃ１００ｂの間で常に同一であり、かつ比較モードでのみ書込が可能なレジスタにのみアクセスが行われるためである。

図４に示すような第２の実施形態では、一方の実行ユニットの内部状態が他方の実行ユニットに複製されることが記載されている。パフォーマンスモードから比較モードへの切替えプロセスを促進する他の可能性が、図４に示されている。この可能性は、一方の実行ユニットＣ１００ｄまたはＣ１００ｅの内部状態Ｃ１０４ｄまたはＣ１０４ｅを、他方の実行ユニットＣ１００ｅまたはＣ１００ｄに複製することにある。動作中にパフォーマンスモードから比較モードへ切替える場合には、通常、一方の実行ユニットで他方の実行ユニットよりも早く切替えの準備が行われる。早く準備が行われた一方の実行ユニットの内部レジスタ（Ｃ１００ｄではＣ１０４ｄ、Ｃ１００ｅではＣ１０４ｅ）が、比較モードで必要とされる値に切替え前に初期化されている場合には、第１の実行ユニットの内部状態を後続の第２の実行ユニットに引継がせることにより、第１および第２の実行ユニットの内部状態を同化させることができる。例えば、実行ユニットＣ１００ｄで実行ユニットＣ１００ｅよりも早く切替えの準備が行われた場合には、切替え時に内部状態Ｃ１０４ｄが内部状態Ｃ１０４ｅに複製される。

内部状態の複製は、２つの実行ユニット間の接続（Verbindung）Ｃ３００が直接利用され、その接続を介して内部の状態が複製されることにより行うことができる。代替的に、早く準備が行われた第１の実行ユニットから内部状態を（高速に接続可能な）バッファメモリＣ２００に複製し、後続する第２の実行ユニットがバッファメモリＣ２００から内部のレジスタに引継ぐことができる。

図５に示す他の実施形態では、高速接続を有するメモリ領域からのレジスタ内容の複製を用いて、比較モードのための内部状態を初期化する方法が記載されている。この場合に、パフォーマンスモードの開始時に、少なくとも２つの実行ユニットＣ１００ｆ、Ｃ１００ｇの内部状態Ｃ１０４ｆ、Ｃ１０４ｇが常に同一の定められた値に設定されていることが前提となる。この値がメモリＣ４００に記憶されており、このメモリは実行ユニットＣ１００ｆ、Ｃ１００ｇに対し、従って、レジスタＣ１０４ｆ、Ｃ１０４ｇに対して、可能な限り高速の接続を有している。このメモリは、好ましくは不揮発性である。しかし、メモリ内に記憶されているパフォーマンスモードのための初期化状態が、マルチプロセッサシステムを初期化する場合に不揮発性メモリから複製され、外部のデータ源から受信され、またはマルチプロセッサシステムによって生成される場合には、揮発性のメモリでも可能である。パフォーマンスモードから比較モードへ切替えるために、または切替える場合に、メモリＣ４００内に記憶されている比較モードのための初期化状態が、比較モードで動作されるべき少なくとも２つの実行ユニットＣ１００ｆ、Ｃ１００ｇのレジスタＣ１０４ｆ、Ｃ１０４ｇに書込まれる。

他の実施形態では、比較モードへ切替える場合に実行ユニット間で同化される必要がない部分状態（Teilzustaend）がマーキングされる。パフォーマンスモードから比較モードへ切替える場合に、常に、実行ユニットの全てのレジスタを同化させる必要はない。比較モードで誤ってエラー認識されないように、比較モードで、一方の実行ユニットにより実際に利用されるレジスタのみを、第２の実行ユニットのレジスタに同化させればよい。これは、特に、実行ユニット内に極めて多数のレジスタが設けられているアーキテクチャの場合であり、またはソフトウェア開発の場合ではサブ条件として考慮することができる。比較モードで利用されるレジスタの数は、適用ケースに応じて定めることができる。一部のレジスタが利用される場合には、全てのレジスタを同化させる必要はなく、利用されるレジスタのみが同化される。よって、各レジスタ内に追加的なビットを設けることが提案される。このビット内に、パフォーマンスモードから比較モードへ切替える場合に、レジスタの内容を他のレジスタの対応する内容と同化させる必要があるか否かをコード化することができる。代替的に、その内容が、一方の実行ユニットのいずれのレジスタが他方の実行ユニットの対応するレジスタと同化される必要があるかを定める、特殊なレジスタを設けることができる。同化自体は、マーキングに関係なく、既知の方法またはここで提案される方法を用いて行うことができる。

図７は、複数の実行ユニットＣ３１０、Ｃ３２０、および対応するレジスタＣ３１１、Ｃ３２１を有するプロセッサシステムＣ３００を示している。図６のＣ２０１０に示す、Ｃ３１１、Ｃ３２１の各レジスタは、有効データを有するｎビット（ｎ＞１）からなる。このｎビットの各々に、図６のＣ２０００に示す、制御データを有するｍビット（ｍ＞＝１）が追加される。これらのｍビット内に、比較モードへ切替える場合に同化される必要があるか否かがコード化されている。最も簡単な場合として、制御ビットが１ビットのみからなる場合には、例えば値“０”が同化される必要がないことを意味し、値“１”が同化される必要があることを意味する。この場合にビットの評価は、パフォーマンスモードから比較モードへ切替える場合に行われる。

図８は、プロセッサシステムＣ４００を有する本発明の他の実施形態を示しており、このプロセッサシステムは実行ユニットＣ４１０、Ｃ４２０、および対応するレジスタＣ４１１、Ｃ４２２を有している。追加的に、プロセッサシステムＣ４００は、レジスタＣ４３０を有している。このレジスタＣ４３０の内容が、比較モードへ切替える場合に、実行ユニットＣ４１０、Ｃ４２０のＣ４１１、Ｃ４２１のいずれのレジスタが同化される必要があるか否かを定める。例えば、レジスタＣ４３０は、Ｃ４１１、Ｃ４２１の潜在的に同化されるべき各レジスタについて、Ｃ４３０内に１ビットが設けられるように実現することができる。該当するビットが設定されている場合には、対応するレジスタが同化される必要があり、該当するビットが設定されていない場合には、対応するレジスタが同化される必要がない。この場合にレジスタの評価は、パフォーマンスモードから比較モードへ切替える場合に行われる。図には示されていない他の実施形態では、図８に示すような中央のレジスタＣ４３０が設けられず、各実行ユニット内にレジスタＣ４３０のタスクを担うレジスタが設けられる。これは、このレジスタ内に、パフォーマンスモードから比較モードへ切替える場合に実行ユニットのレジスタのいずれが、少なくとも１つの第２の実行ユニットのレジスタに適合される（angepasset werden）必要があるかがコード化されることを意味している。この場合に、パフォーマンスモードから比較モードへ切替える場合には、もちろん、同期すべき全ての実行ユニット内で、この特殊レジスタの内容が同一であることが保証されなければならない。

２つの実行ユニット、および比較ユニットを有するプロセッサの一般的な構造を示している。 ２つの異なるレジスタグループ、および処理ロジックを有する実行ユニットの可能な構造を示している。 ２つの異なるレジスタセット、および処理ロジックを有する実行ユニットの可能な構造を示している（レジスタセットが２つの異なるグループに分割されている。）。 内部レジスタ、バッファメモリ、および内部状態を転送するための実行ユニット間の接続を有する２つの実行ユニットを示している。 内部レジスタ、および比較モードのスタート状態のために内部状態を読出すためのバッファメモリを有する２つの実行ユニットを示している。 有効データおよび制御データを有するレジスタの構造を示している。 ２つの実行ユニット、および実行ユニットの内部のレジスタを有するマルチプロセッサを示している。 ２つの実行ユニット、内部のレジスタ、および特殊なレジスタを有するマルチプロセッサシステムを示している。

Claims (14)

1. 少なくとも２つの実行ユニットを有する計算機システムのスタート状態を定める方法であって、パフォーマンスモードと比較モードとの間で切替えが可能であり、前記パフォーマンスモードから前記比較モードへの切替えに際して前記比較モードのためのスタート状態が生成される、前記方法において、
   前記スタート状態のために潜在的に同化されるべきメモリまたはメモリ領域に、前記メモリまたはメモリ領域内のデータおよび／または指令が前記スタート状態のために変更される必要があるか、または変更される必要がないかを示す識別子が設けられることを特徴とする、スタート状態を定める方法。
2. 前記識別子が変更の有無を示す場合に、各実行ユニットに対応づけられた前記メモリまたはメモリ領域の少なくとも１つに、前記スタート状態に際して少なくとも１つの予め設定可能な値が割当てられることを特徴とする、請求項１に記載の方法。
3. 前記識別子が変更の有無を示す場合に、前記第１の実行ユニットの前記生成されたスタート状態がメモリ領域に複製され、前記第２の実行ユニットが前記生成されたスタート状態を前記メモリ領域から引継ぐことを特徴とする、請求項１に記載の方法。
4. 前記識別子が変更の有無を示す場合に、前記第１の実行ユニットの前記生成されたスタート状態が、特殊な通信チャネルを介して前記第２の実行ユニットにより少なくとも１つのメモリまたはメモリ領域内に引継がれることを特徴とする、請求項１に記載の装置。
5. スタートメモリまたはスタートメモリ領域が設けられ、前記スタートメモリまたはスタートメモリ領域内で、前記スタート状態のために変更される必要があるメモリまたはメモリ領域が予め定められることを特徴とする、請求項１に記載の方法。
6. レジスタまたはレジスタセットが設けられ、前記レジスタまたはレジスタセット内で、前記スタート状態のために変更される必要があるメモリまたはメモリ領域が予め定められることを特徴とする、請求項１に記載の方法。
7. スタートメモリまたはスタートメモリ領域が設けられ、前記スタートメモリまたはスタートメモリ領域内で、前記スタート状態のために変更される必要がないメモリまたはメモリ領域が予め定められることを特徴とする、請求項１に記載の方法。
8. レジスタまたはレジスタセットが設けられ、前記レジスタまたはレジスタセット内で、前記スタート状態のために変更される必要がないメモリまたはメモリ領域が予め定められることを特徴とする、請求項１に記載の方法。
9. 少なくとも２つの実行ユニットを有する計算機システムのスタート状態を定める装置であって、パフォーマンスモードと比較モードとの間で切替えが可能であり、前記パフォーマンスモードから前記比較モードへの切替えに際して前記比較モードのためのスタート状態が生成される、前記装置において、
   実行ユニットに対応づけられた少なくとも１つのメモリまたはメモリ領域が設けられ、前記メモリまたはメモリ領域は、前記スタート状態のために潜在的に同化されるべきである場合に、前記メモリまたはメモリ領域内のデータおよび／または指令が前記スタート状態のために変更される必要があるか、または変更される必要がないかを示す識別子を設けることが可能であるように、形成されることを特徴とする、スタート状態を定める装置。
10. 前記メモリまたはメモリ領域が、少なくとも１つのレジスタであることを特徴とする、請求項９に記載の装置。
11. スタートメモリまたはスタートメモリ領域が設けられ、前記スタートメモリまたはスタートメモリ領域は、前記スタートメモリまたはスタートメモリ領域内で、スタート状態のために変更される必要があるメモリまたはメモリ領域が予め定められるように形成されることを特徴とする、請求項９に記載の装置。
12. レジスタまたはレジスタセットが設けられ、前記レジスタまたはレジスタセットは、前記レジスタまたはレジスタセット内で、前記スタート状態のために変更される必要があるメモリまたはメモリ領域が予め定められるように形成されることを特徴とする、請求項９に記載の装置。
13. スタートメモリまたはスタートメモリ領域が設けられ、前記スタートメモリまたはスタートメモリ領域は、前記スタートメモリまたはスタートメモリ領域内で、前記スタート状態のために変更される必要がないメモリまたはメモリ領域が予め定められるように形成されることを特徴とする、請求項９に記載の装置。
14. レジスタまたはレジスタセットが設けられ、前記レジスタまたはレジスタセットは、前記レジスタまたはレジスタセット内で、前記スタート状態のために変更される必要がないメモリまたはメモリ領域が予め定められるように形成されることを特徴とする、請求項９に記載の装置。

Images