JP2009505187A - 少なくとも2つの命令実行部を備えたコンピュータシステムにおいてレジスタセットの切り替えにより初期状態を設定する方法および装置 - Google Patents
少なくとも2つの命令実行部を備えたコンピュータシステムにおいてレジスタセットの切り替えにより初期状態を設定する方法および装置 Download PDFInfo
- Publication number
- JP2009505187A JP2009505187A JP2008525530A JP2008525530A JP2009505187A JP 2009505187 A JP2009505187 A JP 2009505187A JP 2008525530 A JP2008525530 A JP 2008525530A JP 2008525530 A JP2008525530 A JP 2008525530A JP 2009505187 A JP2009505187 A JP 2009505187A
- Authority
- JP
- Japan
- Prior art keywords
- instruction execution
- register
- mode
- execution unit
- compare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/845—Systems in which the redundancy can be transformed in increased performance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
少なくとも二つの命令実行部を備えたコンピュータシステムにおいて初期状態を設定する方法であって、パフォーマンスモードとコンペアモードとの間で切り替え可能であり、パフォーマンスモード用の第1レジスタセットが設けられており、第1レジスタセットは少なくとも第1命令実行部用の第1レジスタと少なくとも第2命令実行部用の第2レジスタから成り、パフォーマンスモードからコンペアモードへ切り替わる際に、第2レジスタセットがコンペアモードの初期状態に設定され、第2レジスタセットは少なくとも第1命令実行部用の第3レジスタと少なくとも第2命令実行部用の第4レジスタから成り、コンペアモードの初期状態が第1レジスタセットから第2レジスタセットに切り替わることによって得られることを特徴とする、少なくとも二つの命令実行部を備えたコンピュータシステムにおいて初期状態を設定する方法が提供される。
Description
本発明は、特許請求の範囲に記載の概念に基づいてプログラムセグメントを実行する、少なくとも2つの命令実行部を備えたマイクロプロセッサ(コンピュータシステム)において、少なくとも2つの演算モード間で切り替える方法および装置に関する。
アルファ粒子や宇宙線によって引き起こされる一時的エラーは半導体集積回路の大きな問題となっている。構造幅が狭小になり、駆動電圧が低下し、クロック周波数が高くなるにつれ、アルファ粒子や宇宙線に起因するピーク電圧により、集積回路内で論理値の誤りが発生する確率が高まっている。その結果、誤った演算結果が生じる可能性がある。そのため、安全性に関わるシステムにおいては、このようなエラーを確実に検出しなければならない。
車両のアンチロック・ブレーキ・システム(ABS)のように、電子装置の機能不全を確実に検出する必要がある安全性に関わるシステムにおいては、通常、システムの対応する制御装置自体に予めエラー検出のためのリダンダンシーが設けられている。例えば、前記ABSシステムにおいては全マイクロコントローラが二重化されており、ABS機能全体が冗長性を持って計算され、それらの結果が一致するかどうかがチェックされる。演算結果が不一致の場合には、ABSシステムは停止される。
このようなプロセッサユニットはデュアルコアまたはマルチコア・アーキテクチャとしても知られている。異なるコアが冗長性を持って、クロック信号に同期して同一のプログラムセグメントを実行する。両コアの演算結果は比較され、演算結果の一致を比較した際にエラーが認識される。以下では、このような機器構成をコンペアモードと呼ぶ。
デュアルコアまたはマルチコア・アーキテクチャは他の用途では性能向上、つまりパフォーマンス向上のために投入される。両コアはコンペアモードやシングルコアシステムとは違い、異なるプログラムセグメントを実行してパフォーマンス向上を図る。この機器構成を性能モードまたはパフォーマンスモードと呼ぶ。このようなシステムは、同種のコアを備える特別な実施形態において、対称型マルチプロセッシングシステム(SMP)とも呼ばれる。
このシステムは、特定のアドレスと特化されたハードウエアデバイスにアクセスし、ソフトウエアによってこの2つのモードを切り替えることで拡張される。コンペアモードにおいてはコアの出力信号が相互に比較される。パフォーマンスモードにおいて、両コアは対称型マルチプロセッシングシステム(SMP)として機能し、異なるプログラム、プログラムセグメントまたは指令を実行する。
背景技術で述べたマイクロプロセッサは、パフォーマンスモードからコンペアモードへ切り替える前に、命令実行部の内部状態(レジスタ、パイプライン等)を一致させる必要がある。そのため、4つのレジスタを搭載した命令実行部においては、計算に比較的長く時間が掛かり、パフォーマンスモードからコンペアモードへのモード切り替えが長引く可能性がある。従来の方法では、命令実行部のすべてのレジスタを「0」の値に設定するか、またはレジスタの内容を無効としてマークして命令実行部の状態を一致させる必要がある。
本発明は、このようなパフォーマンスモードからコンペアモードへの変換(プロセス)を短縮することを課題としている。以下に述べる実施形態は従来の技術に比べて、パフォーマンスモードからコンペアモードへのより迅速な切り替えを可能にする点で優れている。つまり、命令実行部のレジスタをそれぞれのモードに応じて、本発明の方法また装置を用いて、迅速に初期化することが出来る。
本発明の利点は、少なくとも二つの命令実行部を備えたコンピュータシステムにおいて初期状態を設定する方法であって、パフォーマンスモードとコンペアモードとの間で切り替え可能であり、前記パフォーマンスモード用の第1レジスタセットが設けられており、前記第1レジスタセットは少なくとも第1命令実行部用の第1レジスタと少なくとも第2命令実行部用の第2レジスタから成る方法において、前記パフォーマンスモードから前記コンペアモードへ切り替わる際に、第2レジスタセットがコンペアモードの初期状態に設定され、前記第2レジスタセットは少なくとも第1命令実行部用の第3レジスタと少なくとも第2命令実行部用の第4レジスタから成り、前記コンペアモードの初期状態が前記第1レジスタセットから前記第2レジスタセットに切り替わることによって得られることを特徴とする、少なくとも二つの命令実行部を備えたコンピュータシステムにおいて初期状態を設定する方法にある。
本発明の利点は、前記パフォーマンスモードの初期状態が、前記第2レジスタセットから前記第1レジスタセットに切り替わることによって得られるように構成することにある。
本発明の利点は、少なくとも二つの命令実行部を備えたコンピュータシステムにおいて初期状態を設定する装置であって、パフォーマンスモードとコンペアモードとの間で切り替え可能であり、前記パフォーマンスモード用の第1レジスタセットが設けられており、前記第1レジスタセットは少なくとも第1命令実行部用の第1レジスタと少なくとも第2命令実行部用の第2レジスタから成るように構成された手段を備えた装置において、前記パフォーマンスモードから前記コンペアモードへ切り替わる際に、第2レジスタセットがコンペアモードの初期状態に設定され、前記第2レジスタセットは少なくとも第1命令実行部用の第3レジスタと少なくとも第2命令実行部用の第4レジスタから成り、前記コンペアモードの初期状態が前記第1レジスタセットと前記第2レジスタセット間で切り替わることによって得られることを特徴とする、少なくとも二つの命令実行部を備えたコンピュータシステムにおいて初期状態を設定する装置にある。
本発明の利点は、前記パフォーマンスモードの初期状態が、前記第2レジスタセットから前記第1レジスタセットに切り替わることによって得られるように構成することにある。
本発明の利点は、少なくとも二つの命令実行部を備えたコンピュータシステムにおいて初期状態を設定する装置であって、パフォーマンスモードとコンペアモードとの間で切り替え可能であり、前記パフォーマンスモード用の第1レジスタセットが設けられており、前記第1レジスタセットは少なくとも第1命令実行部用の第1レジスタと少なくとも第2命令実行部用の第2レジスタから成るように構成された手段を備えた装置において、前記パフォーマンスモードから前記コンペアモードへ切り替わる際に、第2レジスタセットがコンペアモードの初期状態に設定され、前記第2レジスタセットは少なくとも第1命令実行部用の第3レジスタと少なくとも第2命令実行部用の第4レジスタから成り、前記コンペアモードの初期状態が前記第1レジスタセットと前記第2レジスタセット間で切り替わることによって得られることを特徴とする、少なくとも二つの命令実行部を備えたコンピュータシステムにおいて初期状態を設定する装置にある。
本発明によれば、このようなパフォーマンスモードからコンペアモードへの変換(プロセス)を短縮することができる。本発明は従来の技術に比べて、パフォーマンスモードからコンペアモードへのより迅速な切り替えを可能にする点で優れている。つまり、命令実行部のレジスタをそれぞれのモードに応じて、本発明の方法また装置を用いて、迅速に初期化することが出来る。
本発明のさらに別の利点や有利な実施形態は、特許請求の範囲または発明の詳細な記述の構成から明らかとなろう。
図に示す幾つかの構成要素には同じ符号と、さらにaまたbを付している。aまたはbがない符号に言及する場合、そこで示す構成要素は特定の実施形態に関するものではない。構成要素の特定の実施形態に言及する場合は常に符号の後にaまたはbの識別子を付する。
以下、プロセッサ、コア、CPU、FPU(浮動小数点演算装置)、DSP(デジタルシグナルプロセッサ)、コプロセッサ、ALU(演算論理装置)を命令実行部と総称する。
図1は、2つの命令実行部C100a、C100bを備え、コンペアモードとパフォーマンスモード間で切り替わるプロセッサシステムC1000を示している。ここに示す実施形態において、命令実行部は同一のものを指している。両命令実行部C100a、C100bはそれぞれ、RAM、ROM、フラッシュメモリ等の記憶装置、または周辺装置へアクセスするシステムバスとして、インタフェースC110a、C110bを備えている。プロセッサシステムC1000がコンペアモードの状態にある場合、命令実行部C100a、C100bの出力信号はユニットC120を介して相互に比較される。主としてこの比較はクロック信号と同期してまたは固定のクロック周期で行われる。このことは、クロック信号ごとにユニットC120が少なくとも2つの命令実行部C100a、C100bの入力信号を比較することを意味している。比較した信号が不一致の場合、ユニットC120はエラー信号を生成する。理想的には、さらに命令実行部C100a、C100bの出力信号も比較することが可能である。プロセッサC1000がパフォーマンスモードの状態にある場合、コンペアユニットC120はアクティブではなく、命令実行部の出力信号が不一致であってもエラー信号が生成されない。コンペアユニットの不活性化は様々な方法で実現可能である。つまり、ユニットC120による比較が実行されない。または、ユニットC120に(an)比較を促す信号が入力されない。あるいは、ユニットC120は比較を実行するが結果は無視されるのである。
パフォーマンスモードからコンペアモードへの変換においては、コンペアモードの開始とともに、つまり、コンパレータC120が活性化される時点で、両命令実行部C100a、C100bの内部状態が一致していることを確認する必要がある。以下、コンペアモードにおいて演算を開始する、コンペアモード開始時点の状態を初期状態と呼ぶ。コンペアモードのどの時点でも、C120に比較された信号にエラーがない場合には不一致を示さないように、命令実行部の状態は一致している必要がある。コンペアモードにおいて命令実行部の状態が異なる(一致しない)場合は通常、異なる出力信号が生成される。コンパレータは入力信号が同じで処理の際に検出すべきエラーが発生していなくても、この異なる出力信号をエラーとして検出することが予想される。
両命令実行部でコンペアモードの開始時点に同じ状態を実現する方策のひとつとして、命令実行部の内部レジスタをすべて無効としてマーキングすることが挙げられる。しかし、マーキングはすべての内部レジスタで実行可能ではない。また、レジスタは両命令実行部で同一の、ある固定値に設定する必要がある。
図2は、第1の実施形態において、2つのレジスタセット間の切り替える状態を示している。図2は可能な命令実行部C100の実施形態を示している。命令実行部は少なくとも2つの異なるレジスタグループC101、C102と内部装置C103を含む。レジスタグループC101は、無効としてマークすることが可能である。つまり、命令実行部の内部装置C103は、この無効としてマークしたレジスタグループにアクセスする際に、RAM、RPM、フラッシュメモリからのリロード、または新たに計算をして、このレジスタの内容を新たに識別する必要がある。他方のレジスタグループC102の内容は常に有効である。例えば、命令実行部のワーキングレジスタはこのレジスタグループに分類される。パフォーマンスモードからコンペアモードへ切り替わる場合、前記のとおり両命令実行部C100のレジスタC101、C102が一致している必要がある。
このようなレジスタグループC101、C102の条件は、必ずしもパフォーマンスモードからコンペアモードへ切り替わる時点から有効である必要はないが、コンペアモードへ切り替わった後で、遅くとも命令実行部C100内の2つの一致したレジスタへ1回目の読込みアクセスをする際には条件が整っている必要がある。従来の方法では、コンペアモードへの切り替え前または後、適時にレジスタグループC102のレジスタすべてにある固定値を指定している。 このこととは無関係に、レジスタグループC101はコンペアモードへ切り替わる際に無効としてマークする。
図3に示すように、命令実行部C100をC100cのように構成すると、それぞれの命令実行部で2つのレジスタセットC101a、C102a とC101b, C102bを投入して、前述のプロセスを加速することが可能である。切り替え前、切り替え中、または切り替え後にレジスタを一致させる代わりに、パフォーマンスモードとコンペアモードで異なるレジスタを使用する。コンペアモードにおいてはレジスタグループC101a、C102aを、パフォーマンスモードにおいてはレジスタグループC101b、C102bを使用する。これらのレジスタセットは、コンペアモードまたはパフォーマンスモードへ切り替わる時点で切り替えられる。例えば、プロセッサを起動する際に当該初期化を行い、レジスタ101a、102aの内容が一致していることを一度確定すれば、このレジスタは演算中も両命令実行部において同じ内容のままである。そのため、パフォーマンスモードからコンペアモードへ切り替わる際にレジスタの内容を一致させる必要はない。つまり、コンペアモードにおいては常に、両命令実行部C100a、C100bで同一の、コンペアモードに限り書込み可能なレジスタにのみアクセスするのである。
図4は、第2の実施形態において、一方の命令実行部の内部状態を他方の命令実行部へとコピーする(プロセス)を描写している。パフォーマンスモードからコンペアモードへの切り替えプロセスを加速させる、更なる可能性を図4に示す。つまり、内部状態C104dまたはC104eを命令実行部C100d、C100eからもう一方の命令実行部C100d、C100eへコピーするのである。演算中パフォーマンスモードからコンペアモードへ切り替わる際は通常、一方の命令実行部が他方の命令実行部よりも早期に(モード)切り替えの準備ができている。先に準備できている命令実行部の内部レジスタ(C100d内のC104d、C100e内の104e)を、切り替え前にコンペアモードに要する値に初期化すると、第1命令実行部の内部状態を引き継いで、後続の第2命令実行部の内部状態を一致させることが可能である。例えば、命令実行部C100dが命令実行部C100eより先に切り替え準備ができている場合、切り替えの際に内部状態C104dはC104eへとコピーされる。
このような内部状態のコピーは、両命令実行部間を結ぶ接続C300を直接利用して行うことが可能である。その他の方法では、先にモード切り替えする、第1命令実行部の状態を高速アクセス可能な中間記憶装置C200にコピーし、後続の命令実行部がその内部状態を内部レジスタに引き継ぐ。
図5は、さらに別の実施形態において、高速の接続を設けた記憶装置領域からレジスタの内容をコピーし、コンペアモードに入るために内部状態を初期化する(プロセス)を示している。その際、パフォーマンスモードの開始時点において、少なくとも2つの命令実行部C100f、C100gの内部状態C104f、C104gを常に正確にある固定値に設定することを前提としている。この値は、命令実行部C100f、C100g、さらにレジスタC104f、C104gに可能な限り高速で接続する記憶装置C400に保存されている。この記憶装置は非揮発性記憶装置であることが好ましい。しかし、マルチプロセッサシステムの初期化の際に、記憶装置に保存されているパフォーマンスモード向けの初期化状態を非揮発性記憶装置からコピーするか、外部データソースから受け取るか、またはマルチプロセッサシステムから生成するなら、揮発性記憶装置でも可能である。パフォーマンスモードからコンペアモードへの切り替えのため、またはその際に、記憶装置C400に保存されたコンペアモード向けの初期化状態は、少なくとも2つの命令実行部C100f、C100g内の、コンペアモードに限り記述(beschreiben)可能なレジスタC104f、C104gに書き込まれる。
別の実施形態においては、コンペアモードへの切り替えの際に命令実行部間で一致させる必要のない、下位状態(Teilzustand)を特記している(makieren)。パフォーマンスモードからコンペアモードへ切り替わる際、命令実行部のレジスタを常にすべて一致させる必要はない。コンペアモードで誤ってエラーを認識しないように、命令実行部の、コンペアモードで事実上利用するレジスタに限り、第2命令実行部のレジスタと一致させる必要がある。これは特に、命令実行部に予め多数のレジスタを用意したアーキテクチャに該当することであるが、ソフトウエア開発において付帯条件(Nebenbedingung)として考慮する余地がある。いずれにせよ、コンペアモードにおいて使用するレジスタの数を決定することが可能である。すべてのレジスタを利用しない場合、すべてではなく使用するレジスタに限って一致させる必要がある。そのため、どのレジスタにも予め追加的ビットを備えることを提案する。このビットには、パフォーマンスモードからコンペアモードへ切り替わる際、このレジスタの内容を他方の命令実行部の当該レジスタと一致させるか否かについて符号化される。その他の方法として、命令実行部のどのレジスタを他方の命令実行部の当該レジスタと一致させる必要があるかを決定する、特別なレジスタを想定することが可能である。一致化自体はマーキングとは無関係に、前記のまたはここで紹介する方法によって実行することが可能である。
図7は、レジスタC311、C321を備えた複数の命令実行部C310、C320を搭載するプロセッサシステムC300を示している。各レジスタC311、C321は、ユーティリティデータ(図6、C2010参照)を持つn ビット(n>1)で構成される。このnビットに、さらに制御データSteuerdaten(図6、C2000参照)を持つmビット(m>=1)が加わる。このmビットには、コンペアモードへの変換の際に一致させるかについて符号化されている。もっとも簡単なケースで制御ビットが1ビットなら、「0」の値は一致させる必要がないことを意味し、「1」の値は一致させる必要があることを意味している。このようなビットに関する評価は、パフォーマンスモードからコンペアモードへ切り替わる際に行われる。
図8は、命令実行部C410、C420とさらにその内部にレジスタC411、C422を備えたプロセッサシスムC400を搭載した、本発明における別の実施形態を示している。プロセッサシステムC400はさらに追加レジスタC430を備えている。このレジスタC430の内容が、コンペアモードへ切り替わる際に命令実行部C410、C420のレジスタC411、C421のどちらを一致させる必要があるかを決定する。例えば、レジスタC430は、潜在的に統一されうるレジスタC411、C421がC430に予め1ビット備えるような設計で実現可能である。当該ビットを設定した場合対応するレジスタを一致させる必要があり、ビットを設定しない場合は対応するレジスタを一致させる必要はない。このレジスタに関する評価は、パフォーマンスモードからコンペアモードへ切り替わる際に行われる。図示していないが、新たな実施形態において、図8に示す中央レジスタC430は用意されていない。しかし、それぞれの命令実行部にレジスタC430のタスクを代行するレジスタが備わっている。つまり、このレジスタには、パフォーマンスモードからコンペアモードへ切り替わる際に、命令実行部のどのレジスタが少なくとも第2命令実行部のレジスタと一致させる必要があるかどうかについて符号化される。パフォーマンスモードからコンペアモードへ切り替わる際はむろん、同期的に稼動しているすべての命令実行部でこの特別なレジスタの内容が一致していることを確認する必要がある。
Claims (3)
- 少なくとも二つの命令実行部を備えたコンピュータシステムにおいて初期状態を設定する方法であって、パフォーマンスモードとコンペアモードとの間で切り替え可能であり、前記パフォーマンスモード用の第1レジスタセットが設けられており、前記第1レジスタセットは少なくとも第1命令実行部用の第1レジスタと少なくとも第2命令実行部用の第2レジスタから成る方法において、
前記パフォーマンスモードから前記コンペアモードへ切り替わる際に、第2レジスタセットがコンペアモードの初期状態に設定され、前記第2レジスタセットは少なくとも第1命令実行部用の第3レジスタと少なくとも第2命令実行部用の第4レジスタから成り、前記コンペアモードの初期状態が前記第1レジスタセットから前記第2レジスタセットに切り替わることによって得られることを特徴とする、少なくとも二つの命令実行部を備えたコンピュータシステムにおいて初期状態を設定する方法。 - 前記パフォーマンスモードの初期状態が、前記第2レジスタセットから前記第1レジスタセットに切り替わることによって得られることを特徴とする請求項1に記載の方法。
- 少なくとも二つの命令実行部を備えたコンピュータシステムにおいて初期状態を設定する装置であって、パフォーマンスモードとコンペアモードとの間で切り替え可能であり、前記パフォーマンスモード用の第1レジスタセットが設けられており、前記第1レジスタセットは少なくとも第1命令実行部用の第1レジスタと少なくとも第2命令実行部用の第2レジスタから成るように構成された手段を備えた装置において、
前記パフォーマンスモードから前記コンペアモードへ切り替わる際に、第2レジスタセットがコンペアモードの初期状態に設定され、前記第2レジスタセットは少なくとも第1命令実行部用の第3レジスタと少なくとも第2命令実行部用の第4レジスタから成り、前記コンペアモードの初期状態が前記第1レジスタセットと前記第2レジスタセット間で切り替わることによって得られることを特徴とする、少なくとも二つの命令実行部を備えたコンピュータシステムにおいて初期状態を設定する装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200510037259 DE102005037259A1 (de) | 2005-08-08 | 2005-08-08 | Verfahren und Vorrichtung zur Festlegung eines Startzustandes bei einem Rechnersystem mit wenigstens zwei Ausführungseinheiten durch Umschalten von Registersätzen |
PCT/EP2006/064749 WO2007017398A1 (de) | 2005-08-08 | 2006-07-27 | Verfahren und vorrichtung zur festlegung eines startzustandes bei einem rechnersystem mit wenigstens zwei ausführungseinheiten durch umschalten von registersätzen |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009505187A true JP2009505187A (ja) | 2009-02-05 |
Family
ID=37434688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008525530A Pending JP2009505187A (ja) | 2005-08-08 | 2006-07-27 | 少なくとも2つの命令実行部を備えたコンピュータシステムにおいてレジスタセットの切り替えにより初期状態を設定する方法および装置 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1917590A1 (ja) |
JP (1) | JP2009505187A (ja) |
CN (1) | CN101243409A (ja) |
DE (1) | DE102005037259A1 (ja) |
WO (1) | WO2007017398A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015114952A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社日立製作所 | ネットワークシステム、監視制御装置およびソフトウェア検証方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0256029A (ja) * | 1988-08-20 | 1990-02-26 | Fujitsu Ltd | 汎用レジスタ切換方式 |
JP2004178427A (ja) * | 2002-11-28 | 2004-06-24 | Toshiba Microelectronics Corp | 中央処理装置 |
WO2005045665A1 (de) * | 2003-10-24 | 2005-05-19 | Robert Bosch Gmbh | Verfahren und vorrichtung zur operandenverarbeitung in einer prozessoreinheit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6615366B1 (en) * | 1999-12-21 | 2003-09-02 | Intel Corporation | Microprocessor with dual execution core operable in high reliability mode |
US6625749B1 (en) * | 1999-12-21 | 2003-09-23 | Intel Corporation | Firmware mechanism for correcting soft errors |
-
2005
- 2005-08-08 DE DE200510037259 patent/DE102005037259A1/de not_active Withdrawn
-
2006
- 2006-07-27 CN CNA2006800296254A patent/CN101243409A/zh active Pending
- 2006-07-27 WO PCT/EP2006/064749 patent/WO2007017398A1/de active Application Filing
- 2006-07-27 EP EP06778032A patent/EP1917590A1/de not_active Withdrawn
- 2006-07-27 JP JP2008525530A patent/JP2009505187A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0256029A (ja) * | 1988-08-20 | 1990-02-26 | Fujitsu Ltd | 汎用レジスタ切換方式 |
JP2004178427A (ja) * | 2002-11-28 | 2004-06-24 | Toshiba Microelectronics Corp | 中央処理装置 |
WO2005045665A1 (de) * | 2003-10-24 | 2005-05-19 | Robert Bosch Gmbh | Verfahren und vorrichtung zur operandenverarbeitung in einer prozessoreinheit |
JP2007509399A (ja) * | 2003-10-24 | 2007-04-12 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | プロセッサユニットにおけるオペランド処理方法および装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015114952A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社日立製作所 | ネットワークシステム、監視制御装置およびソフトウェア検証方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101243409A (zh) | 2008-08-13 |
EP1917590A1 (de) | 2008-05-07 |
DE102005037259A1 (de) | 2007-02-15 |
WO2007017398A1 (de) | 2007-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6640313B1 (en) | Microprocessor with high-reliability operating mode | |
US7287185B2 (en) | Architectural support for selective use of high-reliability mode in a computer system | |
CN111164578B (zh) | 核内锁步模式的错误恢复 | |
US10909006B2 (en) | Main processor error detection using checker processors | |
JP5199088B2 (ja) | 少なくとも2つの命令実行部および1つの比較ユニットを備えたコンピュータシステムを制御する方法および装置 | |
JP4795433B2 (ja) | ロックステップ式二重化モジュール冗長システムにおける訂正不能エラーレートの低減 | |
US20090044044A1 (en) | Device and method for correcting errors in a system having at least two execution units having registers | |
US20070245133A1 (en) | Method and Device for Switching Between at Least Two Operating Modes of a Processor Unit | |
US20080098264A1 (en) | Program debug method and apparatus | |
US8090983B2 (en) | Method and device for performing switchover operations in a computer system having at least two execution units | |
KR20120025492A (ko) | Smt 기계에서 비교 및 전달 명령어를 사용한 안정적 실행 | |
US20090044048A1 (en) | Method and device for generating a signal in a computer system having a plurality of components | |
US20090119540A1 (en) | Device and method for performing switchover operations in a computer system having at least two execution units | |
JP2008518296A (ja) | 少なくとも2つの実行ユニットを備えるコンピュータシステムで切換をする方法及び装置 | |
US20080263340A1 (en) | Method and Device for Analyzing a Signal from a Computer System Having at Least Two Execution Units | |
JP2005038420A (ja) | 特殊cpu命令による対象を定めたフォールトトレランス | |
JP5341928B2 (ja) | 時間的に分離した冗長プロセッサの実行を使用しての周辺機器への読み書き | |
JP2008518300A (ja) | 少なくとも2つの実行ユニットを備えるコンピュータシステムにおけるプログラムコードの処理分割方法および装置 | |
JP2008518302A (ja) | 外部で発生される少なくとも1つの信号によりマルチプロセッサシステムの動作モードを切替える方法及び装置 | |
JP5367970B2 (ja) | 信号処理システムを起動/再起動する方法及び信号処理システム | |
US20080313384A1 (en) | Method and Device for Separating the Processing of Program Code in a Computer System Having at Least Two Execution Units | |
CN114594991A (zh) | 硬件加速器设备、对应的系统和操作方法 | |
JP2008097611A (ja) | 有効な信号を生成する方法及びシステム | |
JP2009505179A (ja) | 少なくとも2つの実行ユニットを有する計算機システムにおいてレジスタのマーキングによってスタート状態を定める方法および装置 | |
CN116225810A (zh) | 用于双核锁步的周期故障检测修复架构和检测修复方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110920 |