JP2008518302A - 外部で発生される少なくとも1つの信号によりマルチプロセッサシステムの動作モードを切替える方法及び装置 - Google Patents
外部で発生される少なくとも1つの信号によりマルチプロセッサシステムの動作モードを切替える方法及び装置 Download PDFInfo
- Publication number
- JP2008518302A JP2008518302A JP2007537294A JP2007537294A JP2008518302A JP 2008518302 A JP2008518302 A JP 2008518302A JP 2007537294 A JP2007537294 A JP 2007537294A JP 2007537294 A JP2007537294 A JP 2007537294A JP 2008518302 A JP2008518302 A JP 2008518302A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- computer system
- operation mode
- signal
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000012545 processing Methods 0.000 claims description 43
- 238000004891 communication Methods 0.000 claims description 13
- 230000002123 temporal effect Effects 0.000 claims description 6
- 238000013475 authorization Methods 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 4
- 230000001960 triggered effect Effects 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/845—Systems in which the redundancy can be transformed in increased performance
Abstract
少なくとも2つの処理ユニットを有する計算機システムにおいて、比較モードである第1の動作モードと、パフォーマンスモードである第2の動作モードとを含む少なくとも2つの動作モードの間で動作モードを切替える計算機システムの動作モード切替方法において、切替えは、計算機システムの外部で発生される少なくとも1つの信号により行われることを、特徴としている。
【選択図】図1
【選択図】図1
Description
本発明は、独立請求項の上位概念に記載された、少なくとも2つの処理ユニットを有するマルチプロセッサシステムの動作モードを、少なくとも2つの動作モードの間で切替える装置及び方法と、該当するプロセッサシステムとに関する。
アルファ粒子又は宇宙線によって引き起こされる過渡的エラーは、集積された半導体回路にとってますます問題となってきている。つまり、半導体回路の減少する構造の幅、低下する電圧、及び高くなるクロック周波数によって、アルファ粒子又は宇宙線によってもたらされる電圧ピークが集積回路内で論理値を歪曲させる確率は、増加される。その結果、誤った計算結果がもたらされる。従って、特に自動車内の安全上重要なシステム内では、この種のエラーは、確実に検出されなければならない。
例えば、自動車内のABS制御システムのような、エレクトロニクスのエラー機能が確実に検出されなければならない安全上重要なシステムでは、この種のシステムの該当する制御装置において、通常、エラーを認識するために冗長性が使用される。すなわち、例えば、それぞれ完全なマイクロコントローラが、既知のABSシステム内において二重にされており、ABS機能全体は、冗長に計算されて、計算結果が一致しているか検査される。そして、結果に矛盾が生じた場合、ABSシステムはオフにされる。
マイクロコントローラは、一方では、メモリモジュール(例えば、RAM、ROM、キャッシュ)、プロセッサ(CPU、コア)、入/出力インターフェイス、及びいわゆる周辺機器(例えばA/D変換器、CANインターフェイス)からなる。メモリ素子は、チェックコード(パリティ又はECC)によって効果的に監視することができ、周辺機器は、しばしばアプリケーション固有にセンサ信号路又はアクター信号路の一部として監視される。従って、それ以上の冗長性の考えは、マイクロコントローラのコア(CPU)を一般的に二重化することにある。
少なくとも2つの内蔵されたコアを有するこの種のマイクロコントローラは、デュアルコアアーキテクチャ又はマルチコアアーキテクチャとしても知られている。2つのコアは、同一のプログラムセグメントを冗長、かつ同期したクロックで処理し、2つの処理ユニットの結果を比較して、そして、結果が一致するか比較することで、エラーを認識する。以下において、このマルチコアシステムのコンフィグレーションを、比較モードと言う。
デュアルコアアーキテクチャ又はマルチコアアーキテクチャは、他の適用においては、パワーを上昇させるため、つまり、パフォーマンスを向上させるためにも使用される。2つのコアは、異なるプログラムを処理し、それによってパワー上昇が得られる。このマルチコアシステムのコンフィグレーションを、パワーモード又はパフォーマンスモードと言う。このシステムを、対称なマルチプロセッサシステム(SMP)とも言う。
このシステムの拡張は、動作モードを切替えることによって達成することができる。すなわち、それぞれマルチプロセッサシステムの適用目的に応じて、このシステムを、比較モードで、又はパフォーマンスモードで動作させることができる。比較モードにおいては、コアの出力信号が互いに比較される。差がある場合には、エラー信号が出力される。パフォーマンスモードにおいては、2つのコアは、対称なマルチプロセッサシステム(SMP)として動作して異なるプログラムを処理する。
外部の事象に、又は外部の事象に従って、反応するシステムが、特に自動車に関する技術領域において知られている。この種のシステム内では、切替えをプロセッサ外部の条件(例えば、センサ値、システム状態、車両状態)に従って行うことが、好ましい。自動車においては、将来は、時間的に制御される通信システムがますます多く使用されるようになる。これらの通信システムとの組合せにおいて、マルチプロセッサシステムの動作モードを、通信システムのグローバルなタイムベース又は他の時間事象に従って切替えることが好ましいであろう。
リアルタイムシステムにおいては、エラーを処理するために、別々なエラー箇所の特定と、そのエラーの処理を可能にするために、冗長モード(比較モード)から非冗長モード(パフォーマンスモード)への、マルチプログラムシステムの動作モード切替えを行うことが役立つ場合もある。(例えば自動車制御システム内の)様々なシステムモードも、最適なプロセッサモードに異なる要請を課する場合がある。従って、同一のプログラムを、システムモード1においてはプロセッサシステムの第1の動作モードで遂行させ、システムモード2においては好ましくはプロセッサシステムの第2の動作モードで遂行させることが、役立つことがあり得る。外部の信号に従った専用の動作モードへの所望の切替え又はこの種の切替えの禁止は、従来技術、すなわちプログラム固有の識別子又は所定のメモリアドレスへのアクセスによっては、行うことができない。
本発明の課題は、外部の信号に従った異なる動作モードの間の切替えを導入することである。
好ましくは、少なくとも2つの処理ユニットを有する計算機システムにおいて、比較モードである第1の動作モードと、パフォーマンスモードである第2の動作モードとを含む少なくとも2つの動作モードの間で動作モードを切替える計算機システムの動作モード切替方法において、切替えは、計算機システムの外部で発生される少なくとも1つの信号により行われることを、特徴としている。
好ましくは、外部で発生される信号に識別子が対応づけられており、又は、外部で発生される信号が識別子を有しており、切替えは、識別子が存在する場合にのみ行われる。
好ましくは、識別子によって、どの動作モードへ切替えられるか、が決定される。
好ましくは、識別子は、時間的な条件を有しており、時間的な条件によって、いつ切替えられるか、が定められる。
好ましくは、外部で発生される信号によって、動作モード間の切替えが一方向にのみ行われる。
好ましくは、外部で発生される信号によって、パフォーマンスモードから比較モードへの切替えのみが行われる。
好ましくは、外部で発生される信号によって、比較モードからパフォーマンスモードへの切替えのみが行われる。
好ましくは、中断処理のトリガーを表す。
好ましくは、識別子は、特にパルス幅変調された信号の予め定められた時間的変化に対応する。
好ましくは、識別子は、予め定められた周波数に対応する。
好ましくは、識別子は、デジタル信号の予め定められたビット列に対応する。
好ましくは、識別子は、通信システムのメッセージの予め定められた通知IDに対応する。
好ましくは、切替えは、計算機システムの外部で発生される少なくとも1つの信号と、計算機システムの内部で発生される少なくとも1つの情報との組合せによって作動される。
好ましくは、切替えは、外部で発生される少なくとも1つの信号と、計算機システムの内部で発生される少なくとも1つの情報とが同時に存在する場合にのみ行われる。
好ましくは、切替えるための時間的に制限された許可が、外部で発生される少なくとも1つの信号に従って行われ、かつ、制限された許可時間内に、切替えを行うための少なくとも1つの計算機システムの内部の情報又は計算機システムの内部の事象が存在する場合にのみ、切替えが行われる。
好ましくは、少なくとも2つの処理ユニットを有する計算機システムにおいて、比較モードである第1の動作モードと、パフォーマンスモードである第2の動作モードとを含む少なくとも2つの動作モードの間で動作モードを切替えるように形成された比較手段が設けられた計算機システムの動作モード切替装置において、計算機システムの外部で発生された少なくとも1つの信号を受信する受信手段が設けられ、切替えは、計算機システムの外部で発生された信号によって作動されることを特徴としている。
好ましくは、外部で発生される少なくとも1つの信号を受信するための受信手段は、インターラプトコントローラである。
好ましくは、計算機システムの外部で発生される少なくとも1つの信号を受信する受信手段が設けられ、外部から受信した信号又はその識別子を、内部で発生された信号と組合せる手段が設けられ、切替えは、計算機システムの外部で発生される少なくとも1つの信号と、計算機システムの内部で発生される少なくとも1つの情報の組合せによって作動される。
他の利点と好ましい形態が、請求項の特徴及び明細書から明らかにされる。
処理ユニットを、以下においてはプロセッサ/コア/CPUとも言い、FPU(Floating Point Unit)、DSP(Digitaler Signalprocessor)、コプロセッサ又はALU(Arithmetic
logical Unit)とも言う。
logical Unit)とも言う。
本発明は、図1に示す、少なくとも2つの処理ユニットW110a、W110bと、比較ユニットW120と、切替ユニットW150とを有するマルチプロセッサシステムW100に関する。処理ユニットは、それぞれオプショナルな中間メモリW111a、W111bを介して比較ユニットW120及び切替ユニットW150に接続されている。切替ユニットW150は、2つのシステムインターフェイスW130a、W130bへの少なくとも2つの出力を有している。切替ユニットW150は、これらのインターフェイスを介してレジスタ、メモリ、デジタル出力、D/A変換器、通信コントローラのような周辺機器を駆動することができる。
このマルチプロセッサシステムは、少なくとも2つの動作モード、比較モードVMとパフォーマンスモードPMとで動作することができる。
パフォーマンスモードPMにおいては、異なる命令、プログラムセグメント又はプログラムが、異なる処理ユニット内で並列に処理される。この動作モードにおいては、比較ユニットは、非能動化されている。この動作モードにおいて、各処理ユニットがオプショナルな中間メモリを介してシステムインターフェイスW130a、W130bのいずれかと接続されるように、切替ユニットW150は構成されている。処理ユニットの結果を、システムインターフェイスを介して、メモリW170に書き込むことができ、又、周辺モジュールW180、W190へ出力することができる。周辺モジュールとしては、例えば、アナログ−デジタル−変換器、又は通信システム(例えば、SPI、LIN、CAN、FlexRay)の通信コントローラを使用することができる。
比較ユニットの非能動化は、複数の方法によっておこなうことができる。第1の方法は、比較器に信号を入力し、その信号によって比較器を能動化、又は非能動化することである。そのために、比較器内に、この信号を処理することができる付加的な論理コンポーネントが挿入される。他の方法は、比較器に比較すべきデータを供給しないことである。第3の方法は、システム上で比較器のエラー信号を無視することである。さらにエラー信号自体を中断することもできる。全ての可能な方法に共通なのは、潜在的に比較される2つ又は2つ以上のデータが異なっている場合に、そのデータがシステム内に何ら影響を与えない状態を発生させることである。比較器内の処理、又はその入力信号もしくは出力信号によってこの状態にある場合に、比較器はパッシブであり、又は非能動化されたと言う。
比較モードVMにおいては、同一又は同種の命令、プログラムセグメント又はプログラムが、2つの処理ユニットW110a、W110b内で処理される。処理ユニットの出力信号がオプショナルな中間メモリW111a、W111bを介して比較ユニットW120及び切替ユニットW150へ入力される。比較ユニット内で、2つのデータが一致しているか検査される。比較が行われた後に、切替ユニットが一致した結果の1つをシステムインターフェイスの1つへ出力して良いか、又は、切替ユニットが認識された結果の不一致に基づいて信号を遮断しなければならないかが、ステータス信号W125を介して切替ユニットに伝達される。この場合において、比較ユニットは、オプショナルなエラー信号W155を出力することができる。このエラー信号は、比較ユニットの代りに切替ユニットから出力することもできる(W156)。
この場合、動作モードの切替えは、マルチプロセッサシステムのコアの少なくとも1つによる、特殊な切替えインストラクション、特殊なインストラクションシーケンス、明確に特徴づけられたインストラクションの処理を介して、又は所定のメモリアドレスへのアクセスによって、作動させることができる。本発明においては、マルチプロセッサシステムの2つの動作モードの間の切替えは、図2に示すように、計算機システムの外部の装置又は信号源W140によって発生される少なくとも1つの信号W160によって作動される。
第1の実施例において、動作モードの切替えは、1つの信号に従って行われる。この切替えは、信号の正確な1つの特性により、マルチプロセッサシステムがその信号を受信した時点において動作している任意の第1の動作モードから、第2の動作モードへ切替えることにより行うことができる。
第2の実施例において、動作モードの切替えは、信号の正確な1つの特性によって、動作モードを1つの方向にだけ切替えるように、すなわち、前もって定められた第1の動作モードから、正確に前もって定められた1つの第2の動作モードへ、例えば、パフォーマンスモードから比較モードへ切替えるように、構成することができる。マルチプロセッサシステムが信号を受信した時点において、その動作モードがすでに目標状態として定められた第2の動作モードにある場合には、切替え信号は、マルチプロセッサシステムへそれ以上作用しないままとなる。その場合に、それぞれ他の方向への切替えは、他の方法で、既知の方法を介して、例えば、プロセッサ内部の信号又は事象、所定のメモリアドレスへのアクセスに従って、所定のプログラム、プログラムセグメント、もしくは命令の処理に従って、又は第2の外部の信号を介して行われる。
信号の上述した特性は、信号の有無、又は信号レベルの高低とすることができる。
第3の実施例において、動作モードの切替えは、計算機システムの外部において、装置又は信号源W140によって発生された少なくとも1つの信号に従って行われる。その信号には識別子が対応づけられており、又はその信号は識別子を有しており、この識別子が存在する場合にだけ切替えが行われる。信号の識別子によって、マルチプロセッサシステムがどの動作状態へ切り替るべきか、を決定することができる。識別子は、時間的な条件を有することができ、かつ/又は、識別子は、所定の予め定められた信号の時間的変化に、例えば、
信号の勾配、
パルス幅変調された信号のパルスデューティー比、
交流電圧信号、パルス幅変調、又は周波数変調された信号の予め定められた周波数、
デジタル信号の予め定められたビット列、
通信システムのメッセージの予め定められた通知ID、
に対応することができる。
信号の勾配、
パルス幅変調された信号のパルスデューティー比、
交流電圧信号、パルス幅変調、又は周波数変調された信号の予め定められた周波数、
デジタル信号の予め定められたビット列、
通信システムのメッセージの予め定められた通知ID、
に対応することができる。
識別子は、上述した信号の時間的変化のうち2つ又はそれより多いものの組合せに対応することもできる。
その場合に信号源W140は、次の素子の1つ又は次の素子のうち複数のものの組合せに対応することができる:
μC外部のタイマー(例えば、通信システムのタイムベース)
μC外部のユニットのエラー信号(例えば、SG内のウォッチドッグ)
センサ信号
他の制御装置
適用システムのステータス信号(例えば、自動車システムにおいて、ABSシステムの制御ステータス、内燃機関の排ガスリミット…)
μC外部のタイマー(例えば、通信システムのタイムベース)
μC外部のユニットのエラー信号(例えば、SG内のウォッチドッグ)
センサ信号
他の制御装置
適用システムのステータス信号(例えば、自動車システムにおいて、ABSシステムの制御ステータス、内燃機関の排ガスリミット…)
信号源W140は、第1の実施変形例においては、切替え信号を発生させるためだけに設けられている。この種の信号源は、図2に示すように、ポイントツーポイント接続W160を介して、マルチプロセッサシステムと、特に直接切替ユニットW150と接続することができる。
図3に示す第2の実施変形例においては、外部から入力される切替え信号W160は、インターラプトコントローラW159を介してインターラプト信号として受信される。この外部の信号は、この変形例において、中断処理のトリガーとなり、動作モードの間の切替えは、インターラプトコントローラによって開始される。
信号源として、他の変形例においては、図4に示すように、他の制御装置、又は通信システムW165を介してプロセッサシステムに結合されているインテリジェントセンサW145を用いることもできる。その場合にデジタル信号が通信インターフェイスW195と内部のデータ/アドレスバスを介して切替ユニットW150へ案内される。
上述した信号源W140、W145、信号結合の種類W160、W165、及びインターラプトコントローラW159の任意の組合せも考えられる。
システムの他の形態において、動作モードの間の切替えは、外部の信号によってだけでなく、少なくとも1つの外部の信号と、計算機システムの内部で発生される少なくとも1つの情報、事象、又は信号との組合せによって行われる。この計算機内部の事象は、例えば、プログラム命令の処理又は所定のメモリアドレスへのアクセスとすることができる。切替ユニットW150は、この情報を、図2、図3、及び図4に示す処理ユニットW110a、W110b、又はオプショナルな中間メモリW111a、W111b、比較ユニットW120、及び切替ユニットW150の間の接続W112a、W112bを介して得る。信号の組合せは、好ましくは切替ユニットW150の内部で行われる。この組合せは、第1の変形例においては、少なくとも1つの外部の信号と少なくとも1つの内部の情報とが同時に存在する場合にだけ、動作モードの間の切替えを行うように形成されている。他の変形例においては、外部の信号によって切替えの許可のみが発生され、その許可は、好ましくは時間的に制限されている。その場合に切替えは、許可後の定められたタイムウィンドウ内で発生する内部の事象によってのみ可能である。
外部の信号は、切替えの許可の代りに、許可の撤回又は切替えの阻止を発生させることもできる。これも、好ましくは時間的に制限されている。従って、特に所定の時点又は所定のシステム状態における切替えを阻止することができる。
先行する実施例においては、それぞれ2つの処理ユニットと2つの動作モードとを有するマルチプロセッサシステムが記載されている。本発明は、2つより多い処理ユニットを有するマルチプロセッサシステムにも同様に適用することができることも特徴とする。その場合に、上記実施形態に対して、主として切替ユニットと比較ユニットとにおける変更が必要である。
2つより多い処理ユニットを有するシステム内で使用するのにも適した切替及び比較コンポーネントの一般的な例が、図5に示されている。nの考慮すべき処理ユニットから、nの信号N140、…N14nが切替及び比較コンポーネントN100へ入力される。このコンポーネントは、これらの入力信号からnまでの出力信号N160、…、N16nを発生させることができる。最も簡単な場合、「純粋なパフォーマンスモード」において、全ての信号N14iが対応する出力信号N16iへ案内される。逆の限界場合、「純粋な比較モード」においては、全ての信号N140、…、N14nは、正確に出力信号N16iの1つだけに減少される。
nの処理ユニットを有し、かつn>2であるシステム内において、2つよりも多い動作モードが考えられる。図5を用いて、どうのようにして種々の考えられるモードが生じることができるかを示す。そのために、この図には、切替論理N110の論理コンポーネントが設けられている。これがまず、そもそも幾つの出力信号があるか、を定める。さらに、切替論理N110は、出力信号の入力信号に対する関係を定める。従って、数学的な形式において、切替論理によって集合{N140、…、N14n}の関数が、集合{N1601、…、N16n}に定義される。
その後、処理論理N120は、出力N16iの各々について、どの形式で入力信号がこの出力信号に寄与するか、を定める。例えば、種々の変形可能性を記述するために、普遍性を制限することなしに、出力N160は、信号N141、…、N14mによって発生されると仮定される。m=1の場合には、これは単純に信号のスルー接続に相当し、m=2の場合には、信号N141、N142が一致しているか比較される。この比較は、同期して又は非同期で処理することができ、ビット単位で、意味のあるビットのみで、又は許容帯域により処理することができる。
m>=3の場合には、複数の可能性がある。
第1の可能性は、全ての信号を比較し、少なくとも2つの異なる値が存在する場合に、エラーを検出することであり、そのエラーを知らせることができる。
第2の可能性は、mからkを選択することである(k>m/2)。これは、比較器を使用することによって実現することができる。更に、信号の1つがずれていると認識された場合に、エラー信号を生成することができる。そして更に、比較すべき全ての信号が異なっている場合に、他のエラー信号を生成することができる。
第3の可能性は、これらの値をアルゴリズムへ供給することにある。これは、例えば平均値、中央値の形成、又はエラー許容するアルゴリズム(FTA)の使用を意味する。この種のFTAは、入力値の極値を捨て去って、残りの値にわたってある種の平均を行うことに基づいている。この平均は、残りの値の全てにわたって、又は好ましくはHW内で容易に形成できる部分集合にわたって行うことができる。この場合において、値を実際に比較することは必ずしも必要でない。平均値形成において、例えば加算して、割り算するだけで済み、FTM、FTA、又は中央値は、部分的なソートを必要とする。場合によってはここで、極値が十分に大きい場合に、更にエラー信号を出力することもできる。
複数の信号を1つの信号に処理する、これらの上述した種々の可能性は、短くするために比較操作と称される。
従って、処理論理の課題は、各出力信号について−そしてそれに伴って付属の入力信号についても−比較操作の正確な形態を定めることである。切替論理N110(すなわち上述した機能)と処理論理(すなわち出力信号あたり、従って関数値あたりの比較操作の決定)の情報の組合せが、モード情報であって、これがモードを決定する。この情報は、一般的な場合においてもちろん多値であり、すなわち1つの論理ビットのみを介して表示できない。与えられた実装において、全ての理論的に考えられるモードが有意義ではなく、好ましくは許されるモードの数が制限される。強調すべきことは、処理ユニットが2つだけの場合(この場合、1つの比較モードのみが存在する)に、全情報を1つの論理ビットのみに圧縮することができることである。
パフォーマンスモードから比較モードへの切替えは、一般的な場合においては、パフォーマンスモードで種々の出力へマッピングされる処理ユニットが、比較モードでは同一の出力へマッピングされることによって、特徴づけられる。好ましくはこれは、処理ユニットの部分システムが存在し、その部分システムにおいて、パフォーマンスモードでは部分システム内で考慮される全ての入力信号N14iが直接関連する出力信号N16iへ接続され、比較モードでは全ての入力が1つの出力へマッピングされることによって、実現される。代替的に、3つより多い処理ユニットを有するシステムにおいてこの種の切替えを、ペアリングを変更することによって、実現することもできる。しかしそうすると、許されるモードをパフォーマンスモードと比較モードとに制限することができるが、一般的な場合において、常にパフォーマンスモードと比較モードということで取り扱うことはできない。しかし、常にパフォーマンスモードから比較モード(そしてその逆)の切替えを取り扱うことはできる。
Claims (18)
- 少なくとも2つの処理ユニットを有する計算機システムにおいて、比較モードである第1の動作モードと、パフォーマンスモードである第2の動作モードとを含む少なくとも2つの動作モードの間で動作モードを切替える計算機システムの動作モード切替方法において、
前記切替えは、前記計算機システムの外部で発生される少なくとも1つの信号により行われることを特徴とする、計算機システムの動作モード切替方法。 - 前記外部で発生される信号に識別子が対応づけられており、又は、前記外部で発生される信号が識別子を有しており、
前記切替えは、前記識別子が存在する場合にのみ行われることを特徴とする、請求項1に記載の計算機システムの動作モード切替方法。 - 前記識別子によって、どの動作モードへ切替えられるか、が定められることを特徴とする、請求項2に記載の計算機システムの動作モード切替方法。
- 前記識別子は、時間的な条件を有しており、
前記時間的な条件によって、いつ切替えられるか、が定められることを特徴とする、請求項2に記載の計算機システムの動作モード切替方法 - 前記外部で発生される信号によって、前記動作モード間の切替えが一方向にのみ行われることを特徴とする、請求項1に記載の計算機システムの動作モード切替方法。
- 前記外部で発生される信号によって、前記パフォーマンスモードから前記比較モードへの切替えのみが行われることを特徴とする、請求項1に記載の計算機システムの動作モード切替方法。
- 前記外部で発生される信号によって、前記比較モードから前記パフォーマンスモードへの切替えのみが行われることを特徴とする、請求項1に記載の計算機システムの動作モード切替方法。
- 前記信号は、中断処理のトリガーを表すことを特徴とする、請求項1に記載の計算機システムの動作モード切替方法。
- 前記識別子は、特にパルス幅変調された前記信号の予め定められた時間的変化に対応することを特徴とする、請求項2に記載の計算機システムの動作モード切替方法。
- 前記識別子は、予め定められた周波数に対応することを特徴とする、請求項2に記載の計算機システムの動作モード切替方法。
- 前記識別子は、デジタル信号の予め定められたビット列に対応することを特徴とする、請求項2に記載の計算機システムの動作モード切替方法。
- 前記識別子は、通信システムのメッセージの予め定められた通知IDに対応することを特徴とする、請求項2に記載の計算機システムの動作モード切替方法。
- 前記切替えは、前記計算機システムの外部で発生される少なくとも1つの信号と、前記計算機システムの内部で発生される少なくとも1つの情報との組合せによって作動されることを特徴とする、請求項1に記載の計算機システムの動作モード切替方法。
- 前記切替えは、前記外部で発生される少なくとも1つの信号と、前記計算機システムの内部で発生される少なくとも1つの情報とが同時に存在する場合にのみ行われることを特徴とする、請求項13に記載の計算機システムの動作モード切替方法。
- 切替えるための時間的に制限された許可が、前記外部で発生される少なくとも1つの信号に従って行われ、かつ、前記制限された許可時間内に、前記切替えを行うための少なくとも1つの前記計算機システムの内部の情報又は前記計算機システムの内部の事象が存在する場合にのみ、前記切替えが行われることを特徴とする、請求項13に記載の計算機システムの動作モード切替方法。
- 少なくとも2つの処理ユニットを有する計算機システムにおいて、比較モードである第1の動作モードと、パフォーマンスモードである第2の動作モードとを含む少なくとも2つの動作モードの間で動作モードを切替えるように形成された比較手段が設けられた計算機システムの動作モード切替装置において、
前記計算機システムの外部で発生された少なくとも1つの信号を受信する受信手段が設けられ、
前記切替えは、前記計算機システムの外部で発生された信号によって作動されることを特徴とする、計算機システムの動作モード切替装置。 - 前記外部で発生される少なくとも1つの信号を受信するための前記受信手段は、インターラプトコントローラであることを特徴とする、請求項16に記載の計算機システムの動作モード切替装置。
- 前記計算機システムの外部で発生される少なくとも1つの信号を受信する受信手段が設けられ、
前記外部から受信した信号又はその識別子を、内部で発生された信号と組合せる手段が設けられ、
前記切替えは、前記計算機システムの外部で発生される少なくとも1つの信号と、前記計算機システムの内部で発生される少なくとも1つの情報の組合せによって作動されることを特徴とする、請求項16に記載の計算機システムの動作モード切替装置。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200410051952 DE102004051952A1 (de) | 2004-10-25 | 2004-10-25 | Verfahren zur Datenverteilung und Datenverteilungseinheit in einem Mehrprozessorsystem |
DE200410051950 DE102004051950A1 (de) | 2004-10-25 | 2004-10-25 | Verfahren und Vorrichtung zur Taktumschaltung bei einem Mehrprozessorsystem |
DE200410051992 DE102004051992A1 (de) | 2004-10-25 | 2004-10-25 | Verfahren und Vorrichtung zur Verzögerung von Zugriffen auf Daten und/oder Befehle eines Mehrprozessorsystems |
DE200410051964 DE102004051964A1 (de) | 2004-10-25 | 2004-10-25 | Verfahren und Vorrichtung zur Überwachung einer Speichereinheit in einem Mehrprozessorsystem |
DE200410051937 DE102004051937A1 (de) | 2004-10-25 | 2004-10-25 | Verfahren und Vorrichtung zur Synchronisierung in einem Mehrprozessorsystem |
DE102005037213A DE102005037213A1 (de) | 2004-10-25 | 2005-08-08 | Verfahren und Vorrichtung zur Umschaltung zwischen Betriebsmodi eines Multiprozessorsystems durch wenigstens ein externes Signal |
PCT/EP2005/055509 WO2006045782A2 (de) | 2004-10-25 | 2005-10-25 | Verfahren und vorrichtung zur umschaltung zwischen betriebsmodi eines multiprozessorsystems durch wenigstens ein externes signal |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008518302A true JP2008518302A (ja) | 2008-05-29 |
Family
ID=35892251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007537294A Pending JP2008518302A (ja) | 2004-10-25 | 2005-10-25 | 外部で発生される少なくとも1つの信号によりマルチプロセッサシステムの動作モードを切替える方法及び装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20080270747A1 (ja) |
EP (1) | EP1817662B1 (ja) |
JP (1) | JP2008518302A (ja) |
KR (1) | KR20070083776A (ja) |
AT (1) | ATE438138T1 (ja) |
DE (2) | DE102005037213A1 (ja) |
RU (1) | RU2007119321A (ja) |
WO (1) | WO2006045782A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015184953A (ja) * | 2014-03-25 | 2015-10-22 | 株式会社日立製作所 | フェールセーフ制御装置及びフェールセーフ制御方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006048169A1 (de) | 2006-10-10 | 2008-04-17 | Robert Bosch Gmbh | Verfahren zur Überwachung einer Funktionsfähigkeit einer Steuerung |
DE102008001806A1 (de) * | 2008-05-15 | 2009-11-19 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Fehlerüberwachung eines Rechnersystems |
JP5796311B2 (ja) | 2011-03-15 | 2015-10-21 | オムロン株式会社 | 制御装置およびシステムプログラム |
DE102012200997A1 (de) * | 2011-08-29 | 2013-02-28 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Prüfung der korrekten Funktion einer seriellen Datenübertragung |
CN112667450B (zh) * | 2021-01-07 | 2022-05-06 | 浙江大学 | 一种可动态配置的多核处理器容错系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0973436A (ja) * | 1995-09-05 | 1997-03-18 | Mitsubishi Electric Corp | 多重化計算機における動作モード切替方式 |
JP2000076089A (ja) * | 1998-09-01 | 2000-03-14 | Hitachi Ltd | 多重系処理装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6272616B1 (en) * | 1998-06-17 | 2001-08-07 | Agere Systems Guardian Corp. | Method and apparatus for executing multiple instruction streams in a digital processor with multiple data paths |
US6615366B1 (en) * | 1999-12-21 | 2003-09-02 | Intel Corporation | Microprocessor with dual execution core operable in high reliability mode |
US7051329B1 (en) * | 1999-12-28 | 2006-05-23 | Intel Corporation | Method and apparatus for managing resources in a multithreaded processor |
US7055060B2 (en) * | 2002-12-19 | 2006-05-30 | Intel Corporation | On-die mechanism for high-reliability processor |
US20070277023A1 (en) * | 2003-06-24 | 2007-11-29 | Reinhard Weiberle | Method For Switching Over Between At Least Two Operating Modes Of A Processor Unit, As Well Corresponding Processor Unit |
-
2005
- 2005-08-08 DE DE102005037213A patent/DE102005037213A1/de not_active Withdrawn
- 2005-10-25 AT AT05808034T patent/ATE438138T1/de not_active IP Right Cessation
- 2005-10-25 KR KR1020077009266A patent/KR20070083776A/ko not_active Application Discontinuation
- 2005-10-25 EP EP05808034A patent/EP1817662B1/de not_active Not-in-force
- 2005-10-25 DE DE502005007806T patent/DE502005007806D1/de active Active
- 2005-10-25 JP JP2007537294A patent/JP2008518302A/ja active Pending
- 2005-10-25 US US11/666,325 patent/US20080270747A1/en not_active Abandoned
- 2005-10-25 RU RU2007119321/09A patent/RU2007119321A/ru not_active Application Discontinuation
- 2005-10-25 WO PCT/EP2005/055509 patent/WO2006045782A2/de active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0973436A (ja) * | 1995-09-05 | 1997-03-18 | Mitsubishi Electric Corp | 多重化計算機における動作モード切替方式 |
JP2000076089A (ja) * | 1998-09-01 | 2000-03-14 | Hitachi Ltd | 多重系処理装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015184953A (ja) * | 2014-03-25 | 2015-10-22 | 株式会社日立製作所 | フェールセーフ制御装置及びフェールセーフ制御方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1817662B1 (de) | 2009-07-29 |
DE502005007806D1 (de) | 2009-09-10 |
EP1817662A2 (de) | 2007-08-15 |
RU2007119321A (ru) | 2008-12-10 |
DE102005037213A1 (de) | 2007-02-15 |
WO2006045782A3 (de) | 2007-01-04 |
US20080270747A1 (en) | 2008-10-30 |
WO2006045782A2 (de) | 2006-05-04 |
KR20070083776A (ko) | 2007-08-24 |
ATE438138T1 (de) | 2009-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7669079B2 (en) | Method and device for switching over in a computer system having at least two execution units | |
US8090983B2 (en) | Method and device for performing switchover operations in a computer system having at least two execution units | |
KR101326316B1 (ko) | 내연 기관의 엔진 제어 장치의 기능을 모니터링하기 위한 방법 및 장치 | |
US20090044048A1 (en) | Method and device for generating a signal in a computer system having a plurality of components | |
US20070255875A1 (en) | Method and Device for Switching Over in a Computer System Having at Least Two Execution Units | |
JP3229070B2 (ja) | 多数決回路及び制御ユニット及び多数決用半導体集積回路 | |
US20090119540A1 (en) | Device and method for performing switchover operations in a computer system having at least two execution units | |
JP2008518302A (ja) | 外部で発生される少なくとも1つの信号によりマルチプロセッサシステムの動作モードを切替える方法及び装置 | |
JP2010113388A (ja) | 処理結果を照合する比較器を有するマルチコアマイコン | |
US20080263340A1 (en) | Method and Device for Analyzing a Signal from a Computer System Having at Least Two Execution Units | |
US20090125749A1 (en) | Method and device for controlling a computer system | |
JP2009505186A (ja) | コンピュータシステムの機能監視方法および機能監視装置 | |
RU2411570C2 (ru) | Способ и устройство для сравнения данных в вычислительной системе, включающей в себя по меньшей мере два исполнительных блока | |
US20080288758A1 (en) | Method and Device for Switching Over in a Computer System Having at Least Two Execution Units | |
JP5341928B2 (ja) | 時間的に分離した冗長プロセッサの実行を使用しての周辺機器への読み書き | |
US20090217107A1 (en) | Method and Device for Data Processing | |
US20080313384A1 (en) | Method and Device for Separating the Processing of Program Code in a Computer System Having at Least Two Execution Units | |
US9128838B2 (en) | System and method of high integrity DMA operation | |
JP2008097611A (ja) | 有効な信号を生成する方法及びシステム | |
CN100561424C (zh) | 利用至少一个外部信号实现多处理器系统的工作模式之间转换的方法和装置 | |
US20100011183A1 (en) | Method and device for establishing an initial state for a computer system having at least two execution units by marking registers | |
US20100295571A1 (en) | Device and Method for Configuring a Semiconductor Circuit | |
JP2009506408A (ja) | 複数の実行ユニットを有する計算機システム内のプロセスを分析する方法および装置 | |
Weiherer et al. | Software-Based Triple Modular Redundancy with Fault-Tolerant Replicated Voters | |
JP2007058467A (ja) | レジスタ監視回路、デバイス及びレジスタ監視方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100511 |