JPH0778731B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0778731B2 JPH0778731B2 JP5076360A JP7636093A JPH0778731B2 JP H0778731 B2 JPH0778731 B2 JP H0778731B2 JP 5076360 A JP5076360 A JP 5076360A JP 7636093 A JP7636093 A JP 7636093A JP H0778731 B2 JPH0778731 B2 JP H0778731B2
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- read
- memory
- random access
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置に関し、特
にＲＯＭからＲＡＭにファームウェアロードを行い、運
用時にＲＡＭから読出したファームウェアの内容にした
がって制御を行う情報処理装置に関する。
にＲＯＭからＲＡＭにファームウェアロードを行い、運
用時にＲＡＭから読出したファームウェアの内容にした
がって制御を行う情報処理装置に関する。
【０００２】
【従来の技術】従来、この種の情報処理装置において
は、ファームウェアの内容にしたがって制御を行う演算
処理部によってＲＯＭからＲＡＭへのファームウェアロ
ードが行われている。
は、ファームウェアの内容にしたがって制御を行う演算
処理部によってＲＯＭからＲＡＭへのファームウェアロ
ードが行われている。
【０００３】このファームウェアロードの終了後、情報
処理装置が運用されている最中にＲＡＭにロードされた
ファームウェアのパリティチェックが行われる。このパ
リティチェックによってＲＡＭに書込まれたファームウ
ェア、及びファームウェアを格納するＲＡＭやＲＯＭの
異常を検出している。
処理装置が運用されている最中にＲＡＭにロードされた
ファームウェアのパリティチェックが行われる。このパ
リティチェックによってＲＡＭに書込まれたファームウ
ェア、及びファームウェアを格納するＲＡＭやＲＯＭの
異常を検出している。
【０００４】
【発明が解決しようとする課題】上述した従来の情報処
理装置では、ファームウェアを格納するＲＡＭやＲＯ
Ｍ、及びそのときにファームウェアが通るデータ線や入
出力ドライバの固定故障の検出を装置の運用中に行って
いる。したがって、これらの固定故障が検出されると、
その固定障害を直すために、装置が運用されている途中
で運用停止状態としなければならない。
理装置では、ファームウェアを格納するＲＡＭやＲＯ
Ｍ、及びそのときにファームウェアが通るデータ線や入
出力ドライバの固定故障の検出を装置の運用中に行って
いる。したがって、これらの固定故障が検出されると、
その固定障害を直すために、装置が運用されている途中
で運用停止状態としなければならない。
【０００５】そこで、本発明の目的は上記問題点を解消
し、ファームウェアロード時の障害を通常の装置運用前
に検出することができ、信頼性を向上させることができ
る情報処理装置を提供することにある。
し、ファームウェアロード時の障害を通常の装置運用前
に検出することができ、信頼性を向上させることができ
る情報処理装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明による情報処理装
置は、ファームウェアを格納するリードオンリメモリ
と、前記ファームウェアを記憶するランダムアクセスメ
モリと、前記リードオンリメモリから読出された前記フ
ァームウェアを一時保持する保持手段と、前記リードオ
ンリメモリから読出されて前記ランダムアクセスメモリ
に書込まれた直後に読出されたデータと前記保持手段の
保持内容とを基に前記ファームウェアの正常性を判定す
る判定手段と、前記判定手段の判定結果を保持する手段
と、前記ランダムアクセスメモリを構成する第１及び第
２のランダムアクセスメモリと、前記保持手段を構成す
る第１及び第２の保持手段とを備え、第１及び第２の部
分からなるファームウェアを前記リードオンリメモリの
連続するアドレスに格納し、これら第１及び第２の部分
各々を前記リードオンリメモリの連続するアドレスから
順次読出して前記第１及び第２のランダムアクセスメモ
リ各々の同一アドレスに記憶するとともに、前記第１及
び第２のランダムアクセスメモリ各々の同一アドレスか
ら読出された前記第１及び第２の部分と前記第１及び第
２の保持手段各々の保持内容とを基に前記ファームウェ
アの正常性を前記判定手段で判定するようにしている。
本発明による他の情報処理装置は、ファームウェアを格
納するリードオンリメモリと、前記ファームウェアを記
憶するランダムアクセスメモリと、前記リードオンリメ
モリから読出された前記ファームウェアを一時保持する
保持手段と、前記リードオンリメモリから読出されて前
記ランダムアクセスメモリに書込まれた直後に読出され
たデータと前記保持手段の保持内容とを基に前記ファー
ムウェアの正常性を判定する判定手段と、前記判定手段
の判定結果を保持する手段と、障害が検出されたときに
該障害が検出されたときの前記ランダムアクセスメモリ
のアドレスを保持する手段と、前記ランダムアクセスメ
モリを構成する第１及び第２のランダムアクセスメモリ
と、前記保持手段を構成する第１及び第２の保持手段と
を備え、第１及び第２の部分からなるファームウェアを
前記リードオンリメモリの連続するアドレスに格納し、
これら第１及び第２の部分各々を前記リードオンリメモ
リの連続するアドレスから順次読出して前記第１及び第
２のランダム アクセスメモリ各々の同一アドレスに記憶
するとともに、前記第１及び第２のランダムアクセスメ
モリ各々の同一アドレスから読出された前記第１及び第
２の部分と前記第１及び第２の保持手段各々の保持内容
とを基に前記ファームウェアの正常性を前記判定手段で
判定するようにしている。
置は、ファームウェアを格納するリードオンリメモリ
と、前記ファームウェアを記憶するランダムアクセスメ
モリと、前記リードオンリメモリから読出された前記フ
ァームウェアを一時保持する保持手段と、前記リードオ
ンリメモリから読出されて前記ランダムアクセスメモリ
に書込まれた直後に読出されたデータと前記保持手段の
保持内容とを基に前記ファームウェアの正常性を判定す
る判定手段と、前記判定手段の判定結果を保持する手段
と、前記ランダムアクセスメモリを構成する第１及び第
２のランダムアクセスメモリと、前記保持手段を構成す
る第１及び第２の保持手段とを備え、第１及び第２の部
分からなるファームウェアを前記リードオンリメモリの
連続するアドレスに格納し、これら第１及び第２の部分
各々を前記リードオンリメモリの連続するアドレスから
順次読出して前記第１及び第２のランダムアクセスメモ
リ各々の同一アドレスに記憶するとともに、前記第１及
び第２のランダムアクセスメモリ各々の同一アドレスか
ら読出された前記第１及び第２の部分と前記第１及び第
２の保持手段各々の保持内容とを基に前記ファームウェ
アの正常性を前記判定手段で判定するようにしている。
本発明による他の情報処理装置は、ファームウェアを格
納するリードオンリメモリと、前記ファームウェアを記
憶するランダムアクセスメモリと、前記リードオンリメ
モリから読出された前記ファームウェアを一時保持する
保持手段と、前記リードオンリメモリから読出されて前
記ランダムアクセスメモリに書込まれた直後に読出され
たデータと前記保持手段の保持内容とを基に前記ファー
ムウェアの正常性を判定する判定手段と、前記判定手段
の判定結果を保持する手段と、障害が検出されたときに
該障害が検出されたときの前記ランダムアクセスメモリ
のアドレスを保持する手段と、前記ランダムアクセスメ
モリを構成する第１及び第２のランダムアクセスメモリ
と、前記保持手段を構成する第１及び第２の保持手段と
を備え、第１及び第２の部分からなるファームウェアを
前記リードオンリメモリの連続するアドレスに格納し、
これら第１及び第２の部分各々を前記リードオンリメモ
リの連続するアドレスから順次読出して前記第１及び第
２のランダム アクセスメモリ各々の同一アドレスに記憶
するとともに、前記第１及び第２のランダムアクセスメ
モリ各々の同一アドレスから読出された前記第１及び第
２の部分と前記第１及び第２の保持手段各々の保持内容
とを基に前記ファームウェアの正常性を前記判定手段で
判定するようにしている。
【０００７】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００８】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、演算処理部１は立上げ時に
ＲＯＭ２からＲＡＭ３，４へのファームウェアのロード
を制御し、運用時にＲＡＭ３，４から読出したファーム
ウェアの内容にしたがって情報処理装置の制御を行う。
ック図である。図において、演算処理部１は立上げ時に
ＲＯＭ２からＲＡＭ３，４へのファームウェアのロード
を制御し、運用時にＲＡＭ３，４から読出したファーム
ウェアの内容にしたがって情報処理装置の制御を行う。
【０００９】ＲＯＭ２にはファームウェア及びそのパリ
ティが格納されており、これらファームウェア及びその
パリティがＲＡＭ３，４にロードされる。ＲＡＭ３，４
はＲＯＭ２に比較してファームウェアをリードする時間
が短くなっている。
ティが格納されており、これらファームウェア及びその
パリティがＲＡＭ３，４にロードされる。ＲＡＭ３，４
はＲＯＭ２に比較してファームウェアをリードする時間
が短くなっている。
【００１０】ファームウェアは合計１６ビット（２進
数）で、そのパリティは２ビット（２進数）である。ま
た、ファームウェアの８ビットとパリティの１ビットと
が夫々対応しており、それらの“１”の数の合計が偶数
になるようになっている。
数）で、そのパリティは２ビット（２進数）である。ま
た、ファームウェアの８ビットとパリティの１ビットと
が夫々対応しており、それらの“１”の数の合計が偶数
になるようになっている。
【００１１】したがって、本実施例ではファームウェア
の８ビットとパリティの１ビットとの組合わせが２組あ
り、これらの組合わせを夫々上位ファームウェアフィー
ルド及び下位ファームウェアフィールドとする。
の８ビットとパリティの１ビットとの組合わせが２組あ
り、これらの組合わせを夫々上位ファームウェアフィー
ルド及び下位ファームウェアフィールドとする。
【００１２】ＲＯＭ２のアドレスは０番地から８１９１
番地（１０進数）であり、データ幅は９ビット（２進
数）である。また、ＲＯＭ２においてはアドレス０番地
に上位ファームウェアフィールドが格納されると、アド
レス１番地に下位ファームウェアフィールドが格納され
るというように、上位ファームウェアフィールドと下位
ファームウェアフィールドとが交互に０番地から８１９
１番地まで格納されている。
番地（１０進数）であり、データ幅は９ビット（２進
数）である。また、ＲＯＭ２においてはアドレス０番地
に上位ファームウェアフィールドが格納されると、アド
レス１番地に下位ファームウェアフィールドが格納され
るというように、上位ファームウェアフィールドと下位
ファームウェアフィールドとが交互に０番地から８１９
１番地まで格納されている。
【００１３】ＲＡＭ３，４のアドレスは０番地から４０
９５番地（１０進数）であり、データ幅は９ビット（２
進数）である。また、ＲＡＭ３のアドレス０番地にはＲ
ＯＭ２のアドレス０番地の上位ファームウェアフィール
ドが格納され、ＲＡＭ４のアドレス０番地にはＲＯＭ２
のアドレス１番地の下位ファームウェアフィールドが格
納される。
９５番地（１０進数）であり、データ幅は９ビット（２
進数）である。また、ＲＡＭ３のアドレス０番地にはＲ
ＯＭ２のアドレス０番地の上位ファームウェアフィール
ドが格納され、ＲＡＭ４のアドレス０番地にはＲＯＭ２
のアドレス１番地の下位ファームウェアフィールドが格
納される。
【００１４】上記の如く、ＲＡＭ３，４各々の同一アド
レスには夫々、ＲＯＭ２に交互に格納されている上位フ
ァームウェアフィールド及び下位ファームウェアフィー
ルドが格納されるようになっている。
レスには夫々、ＲＯＭ２に交互に格納されている上位フ
ァームウェアフィールド及び下位ファームウェアフィー
ルドが格納されるようになっている。
【００１５】演算処理部１のＲＯＭアドレスレジスタ１
０は格納しているＲＯＭ２へのアドレスを０から８１９
１（１０進数）まで順次１ずつインクリメントする。Ｒ
ＯＭアドレスレジスタ１０に格納されている値はＲＯＭ
アドレス線１０１を介してＲＯＭ２に伝えられる。
０は格納しているＲＯＭ２へのアドレスを０から８１９
１（１０進数）まで順次１ずつインクリメントする。Ｒ
ＯＭアドレスレジスタ１０に格納されている値はＲＯＭ
アドレス線１０１を介してＲＯＭ２に伝えられる。
【００１６】ＲＯＭアドレス線１０１上のアドレスによ
ってＲＯＭ２からリードされたファームウェアはＲＯＭ
データ線１０２を介してファームウェア保持レジスタ１
１，１２に伝えられる。ここで、ファームウェア保持レ
ジスタ１１にはＲＯＭ２からリードされた上位ファーム
ウェアフィールドが保持され、ファームウェア保持レジ
スタ１２にはＲＯＭ２からリードされた下位ファームウ
ェアフィールドが保持される。
ってＲＯＭ２からリードされたファームウェアはＲＯＭ
データ線１０２を介してファームウェア保持レジスタ１
１，１２に伝えられる。ここで、ファームウェア保持レ
ジスタ１１にはＲＯＭ２からリードされた上位ファーム
ウェアフィールドが保持され、ファームウェア保持レジ
スタ１２にはＲＯＭ２からリードされた下位ファームウ
ェアフィールドが保持される。
【００１７】ＲＡＭアドレスレジスタ１３は格納してい
るＲＡＭ３，４へのアドレスを０から４０９５（１０進
数）まで順次１ずつインクリメントする。ＲＡＭアドレ
スレジスタ１３に格納されている値はＲＡＭアドレス線
１０３を介してＲＡＭ３，４に夫々伝えられる。
るＲＡＭ３，４へのアドレスを０から４０９５（１０進
数）まで順次１ずつインクリメントする。ＲＡＭアドレ
スレジスタ１３に格納されている値はＲＡＭアドレス線
１０３を介してＲＡＭ３，４に夫々伝えられる。
【００１８】ファームウェア保持レジスタ１１に保持さ
れた上位ファームウェアフィールドはＲＡＭライトデー
タ線１０４を介してＲＡＭ３及びファームウェア比較部
１４に伝えられる。
れた上位ファームウェアフィールドはＲＡＭライトデー
タ線１０４を介してＲＡＭ３及びファームウェア比較部
１４に伝えられる。
【００１９】この場合、ＲＡＭ３はＲＡＭライトイネー
ブルレジスタ１９からＲＡＭライトイネーブル線１０８
を介してライト指示が入力されると、ファームウェア保
持レジスタ１１からの上位ファームウェアフィールドを
ＲＡＭアドレス線１０３上のアドレスに記憶する。
ブルレジスタ１９からＲＡＭライトイネーブル線１０８
を介してライト指示が入力されると、ファームウェア保
持レジスタ１１からの上位ファームウェアフィールドを
ＲＡＭアドレス線１０３上のアドレスに記憶する。
【００２０】ファームウェア保持レジスタ１２に保持さ
れた下位ファームウェアフィールドはＲＡＭライトデー
タ線１０６を介してＲＡＭ４及びファームウェア比較部
１５に伝えられる。
れた下位ファームウェアフィールドはＲＡＭライトデー
タ線１０６を介してＲＡＭ４及びファームウェア比較部
１５に伝えられる。
【００２１】この場合、ＲＡＭ４はＲＡＭライトイネー
ブルレジスタ１９からＲＡＭライトイネーブル線１０８
を介してライト指示が入力されると、ファームウェア保
持レジスタ１２からの下位ファームウェアフィールドを
ＲＡＭアドレス線１０３上のアドレスに記憶する。
ブルレジスタ１９からＲＡＭライトイネーブル線１０８
を介してライト指示が入力されると、ファームウェア保
持レジスタ１２からの下位ファームウェアフィールドを
ＲＡＭアドレス線１０３上のアドレスに記憶する。
【００２２】一方、ＲＡＭアウトプットイネーブルレジ
スタ２０からＲＡＭアウトプットイネーブル線１０９を
介してＲＡＭ３に出力指示が入力されると、ＲＡＭアド
レス線１０３上のアドレスによってＲＡＭ３からリード
された上位ファームウェアフィールドがＲＡＭリードデ
ータ線１０５を介してファームウェア比較部１４及びパ
リティチェック部１６に伝えられる。
スタ２０からＲＡＭアウトプットイネーブル線１０９を
介してＲＡＭ３に出力指示が入力されると、ＲＡＭアド
レス線１０３上のアドレスによってＲＡＭ３からリード
された上位ファームウェアフィールドがＲＡＭリードデ
ータ線１０５を介してファームウェア比較部１４及びパ
リティチェック部１６に伝えられる。
【００２３】また、ＲＡＭアウトプットイネーブルレジ
スタ２０からＲＡＭアウトプットイネーブル線１０９を
介してＲＡＭ４に出力指示が入力されると、ＲＡＭアド
レス線１０３上のアドレスによってＲＡＭ４からリード
された下位ファームウェアフィールドがＲＡＭリードデ
ータ線１０７を介してファームウェア比較部１５及びパ
リティチェック部１７に伝えられる。
スタ２０からＲＡＭアウトプットイネーブル線１０９を
介してＲＡＭ４に出力指示が入力されると、ＲＡＭアド
レス線１０３上のアドレスによってＲＡＭ４からリード
された下位ファームウェアフィールドがＲＡＭリードデ
ータ線１０７を介してファームウェア比較部１５及びパ
リティチェック部１７に伝えられる。
【００２４】ファームウェア比較部１４はファームウェ
ア保持レジスタ１１からの上位ファームウェアフィール
ドとＲＡＭ３からの上位ファームウェアフィールドとを
比較し、その比較結果を比較結果保持レジスタ２１に出
力する。
ア保持レジスタ１１からの上位ファームウェアフィール
ドとＲＡＭ３からの上位ファームウェアフィールドとを
比較し、その比較結果を比較結果保持レジスタ２１に出
力する。
【００２５】すなわち、ファームウェア比較部１４はフ
ァームウェア保持レジスタ１１からの上位ファームウェ
アフィールドとＲＡＭ３からの上位ファームウェアフィ
ールドとが一致すれば“０”を出力し、それらが不一致
ならば“１”を出力する。
ァームウェア保持レジスタ１１からの上位ファームウェ
アフィールドとＲＡＭ３からの上位ファームウェアフィ
ールドとが一致すれば“０”を出力し、それらが不一致
ならば“１”を出力する。
【００２６】ファームウェア比較部１５はファームウェ
ア保持レジスタ１２からの下位ファームウェアフィール
ドとＲＡＭ４からの下位ファームウェアフィールドとを
比較し、その比較結果を比較結果保持レジスタ２１に出
力する。
ア保持レジスタ１２からの下位ファームウェアフィール
ドとＲＡＭ４からの下位ファームウェアフィールドとを
比較し、その比較結果を比較結果保持レジスタ２１に出
力する。
【００２７】すなわち、ファームウェア比較部１５はフ
ァームウェア保持レジスタ１２からの下位ファームウェ
アフィールドとＲＡＭ４からの下位ファームウェアフィ
ールドとが一致すれば“０”を出力し、それらが不一致
ならば“１”を出力する。
ァームウェア保持レジスタ１２からの下位ファームウェ
アフィールドとＲＡＭ４からの下位ファームウェアフィ
ールドとが一致すれば“０”を出力し、それらが不一致
ならば“１”を出力する。
【００２８】比較結果保持レジスタ２１は２ビット（２
進数）からなり、ファームウェア比較部１４，１５各々
の比較結果を格納する。比較結果保持レジスタ２１の０
ビット目にはファームウェア比較部１４が接続され、上
位ファームウェアフィールドの比較結果が格納される。
また、比較結果保持レジスタ２１の１ビット目にはファ
ームウェア比較部１５が接続され、下位ファームウェア
フィールドの比較結果が格納される。
進数）からなり、ファームウェア比較部１４，１５各々
の比較結果を格納する。比較結果保持レジスタ２１の０
ビット目にはファームウェア比較部１４が接続され、上
位ファームウェアフィールドの比較結果が格納される。
また、比較結果保持レジスタ２１の１ビット目にはファ
ームウェア比較部１５が接続され、下位ファームウェア
フィールドの比較結果が格納される。
【００２９】パリティチェック部１６はＲＡＭ３からの
上位ファームウェアフィールド内のファームウェアに対
してそのパリティを基にパリティチェックを行い、その
結果をパリティチェック結果保持レジスタ２２に出力す
る。
上位ファームウェアフィールド内のファームウェアに対
してそのパリティを基にパリティチェックを行い、その
結果をパリティチェック結果保持レジスタ２２に出力す
る。
【００３０】すなわち、パリティチェック部１６はＲＡ
Ｍ３からの上位ファームウェアフィールドの“１”の数
が偶数であればエラーを検出しないので、“０”を出力
する。また、パリティチェック部１６はＲＡＭ３からの
上位ファームウェアフィールドの“１”の数が奇数であ
ればエラーを検出するので、“１”を出力する。
Ｍ３からの上位ファームウェアフィールドの“１”の数
が偶数であればエラーを検出しないので、“０”を出力
する。また、パリティチェック部１６はＲＡＭ３からの
上位ファームウェアフィールドの“１”の数が奇数であ
ればエラーを検出するので、“１”を出力する。
【００３１】パリティチェック部１７はＲＡＭ４からの
下位ファームウェアフィールド内のファームウェアに対
してそのパリティを基にパリティチェックを行い、その
結果をパリティチェック結果保持レジスタ２２に出力す
る。
下位ファームウェアフィールド内のファームウェアに対
してそのパリティを基にパリティチェックを行い、その
結果をパリティチェック結果保持レジスタ２２に出力す
る。
【００３２】すなわち、パリティチェック部１７はＲＡ
Ｍ４からの下位ファームウェアフィールドの“１”の数
が偶数であればエラーを検出しないので、“０”を出力
する。また、パリティチェック部１７はＲＡＭ４からの
下位ファームウェアフィールドの“１”の数が奇数であ
ればエラーを検出するので、“１”を出力する。
Ｍ４からの下位ファームウェアフィールドの“１”の数
が偶数であればエラーを検出しないので、“０”を出力
する。また、パリティチェック部１７はＲＡＭ４からの
下位ファームウェアフィールドの“１”の数が奇数であ
ればエラーを検出するので、“１”を出力する。
【００３３】パリティチェック結果保持レジスタ２２は
２ビット（２進数）からなり、パリティチェック部１
６，１７各々のパリティチェックの結果を格納する。パ
リティチェック結果保持レジスタ２２の０ビット目には
パリティチェック部１６が接続され、上位ファームウェ
アフィールドのパリティチェックの結果が格納される。
また、パリティチェック結果保持レジスタ２２の１ビッ
ト目にはパリティチェック部１７が接続され、下位ファ
ームウェアフィールドのパリティチェックの結果が格納
される。
２ビット（２進数）からなり、パリティチェック部１
６，１７各々のパリティチェックの結果を格納する。パ
リティチェック結果保持レジスタ２２の０ビット目には
パリティチェック部１６が接続され、上位ファームウェ
アフィールドのパリティチェックの結果が格納される。
また、パリティチェック結果保持レジスタ２２の１ビッ
ト目にはパリティチェック部１７が接続され、下位ファ
ームウェアフィールドのパリティチェックの結果が格納
される。
【００３４】オアゲート２４は比較結果保持レジスタ２
１の０ビット目の内容とパリティチェック結果保持レジ
スタ２２の０ビット目の内容との論理和、つまりファー
ムウェア比較部１４の比較結果とパリティチェック部１
６のパリティチェックの結果との論理和をとり、その演
算結果をオアゲート２６及びエラーフィールド保持レジ
スタ２７の０ビット目に出力する。
１の０ビット目の内容とパリティチェック結果保持レジ
スタ２２の０ビット目の内容との論理和、つまりファー
ムウェア比較部１４の比較結果とパリティチェック部１
６のパリティチェックの結果との論理和をとり、その演
算結果をオアゲート２６及びエラーフィールド保持レジ
スタ２７の０ビット目に出力する。
【００３５】また、オアゲート２５は比較結果保持レジ
スタ２１の１ビット目の内容とパリティチェック結果保
持レジスタ２２の１ビット目の内容との論理和、つまり
ファームウェア比較部１５の比較結果とパリティチェッ
ク部１７のパリティチェックの結果との論理和をとり、
その演算結果をオアゲート２６及びエラーフィールド保
持レジスタ２７の１ビット目に出力する。
スタ２１の１ビット目の内容とパリティチェック結果保
持レジスタ２２の１ビット目の内容との論理和、つまり
ファームウェア比較部１５の比較結果とパリティチェッ
ク部１７のパリティチェックの結果との論理和をとり、
その演算結果をオアゲート２６及びエラーフィールド保
持レジスタ２７の１ビット目に出力する。
【００３６】エラーフィールド保持レジスタ２７は２ビ
ット（２進数）からなり、オアゲート２４，２５各々の
演算結果を格納する。エラーフィールド保持レジスタ２
７の０ビット目にはオアゲート２４が接続され、上位フ
ァームウェアフィールドの比較結果またはパリティチェ
ック結果のうちどちらかが“１”のときに“１”が格納
される。また、エラーフィールド保持レジスタ２７の１
ビット目にはオアゲート２５が接続され、下位ファーム
ウェアフィールドの比較結果またはパリティチェック結
果のうちどちらかが“１”のときに“１”が格納され
る。
ット（２進数）からなり、オアゲート２４，２５各々の
演算結果を格納する。エラーフィールド保持レジスタ２
７の０ビット目にはオアゲート２４が接続され、上位フ
ァームウェアフィールドの比較結果またはパリティチェ
ック結果のうちどちらかが“１”のときに“１”が格納
される。また、エラーフィールド保持レジスタ２７の１
ビット目にはオアゲート２５が接続され、下位ファーム
ウェアフィールドの比較結果またはパリティチェック結
果のうちどちらかが“１”のときに“１”が格納され
る。
【００３７】オアゲート２６はオアゲート２４，２５各
々の演算結果の論理和をとり、その演算結果をエラーア
ドレス保持レジスタ２３に出力する。エラーアドレス保
持レジスタ２３はオアゲート２６から論理“１”が出力
されるとき、ＲＡＭアドレスレジスタ１３からＲＡＭア
ドレス線１０３上に出力されているアドレスをエラーア
ドレスとして保持する。尚、エラーアドレス保持レジス
タ２３は一度アドレスを格納すると、情報処理装置が初
期化されるまで該アドレスを保持する。
々の演算結果の論理和をとり、その演算結果をエラーア
ドレス保持レジスタ２３に出力する。エラーアドレス保
持レジスタ２３はオアゲート２６から論理“１”が出力
されるとき、ＲＡＭアドレスレジスタ１３からＲＡＭア
ドレス線１０３上に出力されているアドレスをエラーア
ドレスとして保持する。尚、エラーアドレス保持レジス
タ２３は一度アドレスを格納すると、情報処理装置が初
期化されるまで該アドレスを保持する。
【００３８】よって、比較結果保持レジスタ２１の内容
と、パリティチェック結果保持レジスタ２２の内容と、
エラーアドレス保持レジスタ２３の内容と、エラーフィ
ールド保持レジスタ２７の内容とからエラーの発生とそ
のエラーがどこで発生したのかを知ることができる。
と、パリティチェック結果保持レジスタ２２の内容と、
エラーアドレス保持レジスタ２３の内容と、エラーフィ
ールド保持レジスタ２７の内容とからエラーの発生とそ
のエラーがどこで発生したのかを知ることができる。
【００３９】図２は本発明の一実施例の動作を示すタイ
ムチャートである。これら図１及び図２を用いて本発明
の一実施例の動作について説明する。
ムチャートである。これら図１及び図２を用いて本発明
の一実施例の動作について説明する。
【００４０】情報処理装置の立上げ時の最初のクロック
フェーズＴ1 では、ＲＯＭアドレスレジスタ１０がアド
レス「０」をＲＯＭ２に出力する。次のクロックフェー
ズＴ2 では、このアドレス「０」によってＲＯＭ２の０
番地からリードされた上位ファームウェアフィールドａ
1 がファームウェア保持レジスタ１１に格納される。
フェーズＴ1 では、ＲＯＭアドレスレジスタ１０がアド
レス「０」をＲＯＭ２に出力する。次のクロックフェー
ズＴ2 では、このアドレス「０」によってＲＯＭ２の０
番地からリードされた上位ファームウェアフィールドａ
1 がファームウェア保持レジスタ１１に格納される。
【００４１】クロックフェーズＴ3 では、ＲＯＭアドレ
スレジスタ１０がアドレス「１」をＲＯＭ２に出力し、
ＲＡＭアドレスレジスタ１３がアドレス「０」をＲＡＭ
３，４に出力する。次のクロックフェーズＴ4 では、こ
のアドレス「１」によってＲＯＭ２の１番地からリード
された下位ファームウェアフィールドｂ1 がファームウ
ェア保持レジスタ１２に格納される。
スレジスタ１０がアドレス「１」をＲＯＭ２に出力し、
ＲＡＭアドレスレジスタ１３がアドレス「０」をＲＡＭ
３，４に出力する。次のクロックフェーズＴ4 では、こ
のアドレス「１」によってＲＯＭ２の１番地からリード
された下位ファームウェアフィールドｂ1 がファームウ
ェア保持レジスタ１２に格納される。
【００４２】クロックフェーズＴ5 の前半１／４に、Ｒ
ＡＭライトイネーブルレジスタ１９からＲＡＭ３，４に
ライト指示が出力されると、ファームウェア保持レジス
タ１１に格納されているＲＯＭ２の０番地の上位ファー
ムウェアフィールドａ1 がＲＡＭ３に書込まれる。同時
に、ファームウェア保持レジスタ１２に格納されている
ＲＯＭ２の１番地の下位ファームウェアフィールドｂ1
がＲＡＭ４に書込まれる。
ＡＭライトイネーブルレジスタ１９からＲＡＭ３，４に
ライト指示が出力されると、ファームウェア保持レジス
タ１１に格納されているＲＯＭ２の０番地の上位ファー
ムウェアフィールドａ1 がＲＡＭ３に書込まれる。同時
に、ファームウェア保持レジスタ１２に格納されている
ＲＯＭ２の１番地の下位ファームウェアフィールドｂ1
がＲＡＭ４に書込まれる。
【００４３】クロックフェーズＴ5 の後半１／２に、Ｒ
ＡＭアウトプットイネーブルレジスタ２０からＲＡＭ
３，４に出力指示が出力されると、ＲＡＭ３，４に夫々
書込まれた直後の上位ファームウェアフィールドａ1 及
び下位ファームウェアフィールドｂ1 がＲＡＭ３，４か
らリードされる。
ＡＭアウトプットイネーブルレジスタ２０からＲＡＭ
３，４に出力指示が出力されると、ＲＡＭ３，４に夫々
書込まれた直後の上位ファームウェアフィールドａ1 及
び下位ファームウェアフィールドｂ1 がＲＡＭ３，４か
らリードされる。
【００４４】クロックフェーズＴ5 の後半１／２からク
ロックフェーズＴ6 までの間、つまりＲＡＭアウトプッ
トイネーブルレジスタ２０から出力指示が出力されてい
る間、これら上位ファームウェアフィールドａ1 及び下
位ファームウェアフィールドｂ1 はＲＡＭ３，４から出
力されたままとなる。
ロックフェーズＴ6 までの間、つまりＲＡＭアウトプッ
トイネーブルレジスタ２０から出力指示が出力されてい
る間、これら上位ファームウェアフィールドａ1 及び下
位ファームウェアフィールドｂ1 はＲＡＭ３，４から出
力されたままとなる。
【００４５】この間、ファームウェア比較部１４はファ
ームウェア保持レジスタ１１からの上位ファームウェア
フィールドａ1 とＲＡＭ３からの上位ファームウェアフ
ィールドａ1 とを比較し、それらが一致するので、比較
結果保持レジスタ２１の０ビット目に“０”を出力す
る。
ームウェア保持レジスタ１１からの上位ファームウェア
フィールドａ1 とＲＡＭ３からの上位ファームウェアフ
ィールドａ1 とを比較し、それらが一致するので、比較
結果保持レジスタ２１の０ビット目に“０”を出力す
る。
【００４６】同時に、ファームウェア比較部１５もファ
ームウェア保持レジスタ１２からの下位ファームウェア
フィールドｂ1 とＲＡＭ４からの下位ファームウェアフ
ィールドｂ1 とを比較し、それらが一致するので、比較
結果保持レジスタ２１の１ビット目に“０”を出力す
る。よって、比較結果保持レジスタ２１の出力は“０”
のままとなる。
ームウェア保持レジスタ１２からの下位ファームウェア
フィールドｂ1 とＲＡＭ４からの下位ファームウェアフ
ィールドｂ1 とを比較し、それらが一致するので、比較
結果保持レジスタ２１の１ビット目に“０”を出力す
る。よって、比較結果保持レジスタ２１の出力は“０”
のままとなる。
【００４７】一方、パリティチェック部１６はＲＡＭ３
からの上位ファームウェアフィールドのパリティチェッ
クを行い、その結果エラーを検出しないので、“０”を
パリティチェック結果保持レジスタ２２の０ビット目に
出力する。
からの上位ファームウェアフィールドのパリティチェッ
クを行い、その結果エラーを検出しないので、“０”を
パリティチェック結果保持レジスタ２２の０ビット目に
出力する。
【００４８】同時に、パリティチェック部１７もＲＡＭ
４からの下位ファームウェアフィールドのパリティチェ
ックを行い、その結果エラーを検出しないので、“０”
をパリティチェック結果保持レジスタ２２の１ビット目
に出力する。よって、パリティチェック結果保持レジス
タ２２の出力は“０”のままとなる。
４からの下位ファームウェアフィールドのパリティチェ
ックを行い、その結果エラーを検出しないので、“０”
をパリティチェック結果保持レジスタ２２の１ビット目
に出力する。よって、パリティチェック結果保持レジス
タ２２の出力は“０”のままとなる。
【００４９】したがって、ファームウェア比較部１４，
１５及びパリティチェック部１６，１７でエラーが検出
されないので、エラーアドレス保持レジスタ２３にエラ
ーアドレスが保持されることはない。また、エラーフィ
ールド保持レジスタ２７に上位ファームウェアフィール
ドまたは下位ファームウェアフィールドのどちらにエラ
ーが発生したかが保持されることもない。
１５及びパリティチェック部１６，１７でエラーが検出
されないので、エラーアドレス保持レジスタ２３にエラ
ーアドレスが保持されることはない。また、エラーフィ
ールド保持レジスタ２７に上位ファームウェアフィール
ドまたは下位ファームウェアフィールドのどちらにエラ
ーが発生したかが保持されることもない。
【００５０】次に、クロックフェーズＴ5 では、ＲＯＭ
アドレスレジスタ１０がアドレス「２」をＲＯＭ２に出
力する。次のクロックフェーズＴ6 では、このアドレス
「２」によってＲＯＭ２の２番地からリードされた上位
ファームウェアフィールドａ2 がファームウェア保持レ
ジスタ１１に格納される。
アドレスレジスタ１０がアドレス「２」をＲＯＭ２に出
力する。次のクロックフェーズＴ6 では、このアドレス
「２」によってＲＯＭ２の２番地からリードされた上位
ファームウェアフィールドａ2 がファームウェア保持レ
ジスタ１１に格納される。
【００５１】クロックフェーズＴ7 では、ＲＯＭアドレ
スレジスタ１０がアドレス「３」をＲＯＭ２に出力し、
ＲＡＭアドレスレジスタ１３がアドレス「１」をＲＡＭ
３，４に出力する。次のクロックフェーズＴ8 では、こ
のアドレス「３」によってＲＯＭ２の３番地からリード
された下位ファームウェアフィールドｂ2 がファームウ
ェア保持レジスタ１２に格納される。
スレジスタ１０がアドレス「３」をＲＯＭ２に出力し、
ＲＡＭアドレスレジスタ１３がアドレス「１」をＲＡＭ
３，４に出力する。次のクロックフェーズＴ8 では、こ
のアドレス「３」によってＲＯＭ２の３番地からリード
された下位ファームウェアフィールドｂ2 がファームウ
ェア保持レジスタ１２に格納される。
【００５２】クロックフェーズＴ9 の前半１／４に、Ｒ
ＡＭライトイネーブルレジスタ１９からＲＡＭ３，４に
ライト指示が出力されると、ファームウェア保持レジス
タ１１に格納されているＲＯＭ２の２番地の上位ファー
ムウェアフィールドａ2 がＲＡＭ３に書込まれる。同時
に、ファームウェア保持レジスタ１２に格納されている
ＲＯＭ２の３番地の下位ファームウェアフィールドｂ2
がＲＡＭ４に書込まれる。
ＡＭライトイネーブルレジスタ１９からＲＡＭ３，４に
ライト指示が出力されると、ファームウェア保持レジス
タ１１に格納されているＲＯＭ２の２番地の上位ファー
ムウェアフィールドａ2 がＲＡＭ３に書込まれる。同時
に、ファームウェア保持レジスタ１２に格納されている
ＲＯＭ２の３番地の下位ファームウェアフィールドｂ2
がＲＡＭ４に書込まれる。
【００５３】クロックフェーズＴ9 の後半１／２に、Ｒ
ＡＭアウトプットイネーブルレジスタ２０からＲＡＭ
３，４に出力指示が出力されると、ＲＡＭ３，４に夫々
書込まれた直後の上位ファームウェアフィールドａ2 及
び下位ファームウェアフィールドｂ2 がＲＡＭ３，４か
らリードされる。
ＡＭアウトプットイネーブルレジスタ２０からＲＡＭ
３，４に出力指示が出力されると、ＲＡＭ３，４に夫々
書込まれた直後の上位ファームウェアフィールドａ2 及
び下位ファームウェアフィールドｂ2 がＲＡＭ３，４か
らリードされる。
【００５４】クロックフェーズＴ9 の後半１／２からク
ロックフェーズＴ10までの間、つまりＲＡＭアウトプッ
トイネーブルレジスタ２０から出力指示が出力されてい
る間、これら上位ファームウェアフィールドａ2 及び下
位ファームウェアフィールドｂ2 はＲＡＭ３，４から出
力されたままとなる。
ロックフェーズＴ10までの間、つまりＲＡＭアウトプッ
トイネーブルレジスタ２０から出力指示が出力されてい
る間、これら上位ファームウェアフィールドａ2 及び下
位ファームウェアフィールドｂ2 はＲＡＭ３，４から出
力されたままとなる。
【００５５】この間、ファームウェア比較部１４はファ
ームウェア保持レジスタ１１からの上位ファームウェア
フィールドａ2 とＲＡＭ３からの上位ファームウェアフ
ィールドａ2 とを比較し、それらが一致するので、比較
結果保持レジスタ２１の０ビット目に“０”を出力す
る。
ームウェア保持レジスタ１１からの上位ファームウェア
フィールドａ2 とＲＡＭ３からの上位ファームウェアフ
ィールドａ2 とを比較し、それらが一致するので、比較
結果保持レジスタ２１の０ビット目に“０”を出力す
る。
【００５６】ここで、ＲＡＭ４に書込まれた直後に読出
されたデータが下位ファームウェアフィールドｂ2 では
なく、下位ファームウェアフィールドｂ0 であった場
合、ファームウェア比較部１５の比較結果が不一致とな
るので、比較結果保持レジスタ２１の１ビット目には
“１”が出力される。よって、比較結果保持レジスタ２
１の１ビット目の出力は“１”となる。
されたデータが下位ファームウェアフィールドｂ2 では
なく、下位ファームウェアフィールドｂ0 であった場
合、ファームウェア比較部１５の比較結果が不一致とな
るので、比較結果保持レジスタ２１の１ビット目には
“１”が出力される。よって、比較結果保持レジスタ２
１の１ビット目の出力は“１”となる。
【００５７】また、パリティチェック部１６はＲＡＭ３
からの上位ファームウェアフィールドのパリティチェッ
クを行い、その結果エラーを検出しないので、“０”を
パリティチェック結果保持レジスタ２２の０ビット目に
出力する。
からの上位ファームウェアフィールドのパリティチェッ
クを行い、その結果エラーを検出しないので、“０”を
パリティチェック結果保持レジスタ２２の０ビット目に
出力する。
【００５８】しかしながら、パリティチェック部１７で
はＲＡＭ４からの下位ファームウェアフィールドｂ0 の
パリティチェックでエラーが検出されるので、“１”が
パリティチェック結果保持レジスタ２２の１ビット目に
出力される。よって、パリティチェック結果保持レジス
タ２２の１ビット目の出力は“１”となる。
はＲＡＭ４からの下位ファームウェアフィールドｂ0 の
パリティチェックでエラーが検出されるので、“１”が
パリティチェック結果保持レジスタ２２の１ビット目に
出力される。よって、パリティチェック結果保持レジス
タ２２の１ビット目の出力は“１”となる。
【００５９】したがって、エラーアドレス保持レジスタ
２３にはエラーアドレスとして「１」が保持され、また
エラーフィールド保持レジスタ２７には下位ファームウ
ェアフィールドにエラーが発生したことを示す情報“０
１”が保持される。
２３にはエラーアドレスとして「１」が保持され、また
エラーフィールド保持レジスタ２７には下位ファームウ
ェアフィールドにエラーが発生したことを示す情報“０
１”が保持される。
【００６０】このように、ＲＯＭ２からファームウェア
ロードを行うのと同時に、ＲＡＭ３，４に書込まれたフ
ァームウェアの正常性をファームウェア比較部１４，１
５及びパリティチェック部１６，１７でチェックするこ
とによって、ファームウェアロードの時間を増加させる
ことなく、ファームウェアロード時の障害を情報処理装
置の通常運用に入る前に検出することができる。よっ
て、ファームウェアを格納するＲＡＭ３，４やＲＯＭ
２、及びそのときにファームウェアが通るデータ線や入
出力ドライバの固定故障の検出で、運用中の情報処理装
置を運用停止状態とすることがなくなるので、情報処理
装置の信頼性を向上させることができる。
ロードを行うのと同時に、ＲＡＭ３，４に書込まれたフ
ァームウェアの正常性をファームウェア比較部１４，１
５及びパリティチェック部１６，１７でチェックするこ
とによって、ファームウェアロードの時間を増加させる
ことなく、ファームウェアロード時の障害を情報処理装
置の通常運用に入る前に検出することができる。よっ
て、ファームウェアを格納するＲＡＭ３，４やＲＯＭ
２、及びそのときにファームウェアが通るデータ線や入
出力ドライバの固定故障の検出で、運用中の情報処理装
置を運用停止状態とすることがなくなるので、情報処理
装置の信頼性を向上させることができる。
【００６１】また、ＲＯＭ２に格納するファームウェア
を上位ファームウェアフィールド及び下位ファームウェ
アフィールドに分け、これら上位ファームウェアフィー
ルド及び下位ファームウェアフィールドをＲＯＭ２の連
続するアドレスに格納するとともに、ＲＯＭ２の連続す
るアドレスから順次読出された上位ファームウェアフィ
ールド及び下位ファームウェアフィールドを夫々ＲＡＭ
３，４の同一アドレスに格納し、ＲＡＭ３，４に格納さ
れた上位ファームウェアフィールド及び下位ファームウ
ェアフィールドに対して個別に正常性のチェックを行う
ことで、故障箇所の分解能をよくし、ＲＡＭ３，４に対
する保守性を向上させることができる。
を上位ファームウェアフィールド及び下位ファームウェ
アフィールドに分け、これら上位ファームウェアフィー
ルド及び下位ファームウェアフィールドをＲＯＭ２の連
続するアドレスに格納するとともに、ＲＯＭ２の連続す
るアドレスから順次読出された上位ファームウェアフィ
ールド及び下位ファームウェアフィールドを夫々ＲＡＭ
３，４の同一アドレスに格納し、ＲＡＭ３，４に格納さ
れた上位ファームウェアフィールド及び下位ファームウ
ェアフィールドに対して個別に正常性のチェックを行う
ことで、故障箇所の分解能をよくし、ＲＡＭ３，４に対
する保守性を向上させることができる。
【００６２】尚、本発明の一実施例ではファームウェア
を上位ファームウェアフィールド及び下位ファームウェ
アフィールドに分けた場合について述べたが、ＲＡＭを
１つとしても、また３つ以上設けてもよく、これに限定
されない、
を上位ファームウェアフィールド及び下位ファームウェ
アフィールドに分けた場合について述べたが、ＲＡＭを
１つとしても、また３つ以上設けてもよく、これに限定
されない、
【００６３】
【発明の効果】以上説明したように本発明によれば、リ
ードオンリメモリから読出されてランダムアクセスメモ
リに書込まれた直後に読出されたデータと、リードオン
リメモリから読出されて一時保持されるファームウェア
とを基にファームウェアの正常性を判定し、その判定結
果を保持しておくことによって、ファームウェアロード
時の障害を通常の装置運用前に検出することができ、信
頼性を向上させることができるという効果がある。
ードオンリメモリから読出されてランダムアクセスメモ
リに書込まれた直後に読出されたデータと、リードオン
リメモリから読出されて一時保持されるファームウェア
とを基にファームウェアの正常性を判定し、その判定結
果を保持しておくことによって、ファームウェアロード
時の障害を通常の装置運用前に検出することができ、信
頼性を向上させることができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例の動作を示すタイムチャート
である。
である。
１ 演算処理部 ２ ＲＯＭ ３，４ ＲＡＭ １１，１２ ファームウェア保持レジスタ １３ ＲＡＭアドレスレジスタ １４，１５ ファームウェア比較部 １６，１７ パリティチェック部 ２１ 比較結果保持レジスタ ２２ パリティチェック結果保持レジスタ ２３ エラーアドレス保持レジスタ ２７ エラーフィールド保持レジスタ
Claims (4)
- 【請求項１】 ファームウェアを格納するリードオンリ
メモリと、前記ファームウェアを記憶するランダムアク
セスメモリと、前記リードオンリメモリから読出された
前記ファームウェアを一時保持する保持手段と、前記リ
ードオンリメモリから読出されて前記ランダムアクセス
メモリに書込まれた直後に読出されたデータと前記保持
手段の保持内容とを基に前記ファームウェアの正常性を
判定する判定手段と、前記判定手段の判定結果を保持す
る手段と、前記ランダムアクセスメモリを構成する第１
及び第２のランダムアクセスメモリと、前記保持手段を
構成する第１及び第２の保持手段とを含み、第１及び第
２の部分からなるファームウェアを前記リードオンリメ
モリの連続するアドレスに格納し、これら第１及び第２
の部分各々を前記リードオンリメモリの連続するアドレ
スから順次読出して前記第１及び第２のランダムアクセ
スメモリ各々の同一アドレスに記憶するとともに、前記
第１及び第２のランダムアクセスメモリ各々の同一アド
レスから読出された前記第１及び第２の部分と前記第１
及び第２の保持手段各々の保持内容とを基に前記ファー
ムウェアの正常性を前記判定手段で判定するようにした
ことを特徴とする情報処理装置。 - 【請求項２】 障害が検出されたときに該障害が前記第
１及び第２のランダムアクセスメモリのうちいずれで発
生したのかを示す情報を保持する手段を有することを特
徴とする請求項１記載の情報処理装置。 - 【請求項３】 ファームウェアを格納するリードオンリ
メモリと、前記ファームウェアを記憶するランダムアク
セスメモリと、前記リードオンリメモリから読出された
前記ファームウェアを一時保持する保持手段と、前記リ
ードオンリメモリから読出されて前記ランダムアクセス
メモリに書込まれた直後に読出されたデータと前記保持
手段の保持内容とを基に前記ファームウェアの正常性を
判定する判定手段と、前記判定手段の判定結果を保持す
る手段と、障害が検出されたときに該障害が検出された
ときの前記ランダムアクセスメモリのアドレスを保持す
る手段と、前記ランダムアクセスメモリを構成する第１
及び第２のランダムアクセスメモリと、前記保持手段を
構成する第１及び第２の保持手段とを含み、第１及び第
２の部分からなるファームウェアを前記リードオンリメ
モリの連続す るアドレスに格納し、これら第１及び第２
の部分各々を前記リードオンリメモリの連続するアドレ
スから順次読出して前記第１及び第２のランダムアクセ
スメモリ各々の同一アドレスに記憶するとともに、前記
第１及び第２のランダムアクセスメモリ各々の同一アド
レスから読出された前記第１及び第２の部分と前記第１
及び第２の保持手段各々の保持内容とを基に前記ファー
ムウェアの正常性を前記判定手段で判定するようにした
ことを特徴とする情報処理装置。 - 【請求項４】 障害が検出されたときに該障害が前記第
１及び第２のランダムアクセスメモリのうちいずれで発
生したのかを示す情報を保持する手段を有することを特
徴とする請求項３記載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5076360A JPH0778731B2 (ja) | 1993-03-10 | 1993-03-10 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5076360A JPH0778731B2 (ja) | 1993-03-10 | 1993-03-10 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06259250A JPH06259250A (ja) | 1994-09-16 |
| JPH0778731B2 true JPH0778731B2 (ja) | 1995-08-23 |
Family
ID=13603196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5076360A Expired - Fee Related JPH0778731B2 (ja) | 1993-03-10 | 1993-03-10 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778731B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW247949B (en) * | 1994-11-10 | 1995-05-21 | Motorola Inc | Data processor with transparent operation during a background mode and method therefor |
| KR100326295B1 (ko) * | 1997-04-18 | 2002-06-29 | 박종섭 | 디지탈이동통신교환기의펌웨어롬식별방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS617947A (ja) * | 1984-06-22 | 1986-01-14 | Nec Corp | 制御記憶装置 |
-
1993
- 1993-03-10 JP JP5076360A patent/JPH0778731B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06259250A (ja) | 1994-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0778731B2 (ja) | 情報処理装置 | |
| JPH09288619A (ja) | 主記憶装置 | |
| JPH0863406A (ja) | メモリアクセス制御装置 | |
| JP4292477B2 (ja) | 二重化プロセッサ装置 | |
| JPH05158804A (ja) | Ｒａｍチェック方法 | |
| JPH01162300A (ja) | Ｒｏｍチェック回路試験方式 | |
| JPS61177558A (ja) | ランダムアクセスメモリの機能チエツク方法 | |
| JP2998282B2 (ja) | メモリ装置 | |
| JP2817675B2 (ja) | プログラム・デバッグ装置 | |
| JP2002244934A (ja) | メモリ監視装置および方法 | |
| JP3695078B2 (ja) | パルス出力命令を持つプログラマブルコントローラ | |
| JPH03266154A (ja) | 情報処理装置 | |
| JPH03290745A (ja) | メモリエラー検出・訂正方法 | |
| JPH04257044A (ja) | バスパリティエラー発生位置検出方式 | |
| JPS60225941A (ja) | マイクロプログラム制御装置 | |
| JPH02110741A (ja) | マイクロプログラム制御装置 | |
| JPH0528056A (ja) | メモリ装置 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPH0367346A (ja) | アドレス制御回路 | |
| JPH05225070A (ja) | メモリ装置 | |
| JPH07248976A (ja) | 記憶制御装置 | |
| JP2001067271A (ja) | メモリ回路のチェック方法 | |
| JPS5935456B2 (ja) | 演算処理装置 | |
| JPH01197860A (ja) | メモリ故障検出回路 | |
| JPH04343154A (ja) | メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |