JP2001067271A - メモリ回路のチェック方法 - Google Patents
メモリ回路のチェック方法Info
- Publication number
- JP2001067271A JP2001067271A JP23842399A JP23842399A JP2001067271A JP 2001067271 A JP2001067271 A JP 2001067271A JP 23842399 A JP23842399 A JP 23842399A JP 23842399 A JP23842399 A JP 23842399A JP 2001067271 A JP2001067271 A JP 2001067271A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- memory
- predetermined data
- memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 複雑な故障モードに対して確実かつ高速にメ
モリの異常チェックを行うことができるメモリ回路のチ
ェック方法を提供すること。 【解決手段】 データバス７のチェック時には、メモリ
２，３の任意のアドレスバス６に対して１６進法のデー
タ「０１」、「０２」、「０４」、「０８」、「１
０」、「２０」、「４０」、「８０」を書き込んで、そ
れぞれ読み出したデータが書き込み前のデータとの同一
を確認してチェックする。アドレスバス６とメモリ機能
のチェック時には、メモリ２，３に対して任意のデータ
を埋め尽くし、アドレスの所定方向からそのデータを読
み出して、正常時にその反転データをメモリ２，３に書
き込むと、同一アドレにマッピングされたメモリに反転
データが書き込まれ、メモリ２，３の本来のアドレスの
読み出し時に反転データが読み出され、メモリ回路の異
常を検出する。
モリの異常チェックを行うことができるメモリ回路のチ
ェック方法を提供すること。 【解決手段】 データバス７のチェック時には、メモリ
２，３の任意のアドレスバス６に対して１６進法のデー
タ「０１」、「０２」、「０４」、「０８」、「１
０」、「２０」、「４０」、「８０」を書き込んで、そ
れぞれ読み出したデータが書き込み前のデータとの同一
を確認してチェックする。アドレスバス６とメモリ機能
のチェック時には、メモリ２，３に対して任意のデータ
を埋め尽くし、アドレスの所定方向からそのデータを読
み出して、正常時にその反転データをメモリ２，３に書
き込むと、同一アドレにマッピングされたメモリに反転
データが書き込まれ、メモリ２，３の本来のアドレスの
読み出し時に反転データが読み出され、メモリ回路の異
常を検出する。
Description
【０００１】
【発明の属する技術分野】この発明は、基板上に実装し
たメモリが正常に動作するか、否かを簡単、かつ確実に
チェックすることができるメモリ回路のチェック方法に
関する。
たメモリが正常に動作するか、否かを簡単、かつ確実に
チェックすることができるメモリ回路のチェック方法に
関する。
【０００２】
【従来の技術】従来、メモリ、データバス、アドレスバ
スなどの自己診断方法については、種々開発がなされて
いる。たとえば、特開昭６２−２０９６３３号公報に
は、データバスラインの異常検出方式として、データ処
理装置とデータバスラインで接続された外部記憶装置に
データ処理から固有のデータを書き込んだ後、データ処
理装置により外部記憶装置からデータを読み出し、この
読み出したデータと上記固有のデータとを比較し、この
比較の結果に応じてデータバスラインの異常の有無を検
出することが開示されている。
スなどの自己診断方法については、種々開発がなされて
いる。たとえば、特開昭６２−２０９６３３号公報に
は、データバスラインの異常検出方式として、データ処
理装置とデータバスラインで接続された外部記憶装置に
データ処理から固有のデータを書き込んだ後、データ処
理装置により外部記憶装置からデータを読み出し、この
読み出したデータと上記固有のデータとを比較し、この
比較の結果に応じてデータバスラインの異常の有無を検
出することが開示されている。
【０００３】また、特開平０６−８３９８７号公報に
は、マイクロプログラムを内蔵するマイクロコンピュー
タにおいて、第１のデータをテンポラリレジスタへ書き
込み、その内容をデータバスへ読み出すチェックを行
い、次いで、第１のデータを反転した第２のデータをテ
ンポラリレジスタへ書き込み、その内容をデータバスへ
読み出すチェックを行い、そのデータを反転することに
より、「０」と「１」の両方で書き込みや、読み出しの
チェックを行ってハードウェアの解析を行うことが開示
されている。
は、マイクロプログラムを内蔵するマイクロコンピュー
タにおいて、第１のデータをテンポラリレジスタへ書き
込み、その内容をデータバスへ読み出すチェックを行
い、次いで、第１のデータを反転した第２のデータをテ
ンポラリレジスタへ書き込み、その内容をデータバスへ
読み出すチェックを行い、そのデータを反転することに
より、「０」と「１」の両方で書き込みや、読み出しの
チェックを行ってハードウェアの解析を行うことが開示
されている。
【０００４】さらに、特開平０４−３０４５３０号公報
には、メモリの全領域に奇数種類のチェック用データを
アドレス順に繰り返し書き込んだ後に、この書き込みと
逆方向のアドレス順にすべてに書き込んだデータを読み
出して、データ化けを調べ、そのデータ化けを発生して
いるアドレスからメモリ、データバスの異常のみなら
ず、アドレスバスの異常判別を可能とすることが開示さ
れている。しかし、この公報の場合には、ＲＡＭに対す
る許可信号が短絡している場合、その異常を検出するこ
とができない場合がある。たとえば、ここでは、わかり
やすいように、４バイトのメモリを４つ使用し、チェッ
ク用データとして「１」、「２」、「３」を用いた場合
を考える。
には、メモリの全領域に奇数種類のチェック用データを
アドレス順に繰り返し書き込んだ後に、この書き込みと
逆方向のアドレス順にすべてに書き込んだデータを読み
出して、データ化けを調べ、そのデータ化けを発生して
いるアドレスからメモリ、データバスの異常のみなら
ず、アドレスバスの異常判別を可能とすることが開示さ
れている。しかし、この公報の場合には、ＲＡＭに対す
る許可信号が短絡している場合、その異常を検出するこ
とができない場合がある。たとえば、ここでは、わかり
やすいように、４バイトのメモリを４つ使用し、チェッ
ク用データとして「１」、「２」、「３」を用いた場合
を考える。
【０００５】この場合、１つ目のメモリにはアドレスの
違い順に「１」、「２」、「３」、「１」が書き込ま
れ、２つ目のメモリには、「２」、「３」、「１」、
「２」が書き込まれ、３つ目のメモリには、「３」、
「１」、「２」、「３」が書き込まれ、４つ目のメモリ
には「１」、「２」、「３」、「１」が書き込まれる。
このとき、１つ目のメモリと４つ目のメモリの許可信号
が短絡していても、書き込まれる値が同じであるため、
異常を検出することができない。このように、公知例で
は、いずれもメモリの各記憶領域に特定のデータを書き
込み、読み出して、その読み出したデータが書き込んだ
データとの一致の有無を確認する方法を採っている。
違い順に「１」、「２」、「３」、「１」が書き込ま
れ、２つ目のメモリには、「２」、「３」、「１」、
「２」が書き込まれ、３つ目のメモリには、「３」、
「１」、「２」、「３」が書き込まれ、４つ目のメモリ
には「１」、「２」、「３」、「１」が書き込まれる。
このとき、１つ目のメモリと４つ目のメモリの許可信号
が短絡していても、書き込まれる値が同じであるため、
異常を検出することができない。このように、公知例で
は、いずれもメモリの各記憶領域に特定のデータを書き
込み、読み出して、その読み出したデータが書き込んだ
データとの一致の有無を確認する方法を採っている。
【０００６】図６は、このような従来のチェック方法の
範疇に属するメモリチェック方法に適用するプログラム
の処理手順を示すフローチャートである。この図６のフ
ローチャートに沿って従来のメモリチェック方法につい
て概述するに際して、このフローチャートのプログラム
の実行処理に適用されるメモリ回路として、後述するこ
の発明に適用される図１に示すメモリ回路を援用して述
べることにする。
範疇に属するメモリチェック方法に適用するプログラム
の処理手順を示すフローチャートである。この図６のフ
ローチャートに沿って従来のメモリチェック方法につい
て概述するに際して、このフローチャートのプログラム
の実行処理に適用されるメモリ回路として、後述するこ
の発明に適用される図１に示すメモリ回路を援用して述
べることにする。
【０００７】この図１において、アドレスデコーダ１の
出力、すなわち許可信号４，５をメモリ２，３に伝送す
るライン、アドレスデコーダ１、メモリ２，３のアドレ
スバス６、メモリ２，３のデータバス７の一部が短絡ま
たは断線した場合のチェックを行う場合に（ステップＡ
１）、メモリ２，３に書き込む最初のアドレスを指定し
て（ステップＡ２）、データ「ＡＡ」を書き込む（ステ
ップＡ３）。次に、メモリ２，３に書き込まれたデータ
を読み出し（ステップＡ４）、その読み出したデータ数
が書き込んだデータ数と一致しているか、否かの判断を
行う（ステップＡ５）。この判断の結果、書き込んだデ
ータと、読み出したデータとが不一致の場合には、アド
レスデコーダ１の出力、アドレスバス６、データバス７
のいずれかが異常であると判断して、エラーの処理を行
い（ステップＡ６）、一連のメモリチェックの処理工程
を終了する。
出力、すなわち許可信号４，５をメモリ２，３に伝送す
るライン、アドレスデコーダ１、メモリ２，３のアドレ
スバス６、メモリ２，３のデータバス７の一部が短絡ま
たは断線した場合のチェックを行う場合に（ステップＡ
１）、メモリ２，３に書き込む最初のアドレスを指定し
て（ステップＡ２）、データ「ＡＡ」を書き込む（ステ
ップＡ３）。次に、メモリ２，３に書き込まれたデータ
を読み出し（ステップＡ４）、その読み出したデータ数
が書き込んだデータ数と一致しているか、否かの判断を
行う（ステップＡ５）。この判断の結果、書き込んだデ
ータと、読み出したデータとが不一致の場合には、アド
レスデコーダ１の出力、アドレスバス６、データバス７
のいずれかが異常であると判断して、エラーの処理を行
い（ステップＡ６）、一連のメモリチェックの処理工程
を終了する。
【０００８】また、ステップＡ５での判定の結果、読み
出したデータと書き込んだデータとが一致した場合に
は、読み出したデータのメモリ２，３のアドレスが最後
のアドレスか、否かの判断を行う（ステップＡ７）。こ
の判断の結果、最後のアドレスである場合には、異常な
しとして処理を終了し、最後のアドレスでない場合に
は、次のアドレスをセットして（ステップＡ８）、再び
ステップＡ３の処理、すなわちメモリ２，３へのデータ
「ＡＡ」の書き込みを行う。
出したデータと書き込んだデータとが一致した場合に
は、読み出したデータのメモリ２，３のアドレスが最後
のアドレスか、否かの判断を行う（ステップＡ７）。こ
の判断の結果、最後のアドレスである場合には、異常な
しとして処理を終了し、最後のアドレスでない場合に
は、次のアドレスをセットして（ステップＡ８）、再び
ステップＡ３の処理、すなわちメモリ２，３へのデータ
「ＡＡ」の書き込みを行う。
【０００９】このように、従来のメモリチェック方法で
は、アドレスデコーダ１の出力や、アドレスバス６、デ
ータバス７の一部が短絡や、断線していた場合に、単純
なデータの書き込みを行い、読み出して比較するという
方法（ベリファイ方式）では、正確にこれらの短絡や、
断線などの異常を検出することができない場合がある。
たとえば、アドレスデコーダ１の出力が短絡していた場
合には、メモリ２とメモリ３が同一のアドレスにマッピ
ングされることになり、メモリ２に書き込むと同時にメ
モリ３にも書き込まれる。また、読み出し時には、メモ
リ２とメモリ３から同じデータを読み出し、書き込みデ
ータと同じデータが読み出されてしまい、正常と判断し
てしまう。
は、アドレスデコーダ１の出力や、アドレスバス６、デ
ータバス７の一部が短絡や、断線していた場合に、単純
なデータの書き込みを行い、読み出して比較するという
方法（ベリファイ方式）では、正確にこれらの短絡や、
断線などの異常を検出することができない場合がある。
たとえば、アドレスデコーダ１の出力が短絡していた場
合には、メモリ２とメモリ３が同一のアドレスにマッピ
ングされることになり、メモリ２に書き込むと同時にメ
モリ３にも書き込まれる。また、読み出し時には、メモ
リ２とメモリ３から同じデータを読み出し、書き込みデ
ータと同じデータが読み出されてしまい、正常と判断し
てしまう。
【００１０】
【発明が解決しようとする課題】このように、従来のメ
モリチェック方法では、次のような課題があった。すな
わち、第１の課題は、データバスが短絡していても異常
を検出する確率が低いということである。その理由は、
たとえば、メモリ２，３のＤ１とＤ３ビットが短絡して
いた場合を考えると、任意のデータが「ＡＡ」と「５
５」であったとすると、どちらのデータもＤ１とＤ３ビ
ットが同じ値のために、書き込み後、読み出しても同じ
値が返ってきてしまい、データバスの異常を検出するこ
とができないからである。
モリチェック方法では、次のような課題があった。すな
わち、第１の課題は、データバスが短絡していても異常
を検出する確率が低いということである。その理由は、
たとえば、メモリ２，３のＤ１とＤ３ビットが短絡して
いた場合を考えると、任意のデータが「ＡＡ」と「５
５」であったとすると、どちらのデータもＤ１とＤ３ビ
ットが同じ値のために、書き込み後、読み出しても同じ
値が返ってきてしまい、データバスの異常を検出するこ
とができないからである。
【００１１】また、第２の課題は、アドレスバス６もし
くはアドレスデコーダ１の出力である許可信号４，５が
短絡していても、異常を検出することができないという
課題がある。その理由は、図１で示したアドレスデコー
ダ１から出力される許可信号４，５が短絡していた場合
を考えると、メモリ２と３は同時にアクセスされるよう
になり、メモリ２に対して書き込まれたときはメモリ３
に対しても同じデータが書き込まれ、別々のアドレスを
持ちながらも、二つのメモリ２と３は同じアドレス空間
に配置されてしまうが、別々のアドレスに同じデータを
書いて、その二つのアドレスから同時に読み出せるの
は、同じデータであるから、異常であることが検出でき
ないからである。
くはアドレスデコーダ１の出力である許可信号４，５が
短絡していても、異常を検出することができないという
課題がある。その理由は、図１で示したアドレスデコー
ダ１から出力される許可信号４，５が短絡していた場合
を考えると、メモリ２と３は同時にアクセスされるよう
になり、メモリ２に対して書き込まれたときはメモリ３
に対しても同じデータが書き込まれ、別々のアドレスを
持ちながらも、二つのメモリ２と３は同じアドレス空間
に配置されてしまうが、別々のアドレスに同じデータを
書いて、その二つのアドレスから同時に読み出せるの
は、同じデータであるから、異常であることが検出でき
ないからである。
【００１２】この発明は、上記従来の課題を解決するた
めになされたもので、メモリ回路の複雑な故障モードに
対して異常を発見することができ、メモリチェックを確
実にかつ高速にチェックすることができるメモリ回路の
チェック方法を提供することを目的とする。
めになされたもので、メモリ回路の複雑な故障モードに
対して異常を発見することができ、メモリチェックを確
実にかつ高速にチェックすることができるメモリ回路の
チェック方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、この発明のメモリ回路チェック方法は、複数のメモ
リ中の任意のメモリアドレスに対して任意のデータをア
ドレスデコーダから出力される許可信号により書き込
み、かつ読み出してその読み出したデータと書き込み前
のデータとの比較結果の同一性の有無の確認によりデー
タバスチェックを行う第１ステップと、上記複数のメモ
リ全体に対して所定データを書き込んで埋め尽くした後
に、上記メモリのアドレスの所定方向の順に書き込んだ
データを読み出して、その読み出したデータが上記所定
データの正常を確認すると、その反転データを上記複数
のメモリ全体に上書きする第２ステップと、上記反転デ
ータの上書き後に、この反転データを読み出すことによ
り同一アドレスにマッピングされたメモリに上記反転デ
ータが書き込まれ、そのメモリ本来のアドレスを読み出
したときに埋め尽くされたデータではなく、上記反転デ
ータが読み出されると上記メモリの異常を検出する第３
ステップとを備えることを特徴とする。
に、この発明のメモリ回路チェック方法は、複数のメモ
リ中の任意のメモリアドレスに対して任意のデータをア
ドレスデコーダから出力される許可信号により書き込
み、かつ読み出してその読み出したデータと書き込み前
のデータとの比較結果の同一性の有無の確認によりデー
タバスチェックを行う第１ステップと、上記複数のメモ
リ全体に対して所定データを書き込んで埋め尽くした後
に、上記メモリのアドレスの所定方向の順に書き込んだ
データを読み出して、その読み出したデータが上記所定
データの正常を確認すると、その反転データを上記複数
のメモリ全体に上書きする第２ステップと、上記反転デ
ータの上書き後に、この反転データを読み出すことによ
り同一アドレスにマッピングされたメモリに上記反転デ
ータが書き込まれ、そのメモリ本来のアドレスを読み出
したときに埋め尽くされたデータではなく、上記反転デ
ータが読み出されると上記メモリの異常を検出する第３
ステップとを備えることを特徴とする。
【００１４】そのため、アドレスデコーダから出力され
る許可信号によりメモリの任意のメモリアドレスに任意
のデータを書き込み、かつ読み出してその読み出したデ
ータと書き込み前のデータとを比較し、その比較の結果
両データが同一であることを確認することによりデータ
バスのチェックを行う。次に、複数のメモリ全体に対し
て所定データを書き込んで埋め尽くした後に、メモリの
アドレスの所定方向の順に書き込んだデータを読み出し
て、その読み出したデータから上記所定データが正常で
あることを確認すると、その反転データをメモリに上書
きする。この反転データを上書きした後に、反転データ
を読み出すことによりメモリ回路の異常時には、同一ア
ドレスにマッピングされたメモリに上記反転データが書
き込まれ、そのメモリ本来のアドレスを読み出したとき
に埋め尽くされたデータではなく、反転データが読み出
されると、メモリの異常を検出するようにしたので、メ
モリ回路の複雑な故障モードに対して異常を発見するこ
とができ、メモリチェックを確実にかつ高速にチェック
することができる。
る許可信号によりメモリの任意のメモリアドレスに任意
のデータを書き込み、かつ読み出してその読み出したデ
ータと書き込み前のデータとを比較し、その比較の結果
両データが同一であることを確認することによりデータ
バスのチェックを行う。次に、複数のメモリ全体に対し
て所定データを書き込んで埋め尽くした後に、メモリの
アドレスの所定方向の順に書き込んだデータを読み出し
て、その読み出したデータから上記所定データが正常で
あることを確認すると、その反転データをメモリに上書
きする。この反転データを上書きした後に、反転データ
を読み出すことによりメモリ回路の異常時には、同一ア
ドレスにマッピングされたメモリに上記反転データが書
き込まれ、そのメモリ本来のアドレスを読み出したとき
に埋め尽くされたデータではなく、反転データが読み出
されると、メモリの異常を検出するようにしたので、メ
モリ回路の複雑な故障モードに対して異常を発見するこ
とができ、メモリチェックを確実にかつ高速にチェック
することができる。
【００１５】
【発明の実施の形態】次に、この発明によるメモリ回路
のチェック方法の実施の形態について図面に基づき説明
する。図１は、上述のようにこの発明によるメモリ回路
のチェック方法の第１実施の形態に適用されるメモリ回
路を示す回路図である。この図１において、アドレスデ
コーダ１から出力される許可信号４，５によりそれぞれ
メモリ２，３がデータの書き込みおよび読み出しを行う
ようにしている。
のチェック方法の実施の形態について図面に基づき説明
する。図１は、上述のようにこの発明によるメモリ回路
のチェック方法の第１実施の形態に適用されるメモリ回
路を示す回路図である。この図１において、アドレスデ
コーダ１から出力される許可信号４，５によりそれぞれ
メモリ２，３がデータの書き込みおよび読み出しを行う
ようにしている。
【００１６】このアドレスデコーダ１、メモリ２，３の
アドレス入力端には、「Ａ０」〜「Ａ８」のアドレスバ
ス６が接続され、このアドレスバス６のうちのアドレス
バス「Ａ０」〜「Ａ６」はメモリ２，３に接続され、ア
ドレスバス「Ａ７」、「Ａ８」はアドレスデコーダ１に
接続されている。メモリ２，３にはデータの書き込み、
読み出しのための「Ｄ０」〜「Ｄ７」によるデータバス
７が接続されている。
アドレス入力端には、「Ａ０」〜「Ａ８」のアドレスバ
ス６が接続され、このアドレスバス６のうちのアドレス
バス「Ａ０」〜「Ａ６」はメモリ２，３に接続され、ア
ドレスバス「Ａ７」、「Ａ８」はアドレスデコーダ１に
接続されている。メモリ２，３にはデータの書き込み、
読み出しのための「Ｄ０」〜「Ｄ７」によるデータバス
７が接続されている。
【００１７】次に、この図１のメモリ回路を基板（図示
せず）に実装して、メモリ２，３が正常に動作するか、
否かをチェックする方法について図２ないし図４のフロ
ーチャートに沿って説明する。図２は、この発明による
メモリ回路のチェック方法の全体のチェック手順を示す
プログラムを実行するためのフローチャートであり、図
３はこの図２に示すフローチャートにおけるデータバス
チェックのプログラムを実行する手順を示すフローチャ
ートであり、さらに図４は図２に示すフローチャートに
おけるアドレスバスおよびメモリ機能チェックのプログ
ラムの実行処理手順を示すフローチャートである。
せず）に実装して、メモリ２，３が正常に動作するか、
否かをチェックする方法について図２ないし図４のフロ
ーチャートに沿って説明する。図２は、この発明による
メモリ回路のチェック方法の全体のチェック手順を示す
プログラムを実行するためのフローチャートであり、図
３はこの図２に示すフローチャートにおけるデータバス
チェックのプログラムを実行する手順を示すフローチャ
ートであり、さらに図４は図２に示すフローチャートに
おけるアドレスバスおよびメモリ機能チェックのプログ
ラムの実行処理手順を示すフローチャートである。
【００１８】まず、図２のフローチャートを参照してこ
の第１実施の形態の全体のチェック方法から述べると、
この第１実施の形態では、図２からも明らかなように、
データバス７の異常を検出するためのデータバスチェッ
クとアドレスバスおよびメモリ機能チェックの２つのチ
ェックを行うようにしている。このうち、最初にデータ
バス７の異常を検出するデータバスチェックを行い（ス
テップＡ１１）、次いで、データバスチェックとアドレ
スバスおよびメモリ機能チェックを行う（ステップＡ１
２）。
の第１実施の形態の全体のチェック方法から述べると、
この第１実施の形態では、図２からも明らかなように、
データバス７の異常を検出するためのデータバスチェッ
クとアドレスバスおよびメモリ機能チェックの２つのチ
ェックを行うようにしている。このうち、最初にデータ
バス７の異常を検出するデータバスチェックを行い（ス
テップＡ１１）、次いで、データバスチェックとアドレ
スバスおよびメモリ機能チェックを行う（ステップＡ１
２）。
【００１９】次に、上記データバスチェック方法を図３
のフローチャートに沿って具体的に説明する。まず、図
２で示したステップＡ１１のデータバス７のチェック方
法から述べる。この場合、アドレスデコーダ１はアドレ
スバス６の値からそれに対応するメモリ２，３に対して
許可信号４，５を出力する。メモリ２は「１００」番地
から「１ＦＦ」番地に配置され、メモリ３は「２００」
番地から「２ＦＦ」番地に配置されている。メモリ２，
３の任意のメモリアドレスに対して、１６進法（ＨＥ
Ｘ）のデータ「０１」をアドレスバス７経由（ステップ
Ａ２１）で、書き込む（ステップＡ２２）。
のフローチャートに沿って具体的に説明する。まず、図
２で示したステップＡ１１のデータバス７のチェック方
法から述べる。この場合、アドレスデコーダ１はアドレ
スバス６の値からそれに対応するメモリ２，３に対して
許可信号４，５を出力する。メモリ２は「１００」番地
から「１ＦＦ」番地に配置され、メモリ３は「２００」
番地から「２ＦＦ」番地に配置されている。メモリ２，
３の任意のメモリアドレスに対して、１６進法（ＨＥ
Ｘ）のデータ「０１」をアドレスバス７経由（ステップ
Ａ２１）で、書き込む（ステップＡ２２）。
【００２０】次に、メモリ２，３に書き込んだ「０１」
のデータをメモリ２，３から読み出して（ステップＡ２
３）、データバス７に出力する。次に、この読み出した
データがメモリ２，３に書き込んだデータと比較および
判定して両者が一致しているか、否かの判断を行う（ス
テップＡ２４）。この判断の結果、読み出したデータが
書き込まれたデータに対して不一致の場合には、データ
「０１」を書き込んだデータバスに異常があるとして、
エラーの処理を行って（ステップＡ２５）、このデータ
「０１」に対する一連の処理を終える。
のデータをメモリ２，３から読み出して（ステップＡ２
３）、データバス７に出力する。次に、この読み出した
データがメモリ２，３に書き込んだデータと比較および
判定して両者が一致しているか、否かの判断を行う（ス
テップＡ２４）。この判断の結果、読み出したデータが
書き込まれたデータに対して不一致の場合には、データ
「０１」を書き込んだデータバスに異常があるとして、
エラーの処理を行って（ステップＡ２５）、このデータ
「０１」に対する一連の処理を終える。
【００２１】上記ステップＡ２４での比較判定の処理に
おいて、読み出したデータと書き込まれたデータとが一
致していると判定した場合には、データ「０１」を書き
込んだデータバス７が正常であると判定する。この正常
であると判定した場合には、次に１６進法のデータ「０
２」を上記データ「０１」と同様の要領でメモリ２，３
の次のアドレスに書き込んで、読み出し、その読み出し
たデータを上記と同様に書き込まれたデータと比較し
て、両者の一致の有無を判定する。
おいて、読み出したデータと書き込まれたデータとが一
致していると判定した場合には、データ「０１」を書き
込んだデータバス７が正常であると判定する。この正常
であると判定した場合には、次に１６進法のデータ「０
２」を上記データ「０１」と同様の要領でメモリ２，３
の次のアドレスに書き込んで、読み出し、その読み出し
たデータを上記と同様に書き込まれたデータと比較し
て、両者の一致の有無を判定する。
【００２２】この判定の結果、不一致の場合には、上記
ステップＡ２５と同様の処理を行って、データ「０２」
をメモリ２，３に書き込んだデータバス７に異常がある
として、エラーの処理を行う。また、判定の結果、読み
出したデータと書き込んだデータが一致している場合に
は、上記「０１」、「０２」のデータの書き込み、読み
出しおよび比較、判定の一連の処理と同様の要領で、１
６進法のデータ「０４」、「０８」、「１０」、「２
０」、「４０」、「８０」をメモリ２，３に順次書き込
むとともに、そのデータ「０４」、「０８」、「１
０」、「２０」、「４０」、「８０」をそれぞれ１つ書
き込むごとに、読み出して、上記ステップＡ２１〜ステ
ップＡ２４までの処理と同様の処理を行う。
ステップＡ２５と同様の処理を行って、データ「０２」
をメモリ２，３に書き込んだデータバス７に異常がある
として、エラーの処理を行う。また、判定の結果、読み
出したデータと書き込んだデータが一致している場合に
は、上記「０１」、「０２」のデータの書き込み、読み
出しおよび比較、判定の一連の処理と同様の要領で、１
６進法のデータ「０４」、「０８」、「１０」、「２
０」、「４０」、「８０」をメモリ２，３に順次書き込
むとともに、そのデータ「０４」、「０８」、「１
０」、「２０」、「４０」、「８０」をそれぞれ１つ書
き込むごとに、読み出して、上記ステップＡ２１〜ステ
ップＡ２４までの処理と同様の処理を行う。
【００２３】メモリ２，３の最後のアドレスにデータ
「８０」を書き込むと、その書き込んだデータを読み出
して、上記と同様の要領で読み出したデータと書き込ん
だデータとを比較して、両者の一致の有無を判定する
（ステップＡ２６）。この判定の結果、両者が一致した
場合には、上記一連の処理を終了するが、比較判定の結
果、不一致の場合には、メモリ２，３の各アドレスに書
き込むデータを上記の２倍にする。すなわち、データ＝
（データ）×２として（ステップＡ２７）、再びステッ
プＡ２２以降の処理を繰り返す。このようにして、デー
タバス７のチェックを行う。
「８０」を書き込むと、その書き込んだデータを読み出
して、上記と同様の要領で読み出したデータと書き込ん
だデータとを比較して、両者の一致の有無を判定する
（ステップＡ２６）。この判定の結果、両者が一致した
場合には、上記一連の処理を終了するが、比較判定の結
果、不一致の場合には、メモリ２，３の各アドレスに書
き込むデータを上記の２倍にする。すなわち、データ＝
（データ）×２として（ステップＡ２７）、再びステッ
プＡ２２以降の処理を繰り返す。このようにして、デー
タバス７のチェックを行う。
【００２４】次に、図２に示したフローチャートのステ
ップＡ１２のアドレスバスおよびメモリ機能チェック方
法の処理手順について具体的に説明する。このアドレス
バスおよびメモリ機能チェック方法のプログラムの具体
的処理手順は図４のフローチャートとして示されてい
る。この場合、メモリ２および３の全体に対して、１６
進法のデータ「ＦＦ」を書き込む（ステップＡ３１）。
ップＡ１２のアドレスバスおよびメモリ機能チェック方
法の処理手順について具体的に説明する。このアドレス
バスおよびメモリ機能チェック方法のプログラムの具体
的処理手順は図４のフローチャートとして示されてい
る。この場合、メモリ２および３の全体に対して、１６
進法のデータ「ＦＦ」を書き込む（ステップＡ３１）。
【００２５】このメモリ２および３のすべての領域にデ
ータ「ＦＦ」を埋め込むと、すなわち、書き込みが終了
すると、メモリ２および３のアドレスの所定方向、たと
えば、下位アドレスとしてのボトムアドレスを、この第
１実施の形態では、「２ＦＦ」を読み出しの開始アドレ
スとしてセットするとともに、上位アドレスとしてのト
ップアドレスを、この第１実施の形態では、「１００」
を読み出し終了アドレスとしてセットする（ステップＡ
３２）。次いで、メモリ２および３のデータを上記ボト
ムアドレスからトップアドレスの方向に順次読み出す
（ステップＡ３３）。この読み出しは、上記とは逆の方
向に順次読み出すようにしてもよい。この読み出しが続
行されて、読み出したアドレスがトップアドレス「Ｆ
Ｆ」に達しているか、否の判定を行う（ステップＡ３
４）。
ータ「ＦＦ」を埋め込むと、すなわち、書き込みが終了
すると、メモリ２および３のアドレスの所定方向、たと
えば、下位アドレスとしてのボトムアドレスを、この第
１実施の形態では、「２ＦＦ」を読み出しの開始アドレ
スとしてセットするとともに、上位アドレスとしてのト
ップアドレスを、この第１実施の形態では、「１００」
を読み出し終了アドレスとしてセットする（ステップＡ
３２）。次いで、メモリ２および３のデータを上記ボト
ムアドレスからトップアドレスの方向に順次読み出す
（ステップＡ３３）。この読み出しは、上記とは逆の方
向に順次読み出すようにしてもよい。この読み出しが続
行されて、読み出したアドレスがトップアドレス「Ｆ
Ｆ」に達しているか、否の判定を行う（ステップＡ３
４）。
【００２６】この判定の結果、トップアドレス「ＦＦ」
であることが確認されない場合には、エラーとしてエラ
ーの処理を行う（ステップＡ３５）。また、ステップＡ
３４における判定の結果、メモリ２および３の読み出し
がトップアドレス「ＦＦ」であることが確認されて、読
み出されたデータが正常であると、その読み出されたデ
ータの反転データとして、データ「００」をメモリ２お
よび３に上書きしていく（ステップＡ３６）。
であることが確認されない場合には、エラーとしてエラ
ーの処理を行う（ステップＡ３５）。また、ステップＡ
３４における判定の結果、メモリ２および３の読み出し
がトップアドレス「ＦＦ」であることが確認されて、読
み出されたデータが正常であると、その読み出されたデ
ータの反転データとして、データ「００」をメモリ２お
よび３に上書きしていく（ステップＡ３６）。
【００２７】このデータ「００」の上書きをすることに
より、メモリ２と３が同一アドレスにマッピングされて
いるとすると、そのアドレスにこのデータ「００」が書
き込まれることになる。このデータ「００」を書き込ん
だ後に、メモリ２および３に書き込まれたデータ「０
０」を読み出して（ステップＳ３７）、その読み出した
データが上書きしたデータ「００」であるか、否かの判
定を行う（ステップＳ３８）。この判定の結果、読み出
されたデータが「００」でない場合には、エラーとして
上記ステップＡ３５のエラー処理を行い、一連の処理を
終了する。
より、メモリ２と３が同一アドレスにマッピングされて
いるとすると、そのアドレスにこのデータ「００」が書
き込まれることになる。このデータ「００」を書き込ん
だ後に、メモリ２および３に書き込まれたデータ「０
０」を読み出して（ステップＳ３７）、その読み出した
データが上書きしたデータ「００」であるか、否かの判
定を行う（ステップＳ３８）。この判定の結果、読み出
されたデータが「００」でない場合には、エラーとして
上記ステップＡ３５のエラー処理を行い、一連の処理を
終了する。
【００２８】また、ステップＳ３８での判定処理の結
果、読み出したデータが「００」であると判定された場
合には、メモリ２および３の本来のアドレスを読み出し
たときのデータであるか、否かの判定を行う（ステップ
Ａ３９）。この判定の結果、メモリ２および３の本来の
アドレスを読み出したときのデータであると判定された
場合には、このデータ「００」は上記メモリ２および３
に埋め尽くされて書き込まれたデータではないので、メ
モリ２および３に異常のあることがわかる。このよう
に、メモリ２および３の異常を検出すると、一連の処理
が終了する。
果、読み出したデータが「００」であると判定された場
合には、メモリ２および３の本来のアドレスを読み出し
たときのデータであるか、否かの判定を行う（ステップ
Ａ３９）。この判定の結果、メモリ２および３の本来の
アドレスを読み出したときのデータであると判定された
場合には、このデータ「００」は上記メモリ２および３
に埋め尽くされて書き込まれたデータではないので、メ
モリ２および３に異常のあることがわかる。このよう
に、メモリ２および３の異常を検出すると、一連の処理
が終了する。
【００２９】上記ステップＡ３８での判定処理の結果、
読み出されたデータが「００」でないと判定された場合
には、上記ステップＡ３２で読み出しの開始アドレス
「２ＦＦ」がセットされてステップＡ３９までの処理を
終えて、メモリ２および３の次の読み出し開始のアドレ
スをセットして（ステップＡ４０）、この新たにセット
された読み出し開始アドレスから再びメモリ２と３に埋
め尽くされたデータの読み出しを行い、上記ステップＡ
３３以降の一連の処理を行う。
読み出されたデータが「００」でないと判定された場合
には、上記ステップＡ３２で読み出しの開始アドレス
「２ＦＦ」がセットされてステップＡ３９までの処理を
終えて、メモリ２および３の次の読み出し開始のアドレ
スをセットして（ステップＡ４０）、この新たにセット
された読み出し開始アドレスから再びメモリ２と３に埋
め尽くされたデータの読み出しを行い、上記ステップＡ
３３以降の一連の処理を行う。
【００３０】次に、上記のようなデータバスチェック方
法、アドレスバスおよびメモリ機能チェック方法につい
て具体例を用いて説明する。まず、データバスチェック
方法から説明する。データバス７が短絡していた場合、
たとえば、Ｄ１とＤ３ビットが短絡していた場合には、
データバスチェック時に図２のフローチャートのデータ
バスチェック処理のステップＡ１１において、「０２」
のデータをメモリ２，３のアドレスに書き込んで、読み
出し時に、「０Ａ」または「００」が読み出されること
になるので、データバス７の異常を検出することができ
る。
法、アドレスバスおよびメモリ機能チェック方法につい
て具体例を用いて説明する。まず、データバスチェック
方法から説明する。データバス７が短絡していた場合、
たとえば、Ｄ１とＤ３ビットが短絡していた場合には、
データバスチェック時に図２のフローチャートのデータ
バスチェック処理のステップＡ１１において、「０２」
のデータをメモリ２，３のアドレスに書き込んで、読み
出し時に、「０Ａ」または「００」が読み出されること
になるので、データバス７の異常を検出することができ
る。
【００３１】次に、アドレスバスおよびメモリ機能の具
体例について説明する。この場合、アドレスデコーダ１
の出力信号である許可信号４，５が短絡している場合に
は、メモリ２と３は同時にアクセスされるようになり、
メモリ２に対して書き込まれたときはメモリ３に対して
も同じデータが書き込まれる。したがって、別々のアド
レスを持ちながら、２つのメモリ２と３は同じアドレス
空間に配置されてしまう。正常の場合には、図５（ａ）
に示すようにメモリ２と３のトップアドレスからボトム
アドレスの方向に順時データ「ＦＦ」を書き込んで埋め
尽くし、次いで、図５（ｂ）に示すように、書き込み方
向とは逆方向のボトムアドレスからトップアドレスの方
向にデータの読み出しを行って、その読み出したデータ
「ＦＦ」であるか、否のチェックをする。
体例について説明する。この場合、アドレスデコーダ１
の出力信号である許可信号４，５が短絡している場合に
は、メモリ２と３は同時にアクセスされるようになり、
メモリ２に対して書き込まれたときはメモリ３に対して
も同じデータが書き込まれる。したがって、別々のアド
レスを持ちながら、２つのメモリ２と３は同じアドレス
空間に配置されてしまう。正常の場合には、図５（ａ）
に示すようにメモリ２と３のトップアドレスからボトム
アドレスの方向に順時データ「ＦＦ」を書き込んで埋め
尽くし、次いで、図５（ｂ）に示すように、書き込み方
向とは逆方向のボトムアドレスからトップアドレスの方
向にデータの読み出しを行って、その読み出したデータ
「ＦＦ」であるか、否のチェックをする。
【００３２】このチェックの結果、読み出したデータが
正常な場合には、メモリ２，３のボトムアドレス（この
実施の形態では、「２ＦＦ」）からトップアドレス（こ
の実施の形態では、「１００」）まで何の問題もなくデ
ータ「ＦＦ」を読み出す。何の問題もなく、このデータ
「ＦＦ」を読み出すと、今度は図５（ｃ）に示すよう
に、その反転データとしてのデータ「００」をメモリ
２，３に書き込んでいけるが、メモリ３に「００」のデ
ータを書き込んだときに、同時にメモリ２に「００」の
データが書き込まれた場合に、メモリ２のデータ「Ｆ
Ｆ」のチェックにおいて、「００」が読み出されるため
に、アドレスの異常を検出することができる。
正常な場合には、メモリ２，３のボトムアドレス（この
実施の形態では、「２ＦＦ」）からトップアドレス（こ
の実施の形態では、「１００」）まで何の問題もなくデ
ータ「ＦＦ」を読み出す。何の問題もなく、このデータ
「ＦＦ」を読み出すと、今度は図５（ｃ）に示すよう
に、その反転データとしてのデータ「００」をメモリ
２，３に書き込んでいけるが、メモリ３に「００」のデ
ータを書き込んだときに、同時にメモリ２に「００」の
データが書き込まれた場合に、メモリ２のデータ「Ｆ
Ｆ」のチェックにおいて、「００」が読み出されるため
に、アドレスの異常を検出することができる。
【００３３】また、アドレスバス６の短絡チェック時に
は、図５（ｄ）に示すように、上記図５（ｂ）で示した
ようにメモリ２，３に書き込まれた「ＦＦ」のデータを
ボトムアドレスからトップアドレスの方向に順次読み出
して、その読み出したデータ「ＦＦ」のチェックを行
い、データ「ＦＦ」が読み出されると、図５（ｃ）に示
すように、データ「００」を上書きする。これにより、
図５（ｅ）に示すように、イメージエリアが同時に「０
０」に上書きされる。次いで、図５（ｆ）に示すよう
に、メモリ２，３に書き込まれたデータを読み出してデ
ータが「ＦＦ」であることをチェックするが、図５
（ｅ）に示したようにメモリ２，３はデータ「００」に
書き換えられているので、エラーになり、アドレスバス
６の短絡チェックをすることができる。
は、図５（ｄ）に示すように、上記図５（ｂ）で示した
ようにメモリ２，３に書き込まれた「ＦＦ」のデータを
ボトムアドレスからトップアドレスの方向に順次読み出
して、その読み出したデータ「ＦＦ」のチェックを行
い、データ「ＦＦ」が読み出されると、図５（ｃ）に示
すように、データ「００」を上書きする。これにより、
図５（ｅ）に示すように、イメージエリアが同時に「０
０」に上書きされる。次いで、図５（ｆ）に示すよう
に、メモリ２，３に書き込まれたデータを読み出してデ
ータが「ＦＦ」であることをチェックするが、図５
（ｅ）に示したようにメモリ２，３はデータ「００」に
書き換えられているので、エラーになり、アドレスバス
６の短絡チェックをすることができる。
【００３４】このアドレスバスの短絡チェック時も、短
絡したことにより上記アドレスの異常検出チェックの場
合と同様にして、発生するイメージアドレス、たとえ
ば、アドレスバス６のアドレスバスＡ０とＡ１が短絡し
たとすると、１番地と２番地と３番地が同じアドレスに
配置されることになる。したがって、３番地に異常が検
出できなくても、２番地を読み出したときにデータ「０
０」が読み出され、データ「ＦＦ」でないことを検出す
ることにより、アドレスバス６の異常を検出することが
できる。メモリ２，３に異常の場合には、データ「Ｆ
Ｆ」またはデータ「００」が読み出されるべきフェーズ
で期待値が読み出せなくなるので、メモリ２，３の異常
を検出することができる。
絡したことにより上記アドレスの異常検出チェックの場
合と同様にして、発生するイメージアドレス、たとえ
ば、アドレスバス６のアドレスバスＡ０とＡ１が短絡し
たとすると、１番地と２番地と３番地が同じアドレスに
配置されることになる。したがって、３番地に異常が検
出できなくても、２番地を読み出したときにデータ「０
０」が読み出され、データ「ＦＦ」でないことを検出す
ることにより、アドレスバス６の異常を検出することが
できる。メモリ２，３に異常の場合には、データ「Ｆ
Ｆ」またはデータ「００」が読み出されるべきフェーズ
で期待値が読み出せなくなるので、メモリ２，３の異常
を検出することができる。
【００３５】
【発明の効果】以上のように、この発明によれば、ハー
ドウェアの故障モードを考慮して、データバスのチェッ
ク時には、任意のメモリアドレスに対してデータを書き
込むとともに書き込んだデータを読み出して書き込み前
のデータとの一致の有無を確認するようにし、かつアド
レスおよびメモリ機能のチェック時には、メモリに対し
て任意のデータを埋め尽くした後にそのデータを所定ア
ドレス方向に順次読み出して埋め尽くしたデータである
と確認すると反転データをメモリに書き込んで、そのメ
モリの本来のアドレスを読み出したときに反転データが
読み出されると異常であることを検出するようにしたの
で、データバス、アドレスバスそれぞれを個別にチェッ
クし、データの書き込み、読み出しというという単純な
方法だけでメモリ回路の複雑な故障モードに対して異常
を発見することができ、したがって、メモリのチェック
を確実に行うことができ、チェック速度を向上させるこ
とができる。
ドウェアの故障モードを考慮して、データバスのチェッ
ク時には、任意のメモリアドレスに対してデータを書き
込むとともに書き込んだデータを読み出して書き込み前
のデータとの一致の有無を確認するようにし、かつアド
レスおよびメモリ機能のチェック時には、メモリに対し
て任意のデータを埋め尽くした後にそのデータを所定ア
ドレス方向に順次読み出して埋め尽くしたデータである
と確認すると反転データをメモリに書き込んで、そのメ
モリの本来のアドレスを読み出したときに反転データが
読み出されると異常であることを検出するようにしたの
で、データバス、アドレスバスそれぞれを個別にチェッ
クし、データの書き込み、読み出しというという単純な
方法だけでメモリ回路の複雑な故障モードに対して異常
を発見することができ、したがって、メモリのチェック
を確実に行うことができ、チェック速度を向上させるこ
とができる。
【図１】この発明によるメモリ回路のチェック方法の第
１実施の形態に適用されるメモリ回路を示す回路図であ
る。
１実施の形態に適用されるメモリ回路を示す回路図であ
る。
【図２】この発明によるメモリ回路のチェック方法の第
１実施の形態に適用される全体のチェック手順を示すプ
ログラムを実行するためのフローチャートである。
１実施の形態に適用される全体のチェック手順を示すプ
ログラムを実行するためのフローチャートである。
【図３】図２に示すフローチャートにおけるデータバス
チェックのプログラムを実行する手順を示すフローチャ
ートである。
チェックのプログラムを実行する手順を示すフローチャ
ートである。
【図４】図２に示すフローチャートにおけるアドレスバ
スおよびメモリ機能チェックのプログラムの実行処理手
順を示すフローチャートである。
スおよびメモリ機能チェックのプログラムの実行処理手
順を示すフローチャートである。
【図５】この発明によるメモリ回路のチェック方法によ
りアドレスの異常、短絡、メモリの異常の各検出を説明
するための説明図である。
りアドレスの異常、短絡、メモリの異常の各検出を説明
するための説明図である。
【図６】従来のメモリ回路のチェック方法に適用される
チェック手順を示すプログラムを実行するためのフロー
チャートである。
チェック手順を示すプログラムを実行するためのフロー
チャートである。
１……アドレスデーコーダ、２，３……メモリ、４，５
……許可信号、６……アドレスバス、７……データバ
ス。
……許可信号、６……アドレスバス、７……データバ
ス。
Claims (9)
- 【請求項１】 複数のメモリ中の任意のメモリアドレス
に対して任意のデータをアドレスデコーダから出力され
る許可信号により書き込み、かつ読み出してその読み出
したデータと書き込み前のデータとの比較結果の同一性
の有無の確認によりデータバスチェックを行う第１ステ
ップと、 上記複数のメモリ全体に対して所定データを書き込んで
埋め尽くした後に、上記メモリのアドレスの所定方向の
順に書き込んだデータを読み出して、その読み出したデ
ータが上記所定データの正常を確認すると、その反転デ
ータを上記複数のメモリ全体に上書きする第２ステップ
と、 上記反転データの上書き後に、この反転データを読み出
すことにより同一アドレスにマッピングされたメモリに
上記反転データが書き込まれ、そのメモリ本来のアドレ
スを読み出したときに埋め尽くされたデータではなく、
上記反転データが読み出されると上記メモリの異常を検
出する第３ステップと、 を備えることを特徴とするメモリ回路のチェック方法。 - 【請求項２】 上記所定方向は、上記メモリのアドレス
のボトムアドレスからトップアドレス方向であることを
特徴とする請求項１記載のメモリ回路のチェック方法。 - 【請求項３】 上記所定方向は、上記メモリのアドレス
のトップアドレスからボトムアドレス方向であることを
特徴とする請求項１記載のメモリ回路のチェック方法。 - 【請求項４】 上記メモリの異常検出は、メモリの全体
に対して第１所定データを書き込み、上記第１所定デー
タの書き込み終了後に上記メモリのボトムアドレスから
トップアドレスの方向の順に順次読み出して、その読み
出したデータが上記第１所定データであることを確認
し、この確認の結果、上記第１所定データが正常である
場合に第２所定データを上記メモリに上書きし、この上
書きした第２所定データを読み出して第２所定データで
あることを確認することによりメモリの異常検出を行う
ことを特徴とする請求項１記載のメモリ回路のチェック
方法。 - 【請求項５】 上記メモリの異常検出は、メモリの全体
に対して第１所定データを書き込み、上記第１所定デー
タの書き込み終了後に上記メモリのトップアドレスから
ボトムアドレスの方向の順に順次読み出して、その読み
出したデータが上記第１所定データであることを確認
し、この確認の結果、上記第１所定データが正常である
場合に第２所定データを上記メモリに上書きし、この上
書きした第２所定データを読み出して第２所定データで
あることを確認することによりメモリの異常検出を行う
ことを特徴とする請求項１記載のメモリ回路のチェック
方法。 - 【請求項６】 上記メモリの異常検出は、複数のメモリ
に対する書き込みおよび読み出しに対する許可を与える
アドレスデコーダから出力される許可信号が短絡した場
合に上記複数のメモリ全体に対して第１所定データを書
き込み、上記第１所定データの書き込み終了後に上記メ
モリのボトムアドレスからトップアドレスの方向の順に
順次読み出して、その読み出したデータが上記第１所定
データであることを確認し、この確認の結果、上記第１
所定データが正常である場合に第２所定データを上記メ
モリに上書きし、この上書きした第２所定データを読み
出したときにいずれかのメモリのアドレスの異常を検出
することを特徴とする請求項１記載のメモリ回路のチェ
ック方法。 - 【請求項７】 上記メモリの異常検出は、複数のメモリ
に対する書き込みおよび読み出しに対する許可を与える
アドレスデコーダから出力される許可信号が短絡した場
合に上記複数のメモリ全体に対して第１所定データを書
き込み、上記第１所定データの書き込み終了後に上記メ
モリのトップアドレスからボトムアドレスの方向の順に
順次読み出して、その読み出したデータが上記第１所定
データであることを確認し、この確認の結果、上記第１
所定データが正常である場合に第２所定データを上記メ
モリに上書きし、この上書きした第２所定データを読み
出したときにいずれかのメモリのアドレスの異常を検出
することを特徴とする請求項１記載のメモリ回路のチェ
ック方法。 - 【請求項８】 上記メモリの異常検出は、複数のメモリ
のアドレスバスの短絡時に上記複数のメモリ全体に対し
て第１所定データを書き込み、上記第１所定データの書
き込み終了後に上記メモリのトップアドレスからボトム
アドレスの方向の順に順次読み出して、その読み出した
データが上記第１所定データであることを確認し、この
確認の結果、上記第１所定データが正常である場合に第
２所定データを上記メモリに上書きし、上記メモリの所
定のアドレスのデータの読み出し時に上記第１所定デー
タが読み出されることなく、第２所定データが読み出さ
れることにより、アドレスバスの短絡を検出することを
特徴とする請求項１記載のメモリ回路のチェック方法。 - 【請求項９】 上記メモリの異常検出は、複数のメモリ
のアドレスバスの短絡時に上記複数のメモリ全体に対し
て第１所定データを書き込み、上記第１所定データの書
き込み終了後に上記メモリのボトムアドレスからトップ
アドレスの方向の順に順次読み出して、その読み出した
データが上記第１所定データであることを確認し、この
確認の結果、上記第１所定データが正常である場合に第
２所定データを上記メモリに上書きし、上記メモリの所
定のアドレスのデータの読み出し時に上記第１所定デー
タが読み出されることなく、第２所定データが読み出さ
れることにより、アドレスバスの短絡を検出することを
特徴とする請求項１記載のメモリ回路のチェック方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23842399A JP2001067271A (ja) | 1999-08-25 | 1999-08-25 | メモリ回路のチェック方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23842399A JP2001067271A (ja) | 1999-08-25 | 1999-08-25 | メモリ回路のチェック方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001067271A true JP2001067271A (ja) | 2001-03-16 |
Family
ID=17029999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23842399A Pending JP2001067271A (ja) | 1999-08-25 | 1999-08-25 | メモリ回路のチェック方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001067271A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005124562A1 (ja) * | 2004-06-22 | 2005-12-29 | Mitsubishi Denki Kabushiki Kaisha | エレベータ電子安全装置用システム |
| CN113312294A (zh) * | 2020-02-27 | 2021-08-27 | 瑞昱半导体股份有限公司 | 电子装置以及通讯方法 |
-
1999
- 1999-08-25 JP JP23842399A patent/JP2001067271A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005124562A1 (ja) * | 2004-06-22 | 2005-12-29 | Mitsubishi Denki Kabushiki Kaisha | エレベータ電子安全装置用システム |
| US8140921B2 (en) | 2004-06-22 | 2012-03-20 | Mitsubishi Electric Corporation | System for elevator electronic safety device |
| CN113312294A (zh) * | 2020-02-27 | 2021-08-27 | 瑞昱半导体股份有限公司 | 电子装置以及通讯方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03248251A (ja) | 情報処理装置 | |
| US6539338B1 (en) | Self-diagnostic testing of a network interface adapter | |
| US7464309B2 (en) | Method and apparatus for testing semiconductor memory device and related testing methods | |
| JP3570388B2 (ja) | メモリ診断装置及び診断方法 | |
| JP2001067271A (ja) | メモリ回路のチェック方法 | |
| JP3304105B2 (ja) | 障害診断システム | |
| JPS6051142B2 (ja) | ロギングエラ−制御方式 | |
| JP2818659B2 (ja) | 誤り訂正方式 | |
| JP3173648B2 (ja) | 故障検出方式 | |
| JP3154853B2 (ja) | イリーガルメモリアクセス検出方式 | |
| JP2885420B2 (ja) | 誤り検出機能の検査方式 | |
| JPH01209502A (ja) | プログラマブルコントローラの増設バスチェック装置 | |
| JPH0324657A (ja) | バス診断方式 | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JP2830491B2 (ja) | バスパリティエラー発生位置検出方式 | |
| JPS6142304B2 (ja) | ||
| JP2004334707A (ja) | メモリ検査装置およびメモリ検査方法 | |
| KR100538486B1 (ko) | 시스템 메모리의 결함 검출회로 | |
| JPH04170655A (ja) | 二重化メモリ装置 | |
| CN117608911A (zh) | 微控制器系统及其通信方法 | |
| JP2998282B2 (ja) | メモリ装置 | |
| JP2656600B2 (ja) | 半導体記憶装置の試験方法 | |
| JPH03290745A (ja) | メモリエラー検出・訂正方法 | |
| JPS6218943B2 (ja) | ||
| JPH05225070A (ja) | メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040514 |