JPH05158804A - Ｒａｍチェック方法 - Google Patents
Ｒａｍチェック方法Info
- Publication number
- JPH05158804A JPH05158804A JP3324944A JP32494491A JPH05158804A JP H05158804 A JPH05158804 A JP H05158804A JP 3324944 A JP3324944 A JP 3324944A JP 32494491 A JP32494491 A JP 32494491A JP H05158804 A JPH05158804 A JP H05158804A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- address
- data
- bit
- checked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 ＲＡＭチェック方法に関し、装置が動作中に
ＲＡＭの全アドレスのビット異常及び異常ビットを有す
るアドレス及び異常のあったビットの内容も検出出来る
ＲＡＭチェック方法の提供を目的とする。 【構成】 ＲＡＭ１を有する装置に、マルチタスク方式
で主処理の空き時間に動作し実行する時は割込みを禁止
するＲＡＭチェック手段２を設け、ＲＡＭチェック手段
２では、チェックするアドレスの内容を退避させて、チ
ェックするアドレスの全ビットに対しデータを書込み読
出して書き込んだデータと比較し異常の有無を検出し、
異常であれば異常のあったアドレス及び読出したデータ
を格納してエラー表示を行い、正常であれば退避させた
データを復元することを、ＲＡＭ１の全アドレスに渡り
行うように構成する。
ＲＡＭの全アドレスのビット異常及び異常ビットを有す
るアドレス及び異常のあったビットの内容も検出出来る
ＲＡＭチェック方法の提供を目的とする。 【構成】 ＲＡＭ１を有する装置に、マルチタスク方式
で主処理の空き時間に動作し実行する時は割込みを禁止
するＲＡＭチェック手段２を設け、ＲＡＭチェック手段
２では、チェックするアドレスの内容を退避させて、チ
ェックするアドレスの全ビットに対しデータを書込み読
出して書き込んだデータと比較し異常の有無を検出し、
異常であれば異常のあったアドレス及び読出したデータ
を格納してエラー表示を行い、正常であれば退避させた
データを復元することを、ＲＡＭ１の全アドレスに渡り
行うように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＲＡＭを有する装置が
動作中に、ＲＡＭの全アドレスのビットに異常があるか
どうかをチェックするＲＡＭチェック方法に関する。
動作中に、ＲＡＭの全アドレスのビットに異常があるか
どうかをチェックするＲＡＭチェック方法に関する。
【０００２】
【従来の技術】ＲＡＭを有する装置（計算機）が動作中
にＲＡＭのビット異常をチェックするには、従来はパリ
ティビットを用いるパリティ方式で行っていた。
にＲＡＭのビット異常をチェックするには、従来はパリ
ティビットを用いるパリティ方式で行っていた。
【０００３】
【発明が解決しようとする課題】しかしながら、パリテ
ィ方式ではアクセスしたアドレスのビットしかチェック
出来なく又複数ビットに異常があった時は異常が発見出
来なく又異常ビットを有するアドレス及び異常のあった
ビットの内容も検出出来ない問題点がある。
ィ方式ではアクセスしたアドレスのビットしかチェック
出来なく又複数ビットに異常があった時は異常が発見出
来なく又異常ビットを有するアドレス及び異常のあった
ビットの内容も検出出来ない問題点がある。
【０００４】本発明は、装置が動作中にＲＡＭの全アド
レスのビット異常及び異常ビットを有するアドレス及び
異常のあったビットの内容も検出出来る（このようにす
れば当然複数ビットに異常があった時も検出出来る）Ｒ
ＡＭチェック方法の提供を目的としている。
レスのビット異常及び異常ビットを有するアドレス及び
異常のあったビットの内容も検出出来る（このようにす
れば当然複数ビットに異常があった時も検出出来る）Ｒ
ＡＭチェック方法の提供を目的としている。
【０００５】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図１に示す如く、ＲＡＭ１を有する装置
に、マルチタスク方式で主処理の空き時間に動作し実行
する時は割込みを禁止するＲＡＭチェック手段２を設
け、該ＲＡＭチェック手段２では、チェックするアドレ
スの内容を退避させて、チェックするアドレスの全ビッ
トに対しデータを書込み読出して書き込んだデータと比
較し異常の有無を検出し、異常であれば異常のあったア
ドレス及び読出したデータを格納してエラー表示を行
い、正常であれば退避させたデータを復元することを、
ＲＡＭ１の全アドレスに渡り行うようにする。
ック図である。図１に示す如く、ＲＡＭ１を有する装置
に、マルチタスク方式で主処理の空き時間に動作し実行
する時は割込みを禁止するＲＡＭチェック手段２を設
け、該ＲＡＭチェック手段２では、チェックするアドレ
スの内容を退避させて、チェックするアドレスの全ビッ
トに対しデータを書込み読出して書き込んだデータと比
較し異常の有無を検出し、異常であれば異常のあったア
ドレス及び読出したデータを格納してエラー表示を行
い、正常であれば退避させたデータを復元することを、
ＲＡＭ１の全アドレスに渡り行うようにする。
【０００６】
【作用】本発明にれば、マルチタスク方式で主処理の空
き時間に動作し実行する時は割込みを禁止するＲＡＭチ
ェック手段２にて、チェックするアドレスの内容を退避
させて、チェックするアドレスの全ビットに対しデータ
を書込み読出して書き込んだデータと比較し異常の有無
を検出し、異常であれば異常のあったアドレス及び読出
したデータを格納してエラー表示を行い、正常であれば
退避させたデータを復元することを、ＲＡＭ１の全アド
レスに渡り行うようにする。
き時間に動作し実行する時は割込みを禁止するＲＡＭチ
ェック手段２にて、チェックするアドレスの内容を退避
させて、チェックするアドレスの全ビットに対しデータ
を書込み読出して書き込んだデータと比較し異常の有無
を検出し、異常であれば異常のあったアドレス及び読出
したデータを格納してエラー表示を行い、正常であれば
退避させたデータを復元することを、ＲＡＭ１の全アド
レスに渡り行うようにする。
【０００７】従って、装置が動作中にＲＡＭの全アドレ
スのビット異常及び異常ビットを有するアドレス及び異
常のあったビットの内容も検出出来る。
スのビット異常及び異常ビットを有するアドレス及び異
常のあったビットの内容も検出出来る。
【０００８】
【実施例】図２は本発明の実施例のＲＡＭチェックプロ
グラムのフローチャートである。本発明では、図１に示
すＲＡＭ１を有する装置（計算機）のＲＯＭに図３に示
す如きＲＡＭチェックプログラム（ＲＡＭチェック手段
２）を格納しておき、マルチタスク方式で主処理の空き
時間に動作させる。
グラムのフローチャートである。本発明では、図１に示
すＲＡＭ１を有する装置（計算機）のＲＯＭに図３に示
す如きＲＡＭチェックプログラム（ＲＡＭチェック手段
２）を格納しておき、マルチタスク方式で主処理の空き
時間に動作させる。
【０００９】以下ＲＡＭ１のアドレス対応には図２
（Ａ）に示す如く１バイト（８ビット）を有するものと
して、ＲＡＭチェックプログラムの動作につき図２に従
って説明する。
（Ａ）に示す如く１バイト（８ビット）を有するものと
して、ＲＡＭチェックプログラムの動作につき図２に従
って説明する。
【００１０】ステップ１にて割り込みを禁止し、ステッ
プ２にてチェックするアドレスをセットし、ステップ３
にてチェックするアドレスのデータを退避させステップ
４に進む。
プ２にてチェックするアドレスをセットし、ステップ３
にてチェックするアドレスのデータを退避させステップ
４に進む。
【００１１】ステップ４ではチェックするアドレスに図
２（Ａ）に示す如く５５Ｈを書込み読出しステップ５に
進み、書き込んだデータと読出したデータが等しいかを
チェックし等しければステップ６に進み、そのチェック
するアドレスに図２（Ａ）に示す如くＡＡＨを書込み読
出しステップ７に進む。
２（Ａ）に示す如く５５Ｈを書込み読出しステップ５に
進み、書き込んだデータと読出したデータが等しいかを
チェックし等しければステップ６に進み、そのチェック
するアドレスに図２（Ａ）に示す如くＡＡＨを書込み読
出しステップ７に進む。
【００１２】ステップ７では書き込んだデータと読出し
たデータが等しいかをチェックし等しければステップ８
に進み、退避したデータを元に返しステップ９に進みチ
ェックするアドレスを次のアドレスに更新しステップ１
０に進む。
たデータが等しいかをチェックし等しければステップ８
に進み、退避したデータを元に返しステップ９に進みチ
ェックするアドレスを次のアドレスに更新しステップ１
０に進む。
【００１３】ステップ１０では割り込み禁止を解除し、
ステップ１に帰り、又主処理の空き時間に更新した次の
アドレスにつき上記の動作を繰り返すことで、全アドレ
スに渡りチェックを行う。
ステップ１に帰り、又主処理の空き時間に更新した次の
アドレスにつき上記の動作を繰り返すことで、全アドレ
スに渡りチェックを行う。
【００１４】ステップ５，ステップ７にて、読出したデ
ータが書き込んだデータと等しくなければ異常発生であ
るのでステップ１１に進みエラー発生のアドレス及び読
出したデータをメモリに格納しアラームを発する。
ータが書き込んだデータと等しくなければ異常発生であ
るのでステップ１１に進みエラー発生のアドレス及び読
出したデータをメモリに格納しアラームを発する。
【００１５】尚５５Ｈと、ＡＡＨを書き込むのは、デー
タを書き込んだ時、隣のビットにも影響を及ぼし異常と
なることがあるので、“１”が飛び飛びになるデータを
書き込むようにして隣のビットへの影響迄チェック出来
るようにする為である。
タを書き込んだ時、隣のビットにも影響を及ぼし異常と
なることがあるので、“１”が飛び飛びになるデータを
書き込むようにして隣のビットへの影響迄チェック出来
るようにする為である。
【００１６】このようにすると、装置が動作中にＲＡＭ
の全アドレスのビット異常及び異常ビットを有するアド
レス及び異常のあったビットの内容も検出出来る（この
ようにすれば当然複数ビットに異常があった時も検出出
来る）。
の全アドレスのビット異常及び異常ビットを有するアド
レス及び異常のあったビットの内容も検出出来る（この
ようにすれば当然複数ビットに異常があった時も検出出
来る）。
【００１７】
【発明の効果】以上詳細に説明せる如く本発明によれ
ば、装置が動作中にＲＡＭの全アドレスのビット異常及
び異常ビットを有するアドレス及び異常のあったビット
の内容も検出出来る効果がある。
ば、装置が動作中にＲＡＭの全アドレスのビット異常及
び異常ビットを有するアドレス及び異常のあったビット
の内容も検出出来る効果がある。
【図面の簡単な説明】
【図１】は本発明の原理ブロック図、
【図２】は本発明の実施例のＲＡＭチェックプログラム
のフローチャートである。
のフローチャートである。
１はＲＡＭ、 ２はＲＡＭチェック手段を示す。
Claims (1)
- 【請求項１】 ＲＡＭ（１）を有する装置に、マルチタ
スク方式で主処理の空き時間に動作し実行する時は割込
みを禁止するＲＡＭチェック手段（２）を設け、該ＲＡ
Ｍチェック手段（２）では、チェックするアドレスの内
容を退避させて、チェックするアドレスの全ビットに対
しデータを書込み読出して書き込んだデータと比較し異
常の有無を検出し、異常であれば異常のあったアドレス
及び読出したデータを格納してエラー表示を行い、正常
であれば退避させたデータを復元することを、該ＲＡＭ
（１）の全アドレスに渡り行うようにしたことを特徴と
するＲＡＭチェック方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3324944A JPH05158804A (ja) | 1991-12-10 | 1991-12-10 | Ｒａｍチェック方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3324944A JPH05158804A (ja) | 1991-12-10 | 1991-12-10 | Ｒａｍチェック方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05158804A true JPH05158804A (ja) | 1993-06-25 |
Family
ID=18171372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3324944A Withdrawn JPH05158804A (ja) | 1991-12-10 | 1991-12-10 | Ｒａｍチェック方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05158804A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002244934A (ja) * | 2001-02-19 | 2002-08-30 | Toyo Commun Equip Co Ltd | メモリ監視装置および方法 |
| JP2002288048A (ja) * | 2001-03-28 | 2002-10-04 | Nippon Signal Co Ltd:The | ワンチップマイクロコントローラ及びそのシステム |
| JP2009252026A (ja) * | 2008-04-08 | 2009-10-29 | Kyocera Mita Corp | メモリ診断装置、及び情報処理装置 |
| JP2010238192A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Ltd | メモリ制御装置、メモリモジュール及びメモリ制御方法 |
-
1991
- 1991-12-10 JP JP3324944A patent/JPH05158804A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002244934A (ja) * | 2001-02-19 | 2002-08-30 | Toyo Commun Equip Co Ltd | メモリ監視装置および方法 |
| JP2002288048A (ja) * | 2001-03-28 | 2002-10-04 | Nippon Signal Co Ltd:The | ワンチップマイクロコントローラ及びそのシステム |
| JP4748871B2 (ja) * | 2001-03-28 | 2011-08-17 | 日本信号株式会社 | ワンチップマイクロコントローラシステム |
| JP2009252026A (ja) * | 2008-04-08 | 2009-10-29 | Kyocera Mita Corp | メモリ診断装置、及び情報処理装置 |
| JP2010238192A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Ltd | メモリ制御装置、メモリモジュール及びメモリ制御方法 |
| US8495463B2 (en) | 2009-03-31 | 2013-07-23 | Fujitsu Limited | Memory controlling apparatus and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4535455A (en) | Correction and monitoring of transient errors in a memory system | |
| JPH05158804A (ja) | Ｒａｍチェック方法 | |
| JPH0863406A (ja) | メモリアクセス制御装置 | |
| JP2002244934A (ja) | メモリ監視装置および方法 | |
| JPH0778731B2 (ja) | 情報処理装置 | |
| JPH0454656A (ja) | 電子機器 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPH07302226A (ja) | メモリ不正アクセス検出回路 | |
| JPH064336A (ja) | 情報処理装置 | |
| JPH06202879A (ja) | 割込み処理方法 | |
| JP2002073375A (ja) | マイクロコンピュータを有するシステムにおけるソフトウェアの動作監視方法 | |
| JPH10187202A (ja) | マイクロプロセッサ制御装置 | |
| JPH064412A (ja) | ローカルメモリ検査訂正回路 | |
| JPH02301836A (ja) | データ処理システム | |
| JPH06202957A (ja) | メモリ保護装置 | |
| JPH03290745A (ja) | メモリエラー検出・訂正方法 | |
| JP2000122887A (ja) | ハードウェア異常検出方法 | |
| JPH0481953A (ja) | メモリ装置 | |
| JPH04153754A (ja) | 記憶制御方式 | |
| JPS63118953A (ja) | パリテイ異常検出方式 | |
| JPH02110741A (ja) | マイクロプログラム制御装置 | |
| JPH07295807A (ja) | マイクロプログラム制御装置 | |
| JPH04365145A (ja) | メモリ障害処理方法 | |
| JPS60252971A (ja) | 記憶装置アクセス制御方式 | |
| JPH0281243A (ja) | 主記憶内容の破壊防止方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |