JPH06202957A - メモリ保護装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、プログラム・フェッチ・アドレス
をモニタし、不当書込みが発生した時のプログラム・フ
ェッチ・アドレスを知ることができるメモリ保護装置を
提供することを目的とする。 【構成】 ＣＰＵ１１は、メモリライトプロテクト装置
１５にメモリプロテクト設定信号を出力し、メモリ１３
内のライトプロテクトエリアを設定するプロテクト情報
を通知し、プログラムＲＯＭ１２に内に格納された各種
演算プログラムの実行時、そのプログラムフェッチ信号
を不当書込情報装置１４に出力し、プログラムＲＯＭ１
２のプログラム・フェッチ・アドレス情報を出力し、ま
た、ＣＰＵ１１は、メモリライトプロテクト装置１５か
ら入力される割込信号によって不当書込みの発生が通知
されると、不当書込情報装置１４に直前にラッチされた
プログラム・フェッチ・アドレス情報をデータバス１６
を介して読み出し、不当書込みが発生した旨の情報とプ
ログラム・フェッチ・アドレス情報を通知する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリ保護装置に係
り、詳細には、マイコンシステム等におけるメモリへの
不当書込みを防止するメモリ保護装置に関する。

【０００２】

【従来の技術】従来、マイコンシステム等におけるメモ
リ保護として代表的なものにメモリへの不当書込みを防
止するためのライトプロテクトという手法がある。この
ライトプロテクト手法は、例えば、図４に示すように、
ＣＰＵ１、メモリ２及びメモリライトプロテクト装置３
から構成されるマイコンシステムにおいて、ＣＰＵ１が
メモリライトプロテクト装置３に出力するプロテクト領
域設定信号により、予めメモリ２の書込み禁止領域を設
定し、メモリライトプロテクト装置３は、ＣＰＵ１から
アドレスバス４に出力されるアドレス及びメモリコント
ロール信号により書メモリ２内のアドレスへの込み要求
を監視し、何等かの要因（多くはプログラムのバグによ
るもの）で、メモリ２内の設定した書込み禁止領域への
書込み要求が発生した場合、メモリ２に出力するメモリ
ライト信号の出力を中止するとともに、割込信号をＣＰ
Ｕ２に出力して不当書込みである旨を通知して以後の処
理を中止することにより、メモリ２への不当書込みを禁
止し、メモリを保護するようにしている。

【０００３】また、このライトプロテクト手法を発展さ
せて、不当書込みを検出した場合、実際にアクセスされ
たメモリのアドレスや書込もうとしたデータを不当書込
み情報として通知するようにし、プログラムのバグの解
析を容易にしたシステムもある。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のメモリのライトプロテクト手法にあっては、
不当書込みを検出した場合、実際にアクセスされたメモ
リのアドレスや書込もうとしたデータを不当書込み情報
として通知するだけであったため、その不当書込みを発
生させたプログラムの中で、どのプログラム・フェッチ
・アドレスによるものかを知ることができないという問
題点があった。

【０００５】本発明の課題は、プログラム・フェッチ・
アドレスをモニタし、不当書込みが発生した時のプログ
ラム・フェッチ・アドレスを知ることができるようにす
ることである。

【０００６】

【課題を解決するための手段】本発明の手段は次の通り
である。

【０００７】本発明は、メモリの書込み禁止領域に対す
るアクセスを検出し、不当書込みを禁止するメモリ保護
手段を有するメモリ保護装置において、プログラムの実
行に応じてプログラム・フェッチ・アドレスを記憶する
不当書込情報記憶手段と、前記メモリ保護手段が不当書
込を検出した際に、該不当書込情報記憶手段に対してフ
ェッチ動作を中止させる制御手段とを具備したことを特
徴としている。

【０００８】

【作用】本発明の手段の作用は次の通りである。

【０００９】本発明によれば、メモリの書込み禁止領域
に対するアクセスを検出し、不当書込みを禁止するメモ
リ保護手段を有するメモリ保護装置において、プログラ
ムの実行に応じてプログラム・フェッチ・アドレスが不
当書込情報記憶手段に記憶され、前記メモリ保護手段が
不当書込を検出した際に、制御手段により該不当書込情
報記憶手段に対してフェッチ動作を中止させる。

【００１０】したがって、メモリを保護することができ
るとともに、不当書込みを発生する要因となったプログ
ラムの所在を示すアドレス情報を知ることができ、不当
書込みの原因究明を容易にすることができる。

【００１１】

【実施例】以下、図１〜図３を参照して実施例を説明す
る。

【００１２】図１〜図３は、本発明のメモリ保護装置を
適用したのマイコンシステムの一実施例を示す図であ
る。

【００１３】まず、構成を説明する。図１は、マイコン
システム１０のブロック構成図である。この図におい
て、マイコンシステム１０は、ＣＰＵ１１、プログラム
ＲＯＭ１２、メモリ１３、不当書込情報装置１４及びメ
モリライトプロテクト装置１５により構成され、各部
は、データバス１６及びアドレスバス１７に接続されて
いる。

【００１４】ＣＰＵ１１は、プログラムＲＯＭ１２に内
に格納された各種演算プログラムに基づいて各種演算プ
ログラムを実行し、データバス１６及びアドレスバス１
７を介してメモに１３内のアドレスにアクセスし、デー
タの読み出しやデータの書き換えを行い、データの書き
換えを行う時は、メモリコントロール信号をメモリライ
トプロテクト装置１５に出力し、メモリライトプロテク
ト装置１５を介してメモリライト信号をメモリ１３に出
力する。

【００１５】また、ＣＰＵ１１は、メモリライトプロテ
クト装置１５にメモリプロテクト設定信号を出力し、す
なわち、予めメモリライトプロテクト装置１５にメモリ
１３内のライトプロテクトエリアを設定するプロテクト
情報を通知するとともに、プログラムＲＯＭ１２に内に
格納された各種演算プログラムの実行時、そのプログラ
ムフェッチ信号を不当書込情報装置１４に出力し、すな
わち、プログラムＲＯＭ１２のプログラム・フェッチ・
アドレス情報を出力する。また、ＣＰＵ１１には、メモ
リライトプロテクト装置１５から割込信号が入力されて
おり、この割込信号によって不当書込みが発生したこと
が通知されると、不当書込情報装置１４に直前にラッチ
されたプログラム・フェッチ・アドレス情報をデータバ
ス１６を介して読み出し、不当書込みが発生した旨の情
報とともにプログラム・フェッチ・アドレス情報を図外
のＣＲＴ等に表示する。

【００１６】プログラムＲＡＭ１２は、ＣＰＵ１１によ
り実行される各種演算プログラムを格納する。メモリ１
３は、ＲＡＭ等から構成され、ＣＰＵ１１により実行さ
れる各種演算プログラムにより処理され、データバス１
６を介して読み出し、書込みされるデータを格納するメ
モリエリアを形成し、そのメモリエリアは、アドレスバ
ス１７を介してアクセスされるアドレス毎に分割され
る。

【００１７】不当書込情報装置１４は、図２に示すよう
に、数ワードのアドレス情報をラッチするレジスタによ
り構成され、ＣＰＵ１１から入力されるプログラムフェ
ッチ信号によりプログラムＲＯＭ１２のプログラム・フ
ェッチ・アドレス情報を順次レジスタ内にラッチする。
このラッチ動作は、メモリライトプロテクト装置１５か
ら割込信号が出力されるまで続けられ、割込信号が出力
された時点で、直前にラッチしたプログラム・フェッチ
・アドレスは、データバス１６を介してＣＰＵ１１によ
り読み出される。

【００１８】メモリライトプロテクト装置１５は、ＣＰ
Ｕ１１からメモリプロテクト設定信号により入力された
ライトプロテクトエリアを設定するプロテクト情報に基
づいて、アドレスバス１７にＣＰＵ１１から出力される
アドレスをモニタし、ライトプロテクトエリアに対し
て、ＣＰＵ１１から入力されるメモリコントロール信号
により書込み要求が発生すると、メモリ１３に出力する
メモリライト信号をマスクするとともに、ＣＰＵ１１に
対して割込信号を出力し、不当書込みが発生した旨を通
知する。

【００１９】次に、本実施例の動作を説明する。

【００２０】上記マイコンシステム１０内の各部におけ
る動作を図３（ａ）〜（ｅ）に示す信号のタイミングチ
ャートを参照して説明する。

【００２１】まず、演算処理の開始前に、ＣＰＵ１１か
らメモリライトプロテクト装置１５に対してメモリプロ
テクト設定信号が出力されてライトプロテクトエリアを
設定するプロテクト情報がセットされる。次いで、ＣＰ
Ｕ１１によりプログラムＲＯＭ１２に格納された所定の
演算プログラムに従って演算処理が開始され、ＣＰＵ１
１からメモリライトプロテクト装置１５にメモリコント
ロール信号が出力されて、メモリライトプロテクト装置
１５を介してメモリライト信号が、メモリ１３に出力さ
れることにより、メモリ１３に対してデータバス１６及
びアドレスバス１７を介して処理データの読み出し、書
込み動作が実行される。

【００２２】この処理データの読み出し、書込み動作に
際して、ＣＰＵ１１から不当書込情報装置１４に対して
実行中のプログラムのプログラム・フェッチ・アドレス
情報が、プログラムフェッチ信号として順次出力され
（図３（ｂ）参照）、不当書込情報装置１４内の上記図
２に示したレジスタにラッチされる（図３（ａ）参
照）。また、処理データの読み出し、書込み動作に際し
て、ＣＰＵ１１からアドレスバス１７に出力されるアド
レスは、メモリライトプロテクト装置１５によりモニタ
されている。

【００２３】メモリライトプロテクト装置１５では、モ
ニタ中のアドレスが上記メモリプロテクト設定信号によ
るプロテクト情報により設定されたメモリ１３内のライ
トプロテクトエリアへの書込みか否かがチェックされ、
そのライトプロテクトエリアへのアドレスとメモリコン
トロール信号が出力されると（図３（ｃ）参照）、すな
わち、図３では、ライトプロテクトエリアのアドレスと
してアドレスが設定された場合を示しており、メモリ
ライトプロテクト装置１５からメモリ１３に出力される
メモリライト信号がプロテクトされる（図３（ｄ）参
照）。

【００２４】この時、メモリライトプロテクト装置１５
からＣＰＵ１１と不当書込情報装置１４に対して割込信
号が出力され（図３（ｅ）参照）、ＣＰＵ１１に不当書
込みが発生した旨が通知される。不当書込情報装置１４
では、割込信号の発生によりプログラム・フェッチ・ア
ドレス情報のラッチが停止され、ＣＰＵ１１では、割込
信号の発生の直前に、不当書込情報装置１４内のレジス
タにラッチされたプログラム・フェッチ・アドレス情報
がデータバス１４を介して読み出され、図外のＣＲＴ等
に出力され、不当書込みが発生した旨のメッセージとと
もに、その読み出したプログラム・フェッチ・アドレス
情報が表示されて通知される。

【００２５】したがって、マイコンシステム１０におい
ては、不当書込情報装置１４を付加し、不当書込みが発
生した時、メモリ１３への書込みを停止するとともに、
その不当書込みが発生したプログラムＲＯＭ１２のプロ
グラム・フェッチ・アドレス情報を通知するようにした
ことにより、メモリを保護することができるとともに、
不当書込みを発生する要因となったプログラムの所在を
示すアドレス情報を通知することができ、不当書込みの
原因究明を容易にすることができる。

【００２６】

【発明の効果】本発明によれば、プログラムの実行に応
じてプログラム・フェッチ・アドレスを不当書込情報記
憶手段に記憶し、メモリ保護手段が不当書込を検出した
際に、制御手段により該不当書込情報記憶手段に対して
フェッチ動作を中止するので、メモリを保護することが
できるとともに、不当書込みを発生する要因となったプ
ログラムの所在を示すアドレス情報を知ることができ、
不当書込みの原因究明を容易にすることができる。

【図面の簡単な説明】

【図１】本発明のメモリ保護装置を適用したマイコンシ
ステムのブロック構成図。

【図２】図１の不当書込情報装置内の構成図。

【図３】図１のマイコンシステム内の各部における動作
を説明するための信号のタイミングチャート。

【図４】従来のマイコンシステムにおけるメモリ保護装
置の構成を示す図。

【符号の説明】

１０ マイコンシステム １１ ＣＰＵ １２ プログラムＲＯＭ １３ メモリ １４ 不当書込情報装置 １５ メモリライトプロテクト装置 １６ データバス １７ アドレスバス

Claims (1)

【特許請求の範囲】
1. 【請求項１】 メモリの書込み禁止領域に対するアクセ
   スを検出し、不当書込みを禁止するメモリ保護手段を有
   するメモリ保護装置において、 プログラムの実行に応じてプログラム・フェッチ・アド
   レスを記憶する不当書込情報記憶手段と、 上記メモリ保護手段が不当書込を検出した際に、該不当
   書込情報記憶手段に対してフェッチ動作を中止させる制
   御手段とを具備したことを特徴とするメモリ保護装置。