JPS61177558A - ランダムアクセスメモリの機能チエツク方法 - Google Patents
ランダムアクセスメモリの機能チエツク方法Info
- Publication number
- JPS61177558A JPS61177558A JP1642985A JP1642985A JPS61177558A JP S61177558 A JPS61177558 A JP S61177558A JP 1642985 A JP1642985 A JP 1642985A JP 1642985 A JP1642985 A JP 1642985A JP S61177558 A JPS61177558 A JP S61177558A
- Authority
- JP
- Japan
- Prior art keywords
- data
- random access
- access memory
- register
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は車載ｉイクロコンピュータ等におけるランダ
ムアクセスメモリの機能をチェックする方法に関する。
ムアクセスメモリの機能をチェックする方法に関する。
ランダムアクセスメモリ（以下ＲＡＭという）は、マイ
クロプロセッサからのアドレス信号を受けて指定された
番地（アドレス）を解読してその番地を選び出し、さら
に制御信号を受けてその番地に一定のタイミングでデー
タを書き込んだシ。
クロプロセッサからのアドレス信号を受けて指定された
番地（アドレス）を解読してその番地を選び出し、さら
に制御信号を受けてその番地に一定のタイミングでデー
タを書き込んだシ。
その番地からデータを読み出したルする。そしてかかる
ＲＡＭの機能チェック方法として、第３図のフロー図に
示すものがろる。ここでは１機能チェックを行うべきＲ
ＡＭが複数個おる場合について説明する。先ず、複数個
のＲＡＭに対して並列的にその機能チェックを行うべき
Ｘ番地に１１１ ｅ書き込み（ステップａ）、そのＲＡ
ＭのＸ番地に書き込まれたデータを読み出す（ステップ
ｂ）。
ＲＡＭの機能チェック方法として、第３図のフロー図に
示すものがろる。ここでは１機能チェックを行うべきＲ
ＡＭが複数個おる場合について説明する。先ず、複数個
のＲＡＭに対して並列的にその機能チェックを行うべき
Ｘ番地に１１１ ｅ書き込み（ステップａ）、そのＲＡ
ＭのＸ番地に書き込まれたデータを読み出す（ステップ
ｂ）。
ついでこうしてＲＡＭのＸ番地から読み出したデータが
１１１か否かを調べる（ステップＯ）ｏここで１１１で
あると判定さｒ′Ｌり場合には、矢に前記ＲＡＭのＸ番
地にＩＯ＠七畳き込み（ステップｄ）。
１１１か否かを調べる（ステップＯ）ｏここで１１１で
あると判定さｒ′Ｌり場合には、矢に前記ＲＡＭのＸ番
地にＩＯ＠七畳き込み（ステップｄ）。
そのＲＡＭのＸ番地に曹き込’：［ｔ７ｔデータを読み
出しくステップｅ ） ｔこのＲＡＭのＸ番地から読み
出したデータが１０１であるか否かを判定する（ステッ
プｆ）。ここでＩＯｌでるると判定された場合にはその
Ｘ番地の機能が艮であると判断するとともに、こりして
ＲＡＭのすべての番地について機能チェックを行い、機
能チェックを終了したか否かを判定しくステップｇ）、
すべてのチェックを終了したときにはかかるチェック作
業を終了する。しかし、まだチェックすべき矢の番地Ｘ
＋１（またはＸ−１）があるときは、かかる番地Ｘ＋１
（！７ｅはＸ−１）を指定しくステップｈ）、ついでス
テップａ以下の作業を繰シ返す。また、ステップＣおよ
びステップｆにおいてＲＡＭのＸ番地に曹き込んだデー
タとこのＲＡＭのＸ番地から読み出したデータとが一致
しないと判定された場合には、ＲＡＭの機能が故障して
いることを報知する（ステップｉ）。
出しくステップｅ ） ｔこのＲＡＭのＸ番地から読み
出したデータが１０１であるか否かを判定する（ステッ
プｆ）。ここでＩＯｌでるると判定された場合にはその
Ｘ番地の機能が艮であると判断するとともに、こりして
ＲＡＭのすべての番地について機能チェックを行い、機
能チェックを終了したか否かを判定しくステップｇ）、
すべてのチェックを終了したときにはかかるチェック作
業を終了する。しかし、まだチェックすべき矢の番地Ｘ
＋１（またはＸ−１）があるときは、かかる番地Ｘ＋１
（！７ｅはＸ−１）を指定しくステップｈ）、ついでス
テップａ以下の作業を繰シ返す。また、ステップＣおよ
びステップｆにおいてＲＡＭのＸ番地に曹き込んだデー
タとこのＲＡＭのＸ番地から読み出したデータとが一致
しないと判定された場合には、ＲＡＭの機能が故障して
いることを報知する（ステップｉ）。
従って、かかるＲＡＭの機能チェック方法によｎば、下
記の■〜■の５つの故障モードのうち■〜■の４つの故
障モードを判定できる。
記の■〜■の５つの故障モードのうち■〜■の４つの故
障モードを判定できる。
■読み出したデータがＳｏｌのままで変化しない場合は
ステップｃ（１回目の判定）によって故障と判定する。
ステップｃ（１回目の判定）によって故障と判定する。
■読み出したデータが１１′の１まで変化しない場合は
ステップｆ（２回目の判定）によって故障と判定する。
ステップｆ（２回目の判定）によって故障と判定する。
■初期値が“０°で１１”を誉き込んだ後１１１の１１
の場合はステップｆによって故障と判定する。■＠ＩＩ
？：書き込むと“Ｏ＠。
の場合はステップｆによって故障と判定する。■＠ＩＩ
？：書き込むと“Ｏ＠。
”ｏ’ １書き込むと１１１の場合はステップＣによっ
て故障と判定する。■初期値が１１１で１０１ヲ曹き込
んだ後１０１の１１の場合は判定できない。
て故障と判定する。■初期値が１１１で１０１ヲ曹き込
んだ後１０１の１１の場合は判定できない。
なお、上記説明ではＲＡＭが複数個の場合にっいて説明
を行ったが、１個の場合でも同様でおる。
を行ったが、１個の場合でも同様でおる。
しかしながら、このような従来に２けるＲＡＭの機能チ
ェック方法にあっては、特定のデータを書き込みさらに
この書き込んだデータを読み出してその特定データと同
一か否かを判定するため。
ェック方法にあっては、特定のデータを書き込みさらに
この書き込んだデータを読み出してその特定データと同
一か否かを判定するため。
この判定作業によると保存しておき交いＲＡＭ中の記憶
データを破壊してし１うほか、上記の故障モード■の判
定ができないといり問題点がめった。
データを破壊してし１うほか、上記の故障モード■の判
定ができないといり問題点がめった。
この発明はかかる従来の問題点に着目してたさｒｔたち
ので、機能判定作業前のＲＡＭｌ７３容と判定作業後の
ＲＡＭ内容とを同一に維持し、保存したいＲＡＭ中の記
憶データの消失を防止でき、しかも前記の５つの故障モ
ードを全て判定できるＲＡＭの機能チェック方法を提供
するこＺ二を目的とする。
ので、機能判定作業前のＲＡＭｌ７３容と判定作業後の
ＲＡＭ内容とを同一に維持し、保存したいＲＡＭ中の記
憶データの消失を防止でき、しかも前記の５つの故障モ
ードを全て判定できるＲＡＭの機能チェック方法を提供
するこＺ二を目的とする。
この発明にかかるＲＡＭの機能チェック方法は。
リードオ／リメそり内のランダムアクセスメモリチェッ
クプログラムに従って、ＲＡＭの特定番地に記憶されて
いるデータを読み出し、その記憶データとその反転デー
タとをマイクロプロセッサ内の第１および第２のレジス
タに一旦記憶保持させ、その第２のレジスタ内に記憶さ
れているデータを読み出してＲＡ Ｉｖｌの特定番地に
書き込み、この書き込んだデータと第２のレジスタ内に
記憶さねているデータとを読み出して両データが同一が
否かの１回目の比較判定を行い、これにより両データが
一致している場合には、上記ＲＡＭの特定番地に第１の
レジスタのデータを書き込んで、この書き込んだデータ
と第１のレジスタのデータとを読み出して両データが同
一か否かの２回目の比較判定を行い１両データが一致し
ている場合に２いて。
クプログラムに従って、ＲＡＭの特定番地に記憶されて
いるデータを読み出し、その記憶データとその反転デー
タとをマイクロプロセッサ内の第１および第２のレジス
タに一旦記憶保持させ、その第２のレジスタ内に記憶さ
れているデータを読み出してＲＡ Ｉｖｌの特定番地に
書き込み、この書き込んだデータと第２のレジスタ内に
記憶さねているデータとを読み出して両データが同一が
否かの１回目の比較判定を行い、これにより両データが
一致している場合には、上記ＲＡＭの特定番地に第１の
レジスタのデータを書き込んで、この書き込んだデータ
と第１のレジスタのデータとを読み出して両データが同
一か否かの２回目の比較判定を行い１両データが一致し
ている場合に２いて。
他のチェックすべき番地がある場合に、こｎらについて
％Ｐｌ碌のデータ比較を行い、上記１回目および２回目
の比較判定によって、比較すべき両データが不一致のと
きは、ＲＡＭが故障であるとしてこｎを報知するよりに
し次ものでろる。
％Ｐｌ碌のデータ比較を行い、上記１回目および２回目
の比較判定によって、比較すべき両データが不一致のと
きは、ＲＡＭが故障であるとしてこｎを報知するよりに
し次ものでろる。
この発明に２いては、ランダムアクセスメモリチェック
プログラムによって、ＲＡＭのデータを−Ｈマイクロプ
ロセッサのレジスタに記憶すせ、この記憶させたレジス
タ内のデータを読み出してＲＡＭの特定番地に書き込み
、さらにこのＲＡＭから読み出したデータと上記レジス
タ内のデータとの一致、不一致を検出し、これによりＲ
ＡＭの機能が良か否かを判断するものであるから、 Ｒ
ＡＭ中に保存しであるデータが１判定作業後に失わｎる
ことを防止することになる。
プログラムによって、ＲＡＭのデータを−Ｈマイクロプ
ロセッサのレジスタに記憶すせ、この記憶させたレジス
タ内のデータを読み出してＲＡＭの特定番地に書き込み
、さらにこのＲＡＭから読み出したデータと上記レジス
タ内のデータとの一致、不一致を検出し、これによりＲ
ＡＭの機能が良か否かを判断するものであるから、 Ｒ
ＡＭ中に保存しであるデータが１判定作業後に失わｎる
ことを防止することになる。
以下、この発明を図面に基づいて説明する。第１図はこ
の発明の方法を実施するマイクロコンピュータシステム
のブロック接続図、第２図はこの発明の機能チェック方
法を説明するフロー図である。第１−図において、１は
マイクロプロセッサ（ＣＰＵ）、１１．１２はマイクロ
プロセッサ１に設けた第１２よび第２のレジスタ、２は
第２図のランダムアクセスメモリチェックプログラムヲ
頁するリードオンリメモリ（ＲＯＭ）、３はランダムア
クセスメモリ（ＲＡＭ）、４は入出力回路（Ｉｌｏ）、
５はデータバス、６はアドレスバスである。
の発明の方法を実施するマイクロコンピュータシステム
のブロック接続図、第２図はこの発明の機能チェック方
法を説明するフロー図である。第１−図において、１は
マイクロプロセッサ（ＣＰＵ）、１１．１２はマイクロ
プロセッサ１に設けた第１２よび第２のレジスタ、２は
第２図のランダムアクセスメモリチェックプログラムヲ
頁するリードオンリメモリ（ＲＯＭ）、３はランダムア
クセスメモリ（ＲＡＭ）、４は入出力回路（Ｉｌｏ）、
５はデータバス、６はアドレスバスである。
矢に、上記機能チェックシステムの動作を第２図につい
て説明する。
て説明する。
先ず、システム電源Ｖ８投入時にＲＡＭ３のＸ番地の記
憶データを読み出して、これｔｃＰＵＩ内の第１のレジ
スタ１１内にラッチしくステップａ）、さらにこのラッ
チした記憶データを反転させた反転データｔｃＰＵｉ内
の第２のレジスタ１２にラッテさせる（ステップｂ）。
憶データを読み出して、これｔｃＰＵＩ内の第１のレジ
スタ１１内にラッチしくステップａ）、さらにこのラッ
チした記憶データを反転させた反転データｔｃＰＵｉ内
の第２のレジスタ１２にラッテさせる（ステップｂ）。
次に、第２のレジスタ１２にラッチしたデータをＲＡＭ
３のＸ番地に書き込んで（ステップＣ）、そのＲＡＭ３
のＸ番地に書き込んだデータを読み出す（ステップｄ）
。久に、このＲＡＭ３から読み出したデータが第２のレ
ジスタ１２に保存されているデータと同一か否かを判定
しくステップｅ）、同一であると判定した場合には、矢
に、第１のレジスタ１１にラッテしたデータをＲＡＭ３
のＸ番地に書き込む（ステップｆ ） ｏ ｔ＊、この
ＲＡＭ３のＸ番地に誓き込んだデータを読み出しくステ
ップｇ）、この読み出したＲＡＭ３のデータが第１のレ
ジスタ１１にラッテさせたデータと同一か否かを判定し
くステップｈ）、同一と判定した場合には、ＲＡＭ３の
全ての番地のチェックを行い、全てのチェックが終了し
たと判定した場合は１作業を終了する（ステップｌ）。
３のＸ番地に書き込んで（ステップＣ）、そのＲＡＭ３
のＸ番地に書き込んだデータを読み出す（ステップｄ）
。久に、このＲＡＭ３から読み出したデータが第２のレ
ジスタ１２に保存されているデータと同一か否かを判定
しくステップｅ）、同一であると判定した場合には、矢
に、第１のレジスタ１１にラッテしたデータをＲＡＭ３
のＸ番地に書き込む（ステップｆ ） ｏ ｔ＊、この
ＲＡＭ３のＸ番地に誓き込んだデータを読み出しくステ
ップｇ）、この読み出したＲＡＭ３のデータが第１のレ
ジスタ１１にラッテさせたデータと同一か否かを判定し
くステップｈ）、同一と判定した場合には、ＲＡＭ３の
全ての番地のチェックを行い、全てのチェックが終了し
たと判定した場合は１作業を終了する（ステップｌ）。
しかし、まだチェックすべき次の番地Ｘ＋１（！たはＸ
−１）があるときは、かかる番地Ｘ＋１（１７ｔはＸ−
１）ｅ指定しくステップｊ）、ステップａ以下の作業を
繰９返す。
−１）があるときは、かかる番地Ｘ＋１（１７ｔはＸ−
１）ｅ指定しくステップｊ）、ステップａ以下の作業を
繰９返す。
ｔ７ｔ、ステップｅ＆よびステップｈにおいて、ＲＡＭ
のＸ番地から読み出したデータと各レジスタ１１．１２
にラッチしたデータとが一致しないと判定さｒした場合
には、ＲＡＭ３の機能が故障し皮と判断して、これを入
出力回路４を介して外部警報器を駆動することにより報
知する（ステップｋ）。
のＸ番地から読み出したデータと各レジスタ１１．１２
にラッチしたデータとが一致しないと判定さｒした場合
には、ＲＡＭ３の機能が故障し皮と判断して、これを入
出力回路４を介して外部警報器を駆動することにより報
知する（ステップｋ）。
このようにすれば、ＲＡＭに記憶されたデータが第１の
レジスタ１１中に保存さｎかつ上記判定作業の中のステ
ップｆによって再び書き込１ｎることから、保存したい
ＲＡＭａ中の記憶データを破壊せずにすむ。ＩＬ前記の
５つの故障そ−ドの判定も全て可能になる。
レジスタ１１中に保存さｎかつ上記判定作業の中のステ
ップｆによって再び書き込１ｎることから、保存したい
ＲＡＭａ中の記憶データを破壊せずにすむ。ＩＬ前記の
５つの故障そ−ドの判定も全て可能になる。
以上説明してきたように、この発明によれば、機能チェ
ック前のＲＡＭ３の内容と機能チェック後のＲＡＭ３の
内容とを同一に保つことができるので１機能チェック後
もそのＲＡＭ中の頁用なデータを保存できるとともに、
５つの故障モードの判定が可能になるとい５効来が得ら
れるものでめる。
ック前のＲＡＭ３の内容と機能チェック後のＲＡＭ３の
内容とを同一に保つことができるので１機能チェック後
もそのＲＡＭ中の頁用なデータを保存できるとともに、
５つの故障モードの判定が可能になるとい５効来が得ら
れるものでめる。
第１図はこの発明にかかるランダムアクセスメモリの機
能チェック方法を実施するための機能チェックシステム
を示すブロック接続図、第２図はランダムアクセスメモ
リの機能チェック方法を説明するフロー図、第３図は従
来のランダムアクセスメモリの機能チェック方法を説明
するフロー図である。 １・・・マイクロプロセッサ、２・・・リードオンリメ
モリ、３・・・ランダムアクセスメモリ。 第１図
能チェック方法を実施するための機能チェックシステム
を示すブロック接続図、第２図はランダムアクセスメモ
リの機能チェック方法を説明するフロー図、第３図は従
来のランダムアクセスメモリの機能チェック方法を説明
するフロー図である。 １・・・マイクロプロセッサ、２・・・リードオンリメ
モリ、３・・・ランダムアクセスメモリ。 第１図
Claims (2)
- （１）マイクロプロセッサ（１）によりリードオンリメ
モリ（２）内のランダムアクセスメモリチェックプログ
ラムに従つてランダムアクセスメモリ（３）の機能チェ
ックを行う方法において、前記ランダムアクセスメモリ
チェックプログラムは、ランダムアクセスメモリ（３）
の複数の番地のうち機能チェックを行うべく指定された
ある１つの特定番地に記憶されているデータを読み出し
、その記憶データとその反転データとをマイクロプロセ
ッサ（１）内の第１および第２のレジスタ（１１）、（
１２）内にそれぞれ記憶保持させたのちに、その第２の
レジスタ（１２）内に記憶されている反転データを読み
出してランダムアクセスメモリ（３）の特定番地に書き
込み、さらにそのランダムアクセスメモリ（３）の特定
番地に書き込まれたデータと第２のレジスタ（１２）内
に記憶されているデータとを読み出して、両データが同
一であるか否かの１回目の比較判定を行い、その１回目
の比較判定により両データが同一であることが確認され
たときには、ランダムアクセスメモリ（３）の特定番地
に第１のレジスタ（１１）内に記憶されているデータを
書き込んだのちに、そのランダムアクセスメモリ（３）
の特定番地に書き込まれたデータと第１のレジスタ（１
１）内に記憶されているデータを読み出して両データが
同一か否かの２回目の比較判定を行い、その２回目の比
較判定により両データが同一であることが確認されかつ
ランダムアクセスメモリ（３）に機能チェックを行うべ
き他の番地が残つているときには、ランダムアクセスメ
モリ（３）の他の番地をその機能チェックを行うべく新
たに指定するとともに、１回目または２回目の比較判定
により比較すべき両データが同一でないことが確認され
たときには、ランダムアクセスメモリ（３）の機能が不
良であることを知らせる警報動作を制御してなる内容で
あることを特徴とするランダムアクセスメモリの機能チ
ェック方法。 - （２）ランダムアクセスメモリチェックプログラムはシ
ステム電源の投入時に実行開始されるようになつている
ことを特徴とする特許請求の範囲第１項記載のランダム
アクセスメモリの機能チェック方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1642985A JPS61177558A (ja) | 1985-02-01 | 1985-02-01 | ランダムアクセスメモリの機能チエツク方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1642985A JPS61177558A (ja) | 1985-02-01 | 1985-02-01 | ランダムアクセスメモリの機能チエツク方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61177558A true JPS61177558A (ja) | 1986-08-09 |
Family
ID=11915992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1642985A Pending JPS61177558A (ja) | 1985-02-01 | 1985-02-01 | ランダムアクセスメモリの機能チエツク方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61177558A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01309154A (ja) * | 1988-06-07 | 1989-12-13 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP2006331086A (ja) * | 2005-05-26 | 2006-12-07 | Nsk Ltd | メモリ診断方法及びその機能を具備した電動パワーステアリング装置 |
| JP2008016035A (ja) * | 2006-07-07 | 2008-01-24 | Arm Ltd | メモリテスティング |
| JP2011175661A (ja) * | 2011-04-12 | 2011-09-08 | Nsk Ltd | 電動パワーステアリング装置の制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58118096A (ja) * | 1981-12-29 | 1983-07-13 | Fujitsu Ltd | メモリチエツク回路 |
| JPS59107494A (ja) * | 1982-12-10 | 1984-06-21 | Fujitsu Ltd | 音声メモリ障害監視方式 |
-
1985
- 1985-02-01 JP JP1642985A patent/JPS61177558A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58118096A (ja) * | 1981-12-29 | 1983-07-13 | Fujitsu Ltd | メモリチエツク回路 |
| JPS59107494A (ja) * | 1982-12-10 | 1984-06-21 | Fujitsu Ltd | 音声メモリ障害監視方式 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01309154A (ja) * | 1988-06-07 | 1989-12-13 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP2006331086A (ja) * | 2005-05-26 | 2006-12-07 | Nsk Ltd | メモリ診断方法及びその機能を具備した電動パワーステアリング装置 |
| JP2008016035A (ja) * | 2006-07-07 | 2008-01-24 | Arm Ltd | メモリテスティング |
| JP2011175661A (ja) * | 2011-04-12 | 2011-09-08 | Nsk Ltd | 電動パワーステアリング装置の制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61177558A (ja) | ランダムアクセスメモリの機能チエツク方法 | |
| JPH01108653A (ja) | メモリ内容保護回路 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPS603049A (ja) | バスインタ−フエ−ス装置 | |
| JPH0546494A (ja) | メモリチエツク方式 | |
| JPS63285642A (ja) | マイクロプロセッサ制御方式 | |
| JPS6020769B2 (ja) | マイクロプログラム制御方式 | |
| JPH0778731B2 (ja) | 情報処理装置 | |
| JPH01162300A (ja) | Ｒｏｍチェック回路試験方式 | |
| JPS61194566A (ja) | ベクトルデ−タ参照制御方式 | |
| JPS61260340A (ja) | ブロツク転送制御部 | |
| JPH06103056A (ja) | アドレス制御装置 | |
| JP3001206B2 (ja) | 情報処理装置 | |
| JPS61248140A (ja) | 冗長符号チエツク方式 | |
| JPS6126701B2 (ja) | ||
| JPS62195800A (ja) | 冗長回路付メモリｉｃのテスト装置 | |
| JPS5919287A (ja) | メモリアクセス命令による入出力処理方式 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPH0528056A (ja) | メモリ装置 | |
| JPS60205639A (ja) | アドレスストツプ回路 | |
| JPH01137346A (ja) | メモリ選択切換装置 | |
| JPH01197860A (ja) | メモリ故障検出回路 | |
| JPS58117056A (ja) | パリテイ・チエツク方式 | |
| JPS63219046A (ja) | 不良メモリの処理方式 | |
| JPH01217531A (ja) | キャッシュメモリシステムのテスト方法 |