JPH0546494A - メモリチエツク方式 - Google Patents
メモリチエツク方式Info
- Publication number
- JPH0546494A JPH0546494A JP3206647A JP20664791A JPH0546494A JP H0546494 A JPH0546494 A JP H0546494A JP 3206647 A JP3206647 A JP 3206647A JP 20664791 A JP20664791 A JP 20664791A JP H0546494 A JPH0546494 A JP H0546494A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- memory
- nonvolatile memory
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】本発明は不揮発性メモリから読み出したデ−タ
の真偽のチェックを行って、信頼性の高いデ−タを読み
出すことができるメモリチェック方式を提供することを
目的としている。 【構成】本発明はデ−タを不揮発性メモリに読み書きす
る情報処理システムにおいて、同一デ−タを前記不揮発
性メモリの複数の異なる番地に書き込む書込ステップ
と、この書込ステップにて前記不揮発性メモリの複数の
異なる番地に書き込まれたデ−タを順次読み出す読出ス
テップと、この読出ステップによって順次読み出された
複数のデ−タを相互に比較してその中の１つを読み出し
デ−タとして出力するデ−タチェックステップとを具備
してなる構成を有する。
の真偽のチェックを行って、信頼性の高いデ−タを読み
出すことができるメモリチェック方式を提供することを
目的としている。 【構成】本発明はデ−タを不揮発性メモリに読み書きす
る情報処理システムにおいて、同一デ−タを前記不揮発
性メモリの複数の異なる番地に書き込む書込ステップ
と、この書込ステップにて前記不揮発性メモリの複数の
異なる番地に書き込まれたデ−タを順次読み出す読出ス
テップと、この読出ステップによって順次読み出された
複数のデ−タを相互に比較してその中の１つを読み出し
デ−タとして出力するデ−タチェックステップとを具備
してなる構成を有する。
Description
【０００１】
【産業上の利用分野】本発明は不揮発性メモリに書き込
まれているデ−タを読み出す際のメモリチェック方式に
関する。
まれているデ−タを読み出す際のメモリチェック方式に
関する。
【０００２】
【従来の技術】従来から、プログラムをＲＯＭに持つよ
うなコンピュ−タシステム等の情報処理装置では、デ−
タはＲＯＭ或いはＲＡＭに入れることが多い。しかし、
デ−タをＲＯＭに入れたのではデ−タの変更を行うこと
ができないし、かといってＲＡＭではデ−タの変更は自
由にできるがシステムの電源を落とすと、前記ＲＡＭ上
に入れたデ−タが消えてしまうという不都合があった。
そこで、システムの電源を落としてもデ−タを保持する
必要があり、尚且つそのデ−タを変更しなければならな
い場合には、不揮発性のメモリ（Ｅ2 ＰＲＯＭ等）にデ
−タを記憶させることが行われる。
うなコンピュ−タシステム等の情報処理装置では、デ−
タはＲＯＭ或いはＲＡＭに入れることが多い。しかし、
デ−タをＲＯＭに入れたのではデ−タの変更を行うこと
ができないし、かといってＲＡＭではデ−タの変更は自
由にできるがシステムの電源を落とすと、前記ＲＡＭ上
に入れたデ−タが消えてしまうという不都合があった。
そこで、システムの電源を落としてもデ−タを保持する
必要があり、尚且つそのデ−タを変更しなければならな
い場合には、不揮発性のメモリ（Ｅ2 ＰＲＯＭ等）にデ
−タを記憶させることが行われる。
【０００３】ところが、システムによっては緊急時に無
条件に電源を落とさなければならないものがあり、前記
不揮発性メモリにデ−タを書き込んでいる最中に電源を
落とすと、タイミングによっては書き込みが全く行われ
ず古いデ−タが残ってしまったり、或いは書き込まれた
デ−タが全くでたらめになって、前記不揮発性メモリが
保持しているデ−タの信憑性に何の保証もないものにな
ってしまい、次回システムに電源を投入して前記不揮発
性メモリのデ−タを読み込んだ時にそのデ−タの信頼性
に問題が生じるという欠点があった。
条件に電源を落とさなければならないものがあり、前記
不揮発性メモリにデ−タを書き込んでいる最中に電源を
落とすと、タイミングによっては書き込みが全く行われ
ず古いデ−タが残ってしまったり、或いは書き込まれた
デ−タが全くでたらめになって、前記不揮発性メモリが
保持しているデ−タの信憑性に何の保証もないものにな
ってしまい、次回システムに電源を投入して前記不揮発
性メモリのデ−タを読み込んだ時にそのデ−タの信頼性
に問題が生じるという欠点があった。
【０００４】
【発明が解決しようとする課題】上記の如く不揮発性メ
モリにデ−タを書き込んで読み出す場合、書き込み時に
システムの電源を急に落とすと、前記メモリに書き込ま
れたデ−タが不定となり、次回に前記不揮発性メモリか
ら前記デ−タを読み出した時に、そのデ−タの信憑性に
何の保証もなく信頼性に欠けるという欠点があった。
モリにデ−タを書き込んで読み出す場合、書き込み時に
システムの電源を急に落とすと、前記メモリに書き込ま
れたデ−タが不定となり、次回に前記不揮発性メモリか
ら前記デ−タを読み出した時に、そのデ−タの信憑性に
何の保証もなく信頼性に欠けるという欠点があった。
【０００５】そこで本発明は上記の欠点を除去するもの
で、不揮発性メモリから読み出したデ−タの真偽のチェ
ックを行って、信頼性の高いデ−タを読み出すことがで
きるメモリチェック方式を提供することを目的としてい
る。
で、不揮発性メモリから読み出したデ−タの真偽のチェ
ックを行って、信頼性の高いデ−タを読み出すことがで
きるメモリチェック方式を提供することを目的としてい
る。
【０００６】
【課題を解決するための手段】本発明はデ−タを不揮発
性メモリに読み書きする情報処理システムにおいて、同
一デ−タを前記不揮発性メモリの複数の異なる番地に書
き込む書込ステップと、この書込ステップにて前記不揮
発性メモリの複数の異なる番地に書き込まれたデ−タを
順次読み出す読出ステップと、この読出ステップによっ
て順次読み出された複数のデ−タを相互に比較してその
中の１つを読み出しデ−タとして出力するデ−タチェッ
クステップとを具備してなる構成を有する。
性メモリに読み書きする情報処理システムにおいて、同
一デ−タを前記不揮発性メモリの複数の異なる番地に書
き込む書込ステップと、この書込ステップにて前記不揮
発性メモリの複数の異なる番地に書き込まれたデ−タを
順次読み出す読出ステップと、この読出ステップによっ
て順次読み出された複数のデ−タを相互に比較してその
中の１つを読み出しデ−タとして出力するデ−タチェッ
クステップとを具備してなる構成を有する。
【０００７】
【作用】本発明のメモリチェック方式において、書込ス
テップは同一デ−タを前記不揮発性メモリの複数の異な
る番地に書き込む。読出ステップはこの書込ステップに
て前記不揮発性メモリの複数の異なる番地に書き込まれ
たデ−タを順次読み出す。デ−タチェックステップはこ
の読出ステップによって順次読み出された複数のデ−タ
を相互に比較して、その中の１つを読み出しデ−タとし
て出力する。
テップは同一デ−タを前記不揮発性メモリの複数の異な
る番地に書き込む。読出ステップはこの書込ステップに
て前記不揮発性メモリの複数の異なる番地に書き込まれ
たデ−タを順次読み出す。デ−タチェックステップはこ
の読出ステップによって順次読み出された複数のデ−タ
を相互に比較して、その中の１つを読み出しデ−タとし
て出力する。
【０００８】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は本発明のメモリチェック方式を適用した
情報処理システムの一実施例を示したブロック図であ
る。１はメモリ部２へのデ−タの書き込み／読み出し及
びメモリチェック処理等を行うＣＰＵ、２は各種デ−タ
が読み書きされるメモリ部、３はシステムバスである。
明する。図１は本発明のメモリチェック方式を適用した
情報処理システムの一実施例を示したブロック図であ
る。１はメモリ部２へのデ−タの書き込み／読み出し及
びメモリチェック処理等を行うＣＰＵ、２は各種デ−タ
が読み書きされるメモリ部、３はシステムバスである。
【０００９】図２は図１に示したメモリ部の詳細構成例
を示したメモリマップである。このメモリ部の０番地か
ら７ＦＦＦ番地までがＲＯＭで、８０００番地からＥＦ
ＦＦ番地がＲＡＭで、Ｆ０００番地からＦＦＦＦ番地ま
でが不揮発性メモリで構成されている。更に、前記不揮
発性メモリでは、例えばＦ０００、Ｆ００１、Ｆ002の
各番地に同一のデ−タが書き込まれるものとする。即
ち、Ｆ０００番地にデータＤＴ１が、Ｆ００１番地にデ
ータＤＴ２が、Ｆ００２番地にデータＤＴ３が書き込ま
れたとすると、ＤＴ１＝ＤＴ２＝ＤＴ３となる。
を示したメモリマップである。このメモリ部の０番地か
ら７ＦＦＦ番地までがＲＯＭで、８０００番地からＥＦ
ＦＦ番地がＲＡＭで、Ｆ０００番地からＦＦＦＦ番地ま
でが不揮発性メモリで構成されている。更に、前記不揮
発性メモリでは、例えばＦ０００、Ｆ００１、Ｆ002の
各番地に同一のデ−タが書き込まれるものとする。即
ち、Ｆ０００番地にデータＤＴ１が、Ｆ００１番地にデ
ータＤＴ２が、Ｆ００２番地にデータＤＴ３が書き込ま
れたとすると、ＤＴ１＝ＤＴ２＝ＤＴ３となる。
【００１０】次に本実施例の動作について説明する。Ｃ
ＰＵ１はメモリ部２の不揮発性メモリにデータをシステ
ムバス３を介して書き込む時、図３に示したフローチャ
ートに従った動作を行う。まず、ステップ３０１にて同
一値を有するデータＤＴ１、ＤＴ２、ＤＴ３を作り、ス
テップ３０２にてＤＴ１を図２に示したＦ０００番地
に、ステップ３０３にてＤＴ２を図２に示したＦ００１
番地に、ステップ３０４にてＤＴ３を図２に示したＦ０
０２番地に書き込んで、処理を終了する。
ＰＵ１はメモリ部２の不揮発性メモリにデータをシステ
ムバス３を介して書き込む時、図３に示したフローチャ
ートに従った動作を行う。まず、ステップ３０１にて同
一値を有するデータＤＴ１、ＤＴ２、ＤＴ３を作り、ス
テップ３０２にてＤＴ１を図２に示したＦ０００番地
に、ステップ３０３にてＤＴ２を図２に示したＦ００１
番地に、ステップ３０４にてＤＴ３を図２に示したＦ０
０２番地に書き込んで、処理を終了する。
【００１１】次にＣＰＵ１が不揮発性メモリ２からシス
テムバス３を介してデータを読み出す際には、図４に示
したフローチャートに従った動作を行う。まず、ＣＰＵ
１はステップ４０１にて不揮発性メモリ２からＤＴ１を
読み出し、次にステップ402にて不揮発性メモリ２から
ＤＴ２を読み出し、更にステップ４０３にて不揮発性メ
モリ２からＤＴ３を読み出す。その後、ステップ４０４
に進んで、ＣＰＵ１はＤＴ１＝ＤＴ２であるか否かを判
定し、そうである場合はステップ４１０に進み、そうで
ない場合はステップ４０５に進む。ステップ４０５では
ＤＴ１＝ＤＴ３であるかないかを判定し、そうである場
合はステップ４０８に進み、そうでない場合はステップ
４０６に進む。ステップ４０６ではＤＴ２＝ＤＴ３であ
るかないを判定し、そうである場合はステップ４０９に
進み、そうでない場合はステップ４０７に進む。ステッ
プ４０７にてＣＰＵ１は正しいデータＤＴとしてＤＴ１
を採用し、ステップ４０８では正しいデータＤＴとして
ＤＴ１を採用し、ステップ４０９では正しいデータＤＴ
としてＤＴ２を採用し、ステップ４１０では正しいデー
タＤＴとしてＤＴ１を採用して、処理を終了する。
テムバス３を介してデータを読み出す際には、図４に示
したフローチャートに従った動作を行う。まず、ＣＰＵ
１はステップ４０１にて不揮発性メモリ２からＤＴ１を
読み出し、次にステップ402にて不揮発性メモリ２から
ＤＴ２を読み出し、更にステップ４０３にて不揮発性メ
モリ２からＤＴ３を読み出す。その後、ステップ４０４
に進んで、ＣＰＵ１はＤＴ１＝ＤＴ２であるか否かを判
定し、そうである場合はステップ４１０に進み、そうで
ない場合はステップ４０５に進む。ステップ４０５では
ＤＴ１＝ＤＴ３であるかないかを判定し、そうである場
合はステップ４０８に進み、そうでない場合はステップ
４０６に進む。ステップ４０６ではＤＴ２＝ＤＴ３であ
るかないを判定し、そうである場合はステップ４０９に
進み、そうでない場合はステップ４０７に進む。ステッ
プ４０７にてＣＰＵ１は正しいデータＤＴとしてＤＴ１
を採用し、ステップ４０８では正しいデータＤＴとして
ＤＴ１を採用し、ステップ４０９では正しいデータＤＴ
としてＤＴ２を採用し、ステップ４１０では正しいデー
タＤＴとしてＤＴ１を採用して、処理を終了する。
【００１２】本実施例によれば、同一デ−タをメモリ部
２の不揮発性メモリの異なる３個の番地に書き込み、読
み出し時、前記同一デ−タを前記異なる３個の番地から
順次読み出した後、これら読み出したデ−タの中で少な
くとも２個が同じ値をとるものを正しい読み出しデ−タ
と見做すことにより、読み出されたデ−タの信憑性を高
い信頼性で保証することができる。従って、前記不揮発
性メモリにデ−タを書き込んでいる途中でシステムの電
源が落ちたとしても、上記のように不揮発性メモリのデ
−タ内容をチェックしているため、読み出したデ−タが
正しいものである可能性が高く、前記不揮発性メモリか
ら読み出したデ−タの信頼性を向上させることができ
る。尚、上記実施例では不揮発性メモリから読み出した
３個のデ−タがどれも異なる値をとる場合は、デ−タＤ
Ｔ１を正しいデ−タとして採用しているが、この様な場
合、オペレ−タにメモリ内容がおかしくなったことを報
知して、正しいデ−タのチェックをオペレ−タにさせる
ようにしてもよい。
２の不揮発性メモリの異なる３個の番地に書き込み、読
み出し時、前記同一デ−タを前記異なる３個の番地から
順次読み出した後、これら読み出したデ−タの中で少な
くとも２個が同じ値をとるものを正しい読み出しデ−タ
と見做すことにより、読み出されたデ−タの信憑性を高
い信頼性で保証することができる。従って、前記不揮発
性メモリにデ−タを書き込んでいる途中でシステムの電
源が落ちたとしても、上記のように不揮発性メモリのデ
−タ内容をチェックしているため、読み出したデ−タが
正しいものである可能性が高く、前記不揮発性メモリか
ら読み出したデ−タの信頼性を向上させることができ
る。尚、上記実施例では不揮発性メモリから読み出した
３個のデ−タがどれも異なる値をとる場合は、デ−タＤ
Ｔ１を正しいデ−タとして採用しているが、この様な場
合、オペレ−タにメモリ内容がおかしくなったことを報
知して、正しいデ−タのチェックをオペレ−タにさせる
ようにしてもよい。
【００１３】
【発明の効果】以上記述した如く本発明のメモリチェッ
ク方式によれば、不揮発性メモリから読み出したデ−タ
の真偽のチェックを行って、信頼性の高いデ−タを読み
出すことができる。
ク方式によれば、不揮発性メモリから読み出したデ−タ
の真偽のチェックを行って、信頼性の高いデ−タを読み
出すことができる。
【図１】本発明のメモリチェック方式を適用した情報処
理システムの一例を示したブロック図。
理システムの一例を示したブロック図。
【図２】図１に示したメモリ部のメモリマップを示す
図。
図。
【図３】図１に示したＣＰＵの不揮発性メモリに対する
データの書き込み方式を示したフローチャート。
データの書き込み方式を示したフローチャート。
【図４】図１に示したＣＰＵの不揮発性メモリに対する
データの読み出し方式を示したフローチャート。
データの読み出し方式を示したフローチャート。
１…ＣＰＵ ２…メモリ部 ３…システムバス
Claims (1)
- 【請求項１】デ−タを不揮発性メモリに読み書きする情
報処理システムにおいて、同一デ−タを前記不揮発性メ
モリの複数の異なる番地に書き込む書込ステップと、こ
の書込ステップにて前記不揮発性メモリの複数の異なる
番地に書き込まれたデ−タを順次読み出す読出ステップ
と、この読出ステップによって順次読み出された複数の
デ−タを相互に比較してその中の１つを読み出しデ−タ
として出力するデ−タチェックステップとを具備してな
ることを特徴とするメモリチェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3206647A JPH0546494A (ja) | 1991-08-19 | 1991-08-19 | メモリチエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3206647A JPH0546494A (ja) | 1991-08-19 | 1991-08-19 | メモリチエツク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0546494A true JPH0546494A (ja) | 1993-02-26 |
Family
ID=16526817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3206647A Pending JPH0546494A (ja) | 1991-08-19 | 1991-08-19 | メモリチエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0546494A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020021001A (ko) * | 2000-09-12 | 2002-03-18 | 가나이 쓰토무 | 데이터 처리시스템 및 데이터 처리방법 |
| JP2008158955A (ja) * | 2006-12-26 | 2008-07-10 | Kyoto Software Research Inc | 多値フラッシュメモリ用ドライバ |
| US7945759B2 (en) | 2003-12-30 | 2011-05-17 | Sandisk Corporation | Non-volatile memory and method with phased program failure handling |
| US9817593B1 (en) | 2016-07-11 | 2017-11-14 | Sandisk Technologies Llc | Block management in non-volatile memory system with non-blocking control sync system |
-
1991
- 1991-08-19 JP JP3206647A patent/JPH0546494A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020021001A (ko) * | 2000-09-12 | 2002-03-18 | 가나이 쓰토무 | 데이터 처리시스템 및 데이터 처리방법 |
| US6941505B2 (en) * | 2000-09-12 | 2005-09-06 | Hitachi, Ltd. | Data processing system and data processing method |
| US7945759B2 (en) | 2003-12-30 | 2011-05-17 | Sandisk Corporation | Non-volatile memory and method with phased program failure handling |
| US8051257B2 (en) | 2003-12-30 | 2011-11-01 | Sandisk Technologies Inc. | Non-volatile memory and method with control data management |
| US8103841B2 (en) | 2003-12-30 | 2012-01-24 | Sandisk Technologies Inc. | Non-volatile memory and method with non-sequential update block management |
| JP4898457B2 (ja) * | 2003-12-30 | 2012-03-14 | サンディスク コーポレイション | 不揮発性メモリおよび制御データ管理を伴う方法 |
| US8239643B2 (en) | 2003-12-30 | 2012-08-07 | Sandisk Technologies Inc. | Non-volatile memory and method with control data management |
| JP2008158955A (ja) * | 2006-12-26 | 2008-07-10 | Kyoto Software Research Inc | 多値フラッシュメモリ用ドライバ |
| US9817593B1 (en) | 2016-07-11 | 2017-11-14 | Sandisk Technologies Llc | Block management in non-volatile memory system with non-blocking control sync system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040064636A1 (en) | Storage device, storage device controlling method, and program | |
| US20120151300A1 (en) | Error Correcting | |
| JPS62173696A (ja) | 情報記憶、読出システム | |
| JPH0546494A (ja) | メモリチエツク方式 | |
| JPH01108653A (ja) | メモリ内容保護回路 | |
| EP0070184A2 (en) | A method of testing memory | |
| JPH0778231A (ja) | メモリカード | |
| JPH06131886A (ja) | 半導体ファイル装置 | |
| JPH06162786A (ja) | フラッシュメモリを用いた情報処理装置 | |
| JP2954666B2 (ja) | メモリチェック方式 | |
| JPS623520B2 (ja) | ||
| JPS63305444A (ja) | 記憶装置 | |
| JPH0765586A (ja) | Ｅｅｐｒｏｍアクセス方式 | |
| JPS61177558A (ja) | ランダムアクセスメモリの機能チエツク方法 | |
| JPH0659900A (ja) | メモリ書込装置 | |
| US6067657A (en) | Circuit for the detection of anomalies of access to a cell in a microcontroller | |
| JP2538906B2 (ja) | Ｉｃカ―ド | |
| JPH086864A (ja) | メモリ制御用アドレスバス診断方式 | |
| JPH05197627A (ja) | Ｅｅｐｒｏｍ書込み保護方法および情報処理装置 | |
| JPS6072044A (ja) | パックアップメモリの検査方式 | |
| JPH0795306B2 (ja) | デ−タ記憶装置 | |
| JPH08129505A (ja) | Ｅｅｐｒｏｍ制御装置 | |
| JPH10134589A (ja) | 不揮発性メモリの書込み処理装置及び書込み処理方法 | |
| JPH0746329B2 (ja) | マイクロコンピユ−タ装置 | |
| JPH06301589A (ja) | メモリ制御装置 |