BR102013003024B1

BR102013003024B1 - aparelho de comparação de dados, sistema de segurança e método de comparação de dados

Info

Publication number: BR102013003024B1
Application number: BR102013003024-4A
Authority: BR
Inventors: Keiichi Katsuta; Keiji Maekawa; Naoki Shibata; Kenji Imamoto; Nobuyasu Kanekawa; Dai Watanabe
Original assignee: Hitachi, Ltd.
Priority date: 2012-02-07
Filing date: 2013-02-07
Publication date: 2020-12-08
Also published as: BR102013003024A2; CN103257647A; CN103257647B; JP2013161354A; JP5925507B2; EP2626787A1; EP2626787B1

Abstract

APARELHO DE COMPARAÇÃO DE DADOS, MÉTODO DE COMPARAÇÃO DE DADOS E SISTEMA DE SEGURANÇA USANDO OS MESMOS A presente invenção refere-se a um sistema convencional de controle por computador obrigado a ter alta segurança que tem duas CPU's em perfeita sincronização uma com a outra e um circuito de comparação à prova de falhas que detecta um defeito nas CPU's verificando se os dados produzidos pelas CPU's são compatíveis ou incompatíveis, o circuito de comparação não pode comparar os dados com precisão se os dados de saída das duas CPU's estiverem fora de sincronização. Um aparelho de comparação de dados tem um circuito de geração de sinal de sincronização (10) que gera um sinal de sincronização (3) com base em dados (1a) e (1b) enviados a partir de uma pluralidade de fontes de dados A e B, um circuito detector de perda de sincronização (20) que gera um sinal de ajuste de sincronização (5) com base no sinal de sincronização (3), e um circuito de comparação de ajuste de sincronização (30) que ajusta a temporização de comparação com base no sinal de ajuste de sincronização (5) para comparar os dados (1a) e (1b). O aparelho de comparação de dados compara os dados (...).

Description

ANTECEDENTES DA INVENÇÃO Campo da Invenção

[0001] A presente invenção refere-se a aparelhos de comparação de dados, a um método de comparação de dados e a um sistema de segurança usando os mesmos. Em particular, refere-se a um aparelho de comparação de dados, a um método de comparação de dados e a um sistema de segurança que podem ser utilizados em um sistema de sinalização ferroviária, tal como um sistema de controle de trens (um sistema automático de proteção dos trens (ATP) ou um sistema automático de controle de trens (ATC)) e um sistema de intertravamento. Descrição da Técnica Relacionada

[0002] Publicação de Patente Japonesa aberta à inspeção pública No. 5-120047 (Documento de Patente 1) revela uma técnica relacionada. Nesta publicação, encontra-se uma descrição que “um sistema de sincronização de relógio tipo 2 fora de 2 é um sistema que assegura alta confiabilidade e segurança em um sistema de controle baseado em computador”.

[0003] No Documento de Patente 1, um mecanismo usado em um sistema de controle baseado em computador, com elevada segurança é descrito o qual tem duas CPU's e um circuito de comparação à prova de falhas que detecta uma falha das CPU's, verificando se as saídas de dados das CPU's são compatíveis ou incompatíveis. Contudo, o sistema de sincronização de relógio tipo 2 fora de 2 descrito no Documento de Patente 1 não pode comparar com precisão os dados enviados a partir de as duas CPU’s quando os dados estão fora de sincronismo.

[0004] O circuito dificilmente pode detectar com precisão uma fa- lha das CPU's se as saídas de dados das duas CPU's não estão em perfeito sincronismo entre si, tal como quando as duas CPU's operam sobre relógios independentes, ou quando as duas CPU's são de diferentes tipos.

[0005] Um objetivo da presente invenção é fornecer um aparelho de comparação de dados que pode detectar uma perda de sincronização entre os dados enviados a partir de pelo menos duas CPU's e ajustar o tempo de comparação para comparar os dados, um método de comparação de dados, e um sistema de segurança usando os mesmos.

SUMÁRIO DA INVENÇÃO

[0006] A fim de atingir o objetivo, um aparelho de comparação de dados de acordo com a presente invenção compreende um circuito de geração de sinal de sincronização que gera um sinal de sincronização com base em dados enviados a partir de uma pluralidade de fontes de dados de dados, um circuito detector de perda de sincronização que gera um sinal de ajuste de sincronização com base no sinal de sincronização, e um circuito de comparação de ajuste de sincronização que ajusta a temporização de comparação com base no sinal de ajuste de sincronização para comparar os dados, e o aparelho de comparação de dados compara os dados enviados a partir de a pluralidade de fontes de dados que podem estar fora de sincronismo.

[0007] Um sistema de segurança de acordo com a presente inven ção compreende uma pluralidade de CPU’s e um aparelho de comparação de dados, a pluralidade de CPU’s executa um mesmo processamento de dados, o aparelho de comparação de dados compreende um circuito de geração de sinal de sincronização que gera um sinal de sincronização com base em dados enviados a partir de uma pluralidade de CPU’s, um circuito detector de perda de sincronização que gera um sinal de ajuste de sincronização com base no sinal de sincroniza- ção, e um circuito de comparação de ajuste de sincronização que ajusta a temporização de comparação com base no sinal de ajuste de sincronização para comparar os dados, e o sistema de segurança compara os dados enviados a partir de a pluralidade de CPU’s que podem estar fora de sincronismo.

[0008] Um método comparação de dados de acordo com a pre sente invenção compreende uma etapa de gerar um sinal de sincronização com base nos dados enviados a partir de uma pluralidade de fontes de dados, uma etapa de gerar um sinal de ajuste de sincronização baseado no sinal de sincronização e uma etapa de ajuste de uma temporização de comparação baseada no sinal de ajuste de sincronização para comparar os dados, e os dados enviados a partir da pluralidade de fontes de dados que podem estar fora de sincronização são comparados.

[0009] A presente invenção fornece um aparelho de comparação de dados que pode detectar uma perda de sincronização entre os dados enviados a partir de uma pluralidade de fontes de dados e ajustar o tempo de comparação para comparar os dados, um método de comparação de dados e um sistema de segurança usando os mesmos. Outros problemas, configurações e vantagens do que aqueles descritos serão evidentes a partir da seguinte descrição das modalidades. BREVE

DESCRIÇÃO DOS DESENHOS

[00010] A FIG. 1 é um diagrama mostrando um exemplo de uma configuração de um aparelho de comparação de dados de acordo com uma modalidade 1 da presente invenção; A FIG. 2 é um diagrama mostrando um exemplo de uma configuração de um sistema de segurança de acordo com uma modalidade 2 da presente invenção; A FIG. 3 é um diagrama mostrando um exemplo de uma configuração de um sistema de segurança de acordo com uma moda- lidade 3 da presente invenção que pode evitar a latência de uma falha em um aparelho, e A FIG. 4 é um diagrama mostrando um exemplo de funções ortogonais e sinal de comparação de resultado de um sistema de segurança de acordo com a modalidade 3 da presente invenção que pode evitar a latência de uma falha em um aparelho.

DESCRIÇÃO DETALHADA DAS MODALIDADES PREFERIDAS

[00011] A seguir, as modalidades da presente invenção serão descritas com referência aos desenhos.

Modalidade 1

[00012] Uma modalidade 1 descrita abaixo diz respeito a um exemplo de um aparelho de comparação de dados que pode detectar a perda de sincronização entre os dados enviados a partir de uma pluralidade de fontes de dados e ajustar a temporização de comparação para comparar os dados;

[00013] A FIG. 1 é um diagrama mostrando um exemplo de uma configuração de um aparelho de comparação de dados de acordo com a modalidade 1 da presente invenção. O aparelho de comparação de dados de acordo com esta modalidade compreende um circuito de geração de sinal de sincronização 10, um circuito detector de perda de sincronização 20 e um circuito de comparação de ajuste de sincronização 30 e é projetado para comparar os dados enviados a partir de duas fontes de dados que podem estar fora de sincronização.

[00014] O circuito gerador de sinal de sincronização 10 compreende uma parte de detecção de disparador de sincronização 11 e uma parte de geração de sinal de sincronização 12 para cada fonte de dados.

[00015] A parte de detecção de disparador de sincronização 11 detecta qualquer sequência especial de bits de entrada em dados 1a ou 1b introduzidos a partir da fonte de dados associados e informa a parte de geração de sinal de sincronização associada 12 que a sequência especial de bits é introduzida a partir da fonte de dados.

[00016] A sequência especial de bits pode ser qualquer sequência de bits que cumpra com o protocolo de transmissão dos dados enviados a partir da fonte de dados, tal como um bit de partida usado no sistema de sincronização de parada curta e um preâmbulo usado em Ethernet (marca registrada). Um sinal de relógio tendo um período suficientemente curto é necessário para detectar um disparador. O sinal de relógio pode ser introduzido externamente ou gerado por um relógio interno.

[00017] Se a parte de geração de sinal de sincronização 12 é informada pela parte de detecção do disparador de sincronização 11 essa sequência especial de bits é introduzida a partir da fonte de dados, a parte de geração de sinal de sincronização 12 gera um sinal de sincronização 3 e transmite o sinal de sincronização 3 para o circuito detector da perda de sincronização 20. O sinal de sincronização 3 pode ser qualquer sinal que pode ser utilizado para a observação de uma perda de sincronização, tal como um sinal de sequência M.

[00018] Além disso, o circuito de geração de sinal de sincronização 10 gera um sinal de relógio de 4 tendo um período suficientemente curto para comparação dos sinais de sincronização 3 ou ajuste da temporização de comparação e fornece o sinal de relógio 4 para o circuito detector de perda sincronização 20 e o circuito de comparação de ajuste de sincronização 30.

[00019] O circuito detecção de perda de sincronização 20 compreende um registro de deslocamento de sinal de sincronização 21 para cada fonte de dados, e uma parte de detecção de perda de sincronização 22 que compara os sinais de sincronização 3 a partir dos registros de deslocamento de sinal de sincronização 21.

[00020] O registro de deslocamento de sinal de sincronização 21 armazena o sinal de sincronização 3 para a entrada da fonte de dados associada a partir do circuito gerador de sinal de sincronização 10.

[00021] A parte de detecção de perda de sincronização 22 detecta uma perda de sincronização entre os dados 1a e 1b enviados a partir de as fontes de dados, comparando os sinais de sincronização 3 armazenados no registro de deslocamento de sinal de sincronização 21 em termos de características específicas dos mesmos. Por exemplo, no caso onde os sinais de sincronização 3 são sinais em sequência M "1001110" tendo um período de 7, uma perda de sincronização entre os sinais pode ser detectada pela comparação de três bits ao mesmo tempo. Quando os três bits de um sinal de sincronização são 100, pode ser detectado que um erro de fase de 1-bit tenha ocorrido se os três bits da outra forem 001, um erro de fase de 2-bits tem ocorrido se os três bits da outra forem 011, e um erro de fase 3-bit tem ocorrido se os três bits da outra forem 111.

[00022] O sinal de sincronização 3 tendo um período de 7 não permite a detecção de um erro de fase de 7 ou mais bits. Assim, é preferível que possíveis erros de fase entre os dados 1a e 1b, a perda de sincronização entre os quais deve ser detectada, sejam examinados com antecedência, e sejam usados sinais de sincronização 3 tendo um período suficientemente longo para aqueles erros de fase. O registro de deslocamento de sinal de sincronização 21 também de preferência tem um número de estágios suficientemente grande para detectar os possíveis erros de fase entre os sinais de sincronização 3 utilizados.

[00023] O circuito de comparação de ajuste da sincronização 30 é informado do erro de fase detectado como um sinal de ajuste de sincronização 5. O sinal de ajuste de sincronização 5 pode ser qualquer sinal que mostre o número de bits do erro de fase, tal como um sinal de controle de seleção para um multiplexador 32 que é deslocado pelo número de bits do erro de fase.

[00024] O circuito de comparação de ajuste de sincronização 30 compreende um registro de deslocamento de comparação 31 e um multiplexador 32 para cada fonte de dados e um circuito OR 33 exclusivo que compara os dados 1a e 1b das fontes de dados.

[00025] O registro de deslocamento de comparação 31 armazena a entrada de dados 1a ou 1b da fonte de dados associada. Um registro de deslocamento de quatro estágios não pode ajustar um erro de fase de 4 ou mais bits. Assim, é preferível que possíveis erros de fase entre os dados 1a e 1b sejam analisados com antecedência, e são fornecidos registros de deslocamento de comparação 31 tendo um número de estágios suficientemente grande.

[00026] O multiplexador 32 seleciona, dentre os dados armazenados no registro de deslocamento de comparação 31 com base na entrada do sinal de ajuste de sincronização 5 do circuito de detecção de perda de sincronização 20 e saídas dos dados selecionados, e o circuito OR exclusivo 33 compara os dados 1a e 1b e produz um resultado de comparação de dados 2.

[00027] Como descrito acima, mesmo se os dados 1a e 1b enviados a partir de uma pluralidade de fontes de dados não estiverem em perfeito sincronismo entre si, o aparelho de comparação de dados de acordo com a presente invenção pode detectar a perda de sincronização entre os dados 1a e 1b e ajustar a temporização de comparação para comparar os dados 1a e 1b.

Modalidade 2

[00028] Uma modalidade 2 descrita abaixo diz respeito a um exemplo de um sistema de segurança que tem uma pluralidade de CPU’s e um aparelho de comparação de dados que pode detectar a perda de sincronização entre os dados enviados a partir de as CPU’s realizando o mesmo processamento de dados e ajustar a temporização de comparação para comparar os dados;

[00029] A FIG. 2 é um diagrama mostrando um exemplo de uma configuração de um sistema de segurança de acordo com a presente invenção que compreende duas CPU’s e um aparelho de comparação de dados. O sistema de segurança de acordo com esta modalidade compreende uma CPU 40, uma CPU 41 e um aparelho de comparação de dados 42. O aparelho de comparação de dados 42 tem a mesma configuração que o aparelho de comparação de dados de acordo com a modalidade 1 descrita acima e compreende o circuito gerador de sinal de sincronização 10, o circuito detector de perda de sincronização 20 e o circuito de comparação de ajuste de sincronização 30.

[00030] Neste sistema de segurança, as CPU's 40 e 41 primeiro executam o mesmo processamento de dados para o sistema de segurança. Os dados 1c e 1d, os quais são a saída de resultados de processamento dados das CPU’s 40 e 41, respectivamente, são entradas para os circuitos de geração de sinais de sincronização 10 e o circuito de comparação de ajuste de sincronização 30 do aparelho de comparação de dados 42. Em seguida, o aparelho de comparação de dados 42 compara a saída de dados 1c e 1d das CPU’s 40 e 41 que podem estar fora de sincronização através da mesma operação como na modalidade 1.

[00031] Se for determinado que os dados comparados não coincidem entre si e, assim, ocorreu um erro no processamento de dados devido a uma falha (um transtorno ou um problema) de qualquer uma das CPU's, o sistema de segurança pode assegurar a segurança do sistema, parando a CPU através de uma interrupção de processamento, cortando a alimentação de energia ou fechando a interface externa.

[00032] Alternativamente, o sistema de segurança de acordo com esta modalidade pode ser configurado para fazer as CPU’s 40 e 41 operarem em relógios diferentes para garantir uma maior segurança do que no caso onde as CPU’s 40 e 41 operam no mesmo relógio.

[00033] Mais especificamente, se ocorrer uma falha no relógio quando as CPU’s 40 e 41 operam no mesmo relógio, os dados de saída podem não sair de sincronismo se as velocidades de processamento de ambas as CPU’s diminuem na mesma proporção. Então, a falha não pode ser detectada pela comparação dos dados.

[00034] Por outro lado, se ocorrer uma falha em um dos relógios quando as CPU's 40 e 41 operam em relógios diferentes, os dados 1c e 1d se desviam um do outro para além de uma suposta faixa permis- sível, e a comparação de dados mostra que os dados 1c e 1d não coincidem um com outro, de modo que a falha pode ser detectada. Se ambos os relógios operam normalmente, o erro de fase entre os dados 1c e 1d cai dentro da suposta faixa admissível, e a comparação de dados mostra que os dados 1c e 1d coincidem entre si.

[00035] Alternativamente, o sistema de segurança de acordo com esta modalidade pode ser configurado para ter as CPU’s 40 e 41 de tipos diferentes para garantir uma segurança mais elevada do que no caso onde as CPU’s 40 e 41 são do mesmo tipo.

[00036] Mais especificamente, se houver uma falha sistemática nas CPU’s do mesmo tipo, ambas as CPU’s executam um processamento errôneo e apresentam dados errados, de modo que a falha não pode ser detectada através da comparação de dados 1c e 1d. Por outro lado, se as CPU's são de tipos diferentes, existe uma possibilidade extremamente baixa de que exista um defeito que faça com que ambas as CPU’s executem o mesmo processamento errôneo e apresentem os mesmos dados errados.

[00037] Então, se uma falha sistemática faz com que uma das CPU’s emita dados errados, a probabilidade de que os dados de saída errados difiram da saída de dados da outra CPU, é extremamente elevada. Neste caso, a comparação de dados mostra que os dados 1c e 1d não coincidem entre si, de modo que a falha possa ser detectada.

[00038] Como descrito acima, o sistema de segurança de acordo com a presente invenção, pode ajustar a temporização de comparação para comparar os dados que são produzidos a partir de uma pluralidade de CPU’s realizando o mesmo processamento de dados e podem estar fora de sincronismo.

[00039] Além disso, se o sistema de segurança de acordo com a presente invenção estiver configurado de modo que as duas CPU's operem em relógios diferentes ou as duas CPU's forem de tipos diferentes, o sistema de segurança pode assegurar maior segurança do que os sistemas convencionais de segurança que são configurados de modo que duas CPU's do mesmo tipo operam em um relógio.

Modalidade 3

[00040] Uma modalidade 3 descrita abaixo diz respeito a um exemplo de um sistema de segurança que incorpora um aparelho de comparação de dados que não só detecta uma perda de sincronização entre os dados enviados a partir de uma pluralidade de CPU’s como ajusta a temporização de comparação para comparar os dados, porém; evita também a latência de uma falha no aparelho.

[00041] O sistema de segurança de acordo com esta modalidade é um exemplo do sistema de segurança de acordo com a modalidade 2 que compreende ainda um circuito gerador de forma de onda ortogonal 34, um circuito gerador de forma de onda ortogonal 35, um circuito exclusivo OR 36 e um circuito exclusivo OR 37 fornecido entre o multi- plexador 32 e o um circuito exclusivo OR 33 no circuito de comparação de ajuste de sincronização 30, e pode emitir um sinal específico que muda de nível a intervalos regulares quando os dados 1c e 1d enviados de uma pluralidade de CPU's correspondem entre si para impedir a latência de uma falha que corrige o resultado da comparação de dados 2 para "correspondente" por um longo tempo devido a uma falha de um dispositivo semicondutor ou contato defeituoso devido ao iso- lamento deficiente da fiação no aparelho de comparação de dados 42.

[00042] A FIG. 3 é um diagrama mostrando um exemplo de uma configuração de um circuito de comparação de ajuste de sincronização 30 do sistema de segurança de acordo com esta modalidade. A configuração e o funcionamento do circuito de geração de sinal de sincroni-zação 10 e do circuito de detecção de perda de sincronização 20 que forma a metade frontal do circuito de comparação de ajuste de sincronização 30 são os mesmos que aqueles na modalidade 1.

[00043] Em primeiro lugar, os circuitos de geração de formas de onda ortogonais 34 e 35 geram formas de onda ortogonais que não estejam relacionadas uma com a outra. Em seguida, os circuitos QR exclusivos 36 e 37 sobrepõem as formas de onda ortogonais geradas pelos respectivos circuitos geradores de onda ortogonais associados sobre os dados selecionados e saída dos respectivos multiplexadores associados 32. Finalmente, o circuito exclusivo OR 33 compara os dados em que as formas de onda ortogonais são sobrepostas. Se a comparação mostrar que os dados 1c e 1d enviados da pluralidade de fontes de dados coincidem entre si, um resultado de comparação de dados específico 2 cujo nível de sinal muda a intervalos regulares, é emitido. A forma de onda ortogonal pode ser qualquer forma de onda ortogonal e pode ser gerada de acordo com uma função ortogonal tendo uma ortogonalidade, tal como uma função trigonométrica, a função de Walsh-Hadamard, a sequência M e o Wavelet. A FIG. 4 mostra um exemplo das formas de onda ortogonais e de um resultado de comparação de dados 2.

[00044] Como descrito acima, o sistema de segurança de acordo com a presente invenção, pode não só ajustar a temporização de comparação para comparar os dados que são enviados a partir de uma pluralidade de CPU’s realizando o mesmo processamento de dados e podem estar fora de sincronismo, porém, evitar também a latên- cia de uma falha que corrige o resultado da comparação de um estado que significa “correspondente”.

Modalidade 4

[00045] De acordo com uma modalidade 4, a lógica do circuito do aparelho de comparação de dados 42 é descrita usando uma linguagem de descrição de hardware e implementada em uma matriz de porta de campo programável (FPGA).

[00046] O avanço da inovação tecnológica na área de semicondutores é tão rápido que novas tecnologias aparecem antes do tempo de vida útil do sistema de segurança usado no campo da engenharia ferroviária ou do similar expirar. Por conseguinte, os circuitos eletrônicos utilizados no sistema de segurança têm de estar prontos para melhorias ou para o abandono de componentes eletrônicos. Se um componente essencial do circuito torna-se indisponível, o circuito utilizando um novo componente tem de ser reprojetado. No caso em que o componente completamente compatível com a convenção não estiver disponível, reprojetar o circuito exige um custo extremamente alto.

[00047] No entanto, o FPGA é um circuito integrado que pode implementar qualquer circuito lógico usando uma linguagem de descrição de hardware, e uma vez que a lógica do circuito é descrita em uma linguagem de descrição de hardware, a lógica do circuito pode ser implementada em vários tipos de FPGA’s.

[00048] Portanto, o sistema de segurança de acordo com esta modalidade não exige reprojetar mesmo se os componentes eletrônicos forem melhorados ou abandonados como resultado do avanço da tecnologia de semicondutores. Uma vez que a lógica do circuito do aparelho de comparação de dados 42 é descrita em uma linguagem de descrição de hardware, a lógica de circuito pode ser implementada em qualquer momento no futuro em qualquer FPGA disponível naquele momento, de modo que a formação do produto possa ser mantida du- rante um longo tempo a baixo custo.

[00049] A presente invenção não está limitada às modalidades descritas acima e pode incluir várias modificações. As modalidades acima descritas em detalhe estão destinadas a facilitar a compreensão da presente invenção, e todos os componentes acima descritos não são necessariamente essenciais.

[00050] Por exemplo, algumas ou todas as fontes de dados ou relógios podem ser incluídas no aparelho de comparação de dados ou sistema de segurança de acordo com a presente invenção. Além disso, o circuito gerador de sinal de sincronização, o circuito detector de perda de sincronização e o circuito de comparação de ajuste de sincronização podem ser implementados em diferentes chips, ou alguns ou todos estes circuitos podem ser implementados no mesmo chip.

Claims

1. Aparelho de comparação de dados que compreende: um circuito gerador de sinal de sincronização (10), que gera um sinal de sincronização (3) com base em dados (1a, 1b) enviados a partir de uma pluralidade de fontes de dados (40, 41); um circuito detector de perda de sincronização (20) que gera um sinal de ajuste de sincronização (5) baseado no sinal de sincronização (3); e, um circuito de comparação de ajuste da sincronização (30) que ajusta uma temporização de comparação baseada no sinal de ajuste de sincronização (5) para comparar os dados, caracterizado pelo fato de que: o circuito de comparação de ajuste de sincronização (30) compreende, para cada fonte de dados (40, 41), uma pluralidade de registros de deslocamento de comparação (31) que estão associados a uma respectiva fonte de dados (40, 41) e armazena os dados enviados a partir da fonte de dados (40, 41) respectiva, um multiplexador (32) que seleciona dados para serem produzidos baseados na entrada do sinal de ajuste de sincronização (5) a partir do circuito detector de perda de sincronização (20), o circuito de comparação de ajuste de sincronização (30) compreende ainda uma pluralidade de circuitos de geração de formas de onda ortogonais (34, 35) que geram formas de onda ortogonais que não estão relacionadas umas com as outras, e uma pluralidade de primeiros circuitos OR exclusivos (36, 37) que sobrepõem as formas de onda ortogonais nos dados produzidos a partir do multiplexador (32), e o circuito de comparação de ajuste de sincronização (30) compreende ainda um segundo circuito OR exclusivo (33) que compara os dados dos primeiros circuitos OR exclusivos (36, 37), por meio do qual o aparelho de comparação de dados produz um sinal (2) específico que muda de nível em intervalos regulares quando os dados enviados a partir da pluralidade de fontes de dados (40, 41) são correspondentes entre si.

2. Aparelho de comparação de dados, de acordo com a rei-vindicação 1, caracterizado pelo fato de que o circuito gerador de sinal de sincronização (10) compreende uma pluralidade de partes de detecção de disparador de sincronização (11) que estão associadas com a pluralidade de fontes de dados (40, 41) e detectam que uma sequência de bits em particular é introduzida a partir da pluralidade de fontes de dados (40, 41), e uma pluralidade de partes de geração de sinal de sincronização (12) que estão associadas com a pluralidade de fontes de dados (40, 41) e são disparadas pela detecção da sequência de bits em particular para gerar o sinal de sincronização (3).

3. Aparelho de comparação de dados, de acordo com a rei-vindicação 1 ou 2, caracterizado pelo fato de que o circuito detector de perda de sincronização (20) compreende uma pluralidade de registros de deslocamento de sinal de sincronização (21) que estão associados à pluralidade de fontes de dados (40, 41) e armazena a entrada do sinal de sincronização (3) do circuito gerador de sinal de sincronização (10) e uma parte de detecção de perda de sincronização (22) que detecta uma perda de sincronização pela comparação dos sinais de sincronização armazenados em termos de características específicas dos sinais de sincronização e gera o sinal de ajuste de sincronização (5).

4. Aparelho de comparação de dados, de acordo com qual-quer uma das reivindicações 1 a 3, caracterizado pelo fato de que a pluralidade de fontes de dados (40, 41) opera em relógios diferentes.

5. Aparelho de comparação de dados, de acordo com qual-quer uma das reivindicações 1 a 4, caracterizado pelo fato de que a pluralidade de fontes de dados (40, 41) possui CPU’s de diferentes tipos.

6. Sistema de segurança compreendendo: uma pluralidade de CPU’s (40, 41), e, um aparelho de comparação de dados, em que a pluralidade de CPU’s (40, 41) realiza um mesmo processamento de dados, o aparelho de comparação de dados compreende um circuito de geração de sinal de sincronização (10) que gera um sinal de sincronização (3) com base em dados (1a, 1b) enviados a partir da pluralidade de CPU’s (40, 41), um circuito detector de perda de sincronização (20) que gera um sinal de ajuste de sincronização (5) com base no sinal de sincronização (3), e um circuito de comparação de ajuste de sincronização (30) que ajusta uma temporização de comparação com base no sinal de ajuste de sincronização (5) para comparar os dados, caracterizado pelo fato de que: o circuito de comparação de ajuste de sincronização (30) compreende, para cada fonte de dados (40, 41), uma pluralidade de registros de deslocamento de comparação (31) que estão associados a uma respectiva fonte de dados (40, 41) e armazena os dados enviados a partir da fonte de dados (40, 41) respectiva, um multiplexador (32) que seleciona dados para serem produzidos baseados na entrada do sinal de ajuste de sincronização (5) a partir do circuito detector de perda de sincronização (20), o circuito de comparação de ajuste de sincronização (30) compreende ainda uma pluralidade de circuitos de geração de formas de onda ortogonais (34, 35) que geram formas de onda ortogonais que não estão relacionadas umas com as outras, e uma pluralidade de primeiros circuitos OR exclusivos (36, 37) que sobrepõem as formas de onda ortogonais nos dados produzidos a partir do multiplexador (32), e o circuito de comparação de ajuste de sincronização (30) compreende ainda um segundo circuito OR exclusivo (33) que compara os dados dos primeiros circuitos OR exclusivos (36, 37), por meio do qual o aparelho de comparação de dados produz um sinal (2) específico que muda de nível em intervalos regulares quando os dados enviados a partir da pluralidade de fontes de dados (40, 41) são correspondentes entre si.

7. Sistema de segurança, de acordo com a reivindicação 6, caracterizado pelo fato de que a pluralidade de CPU's opera em relógios diferentes, e quando ocorre uma falha em qualquer um dos relógios, o sistema de segurança pode detectar a falha pelo circuito de comparação de ajuste de sincronização (30) no aparelho de comparação de dados comparando os dados enviados a partir da pluralidade de CPU’s (40, 41).

8. Sistema de segurança, de acordo com a reivindicação 6 ou 7, caracterizado pelo fato de que a pluralidade de CPU’s (40, 41) são duas CPU’s (40, 41) de tipos diferentes, e quando há uma falha em uma das CPU’s (40, 41), o sistema de segurança pode detectar a falha pelo circuito de comparação de ajuste de sincronização (30) no aparelho de comparação de dados comparando os dados enviados a partir das duas CPU’s (40, 41).

9. Sistema de segurança, de acordo com qualquer uma das reivindicações 6 a 8, caracterizado pelo fato de que o circuito gerador de sinal de sincronização (10) compreende uma pluralidade de partes de detecção de disparador de sincronização (11) que estão associadas com a pluralidade de CPU’s (40, 41) e detectam que uma sequência de bits em particular é introduzida a partir da pluralidade de CPU’s (40, 41), e uma pluralidade de partes de geração de sinal de sincronização (12) que estão associadas com a pluralidade de CPU’s (40, 41) e são disparadas pela detecção da sequência de bits em particular para gerar o sinal de sincronização (3).

10. Sistema de segurança, de acordo com qualquer uma das reivindicações 6 a 9, caracterizado pelo fato de que o circuito detector de perda de sincronização (20) compreende uma pluralidade de registros de deslocamento de sinal de sincronização (21) que estão associados com uma pluralidade de CPU’s (40, 41) e armazena a entrada do sinal de sincronização (3) do circuito gerador de sinal de sincronização (10) e uma parte de detecção de perda de sincronização (22) que detecta uma perda de sincronização pela comparação dos sinais de sincronização armazenados em termos de características específicas dos sinais de sincronização e gera o sinal de ajuste de sincronização (5).

11. Sistema de segurança, de acordo com qualquer uma das reivindicações 6 a 10, caracterizado pelo fato de que o aparelho de comparação de dados é implementado em um FPGA.

12. Método de comparação de dados caracterizado pelo fato de que compreende as etapas de: gerar um sinal de sincronização (3) com base em dados (1a, 1b) enviados a partir de uma pluralidade de fontes de dados (40, 41); gerar um sinal de ajuste de sincronização (5) baseado no sinal de sincronização (3); e, ajustar uma temporização de comparação baseada no sinal de ajuste de comparação para comparar os dados; armazenar os dados enviados a partir da pluralidade de fontes de dados (40, 41); selecionar dados para serem emitidos com base no sinal de ajuste de sincronização (5); comparar os dados; e emitir um sinal específico que muda o nível em intervalos regulares quando os dados enviados de uma pluralidade de fontes de dados (40, 41) correspondem entre si.

13. Método de comparação de dados, de acordo com a rei-vindicação 12, caracterizado pelo fato de que compreende adicio-nalmente: detectar que uma sequência de bit em particular é introduzida a partir da pluralidade de fontes de dados (40, 41); e, ser disparada pela detecção da cadeia de bits em particular para gerar o sinal de sincronização (3).

14. Método de comparação de dados, de acordo com a rei-vindicação 13, caracterizado pelo fato de que compreende adicionalmente: armazenar o sinal de sincronização (3); e detectar uma perda de sincronização, comparando os sinais de sincronização (3) armazenados em termos de características específicas dos sinais de sincronização (3) e gerar o sinal de ajuste de sincronização (5).

15. Método de comparação de dados, de acordo com qualquer uma das reivindicações 12 a 14, caracterizado pelo fato de que ainda compreende: operar as fontes de dados (40, 41) em relógios diferentes.

16. Método de comparação de dados, de acordo com qualquer uma das reivindicações 12 a 15, caracterizado pelo fato de que a pluralidade de fontes de dados (40, 41) possui CPU’s de diferentes tipos.