CN107943629A - 计算机装置及其控制方法 - Google Patents

Abstract

本发明公开一种计算机装置及其控制方法，所述装置具有多个中继器与一个复杂可编程逻辑器件(complex programmable logic device,CPLD)。CPLD通信连接于前述多个中继器，CPLD储存有关于前述多个中继器的配置表，并于计算机装置的启动程序中，CPLD依据配置表侦测前述多个中继器，并依据配置表至少对前述多个中继器中被侦测到的第i个中继器写入第一参数值，CPLD并于完成前述多个中继器的参数值写入后，读取第i个中继器的第一储存值，CPLD依据第一参数值与第一储存值判断第i个中继器是否发生错误，其中i为不大于中继器数量的正整数。

Description

计算机装置及其控制方法

技术领域

本发明关于一种计算机装置及其控制方法，特别关于一种对具有自动检测中继器能力的计算机装置及其控制方法。

背景技术

由于现在计算机装置的串行总线速率越来越高，其驱动的距离随之变短，这就不可避免的需要用到中继器芯片，来增加各种总线的驱动距离。当然，增加中继器芯片也会带来新的问题，那就是中继器的配置，如何高效简洁的初始化中继器配置及保证中继器的配置长久有效呢？通常的作法先是把原厂验证好的完整的数据全部写到计算机装置中特定主控元件的只读存储器中，然后主控元件从只读存储器中取数据，将中继器的缓存器全部写一遍。于一种通常作法中，一个中继器初始化完成后，初始地址加一，然后再写一遍。

上述作法有一些实施上有困难的地方，举例来说：无法保证初始化数据的完整性，更无法保证机器使用过程中，中继器的配置是否会有变化使设备出问题。又或者当缓存器配置出问题，没有有效的记录问题及上报中断。并且计算机装置难以主动遍历所有(或者部分感兴趣的)中继器。

发明内容

鉴于上述问题，本发明旨在提供一种计算机装置及其控制方法，通过在设定中继器的过程中，侦测中继器并对中继器进行读写测试，确保当中继器有问题时，计算机装置有所记录以便于后续的检修。

依据本发明一实施例的计算机装置具有多个中继器与一个复杂可编程逻辑器件(complex programmable logic device,CPLD)。CPLD通信连接于前述多个中继器，CPLD储存有关于前述多个中继器的配置表，并于计算机装置的启动程序中，CPLD依据配置表侦测前述多个中继器，并依据配置表至少对前述多个中继器中被侦测到的第i个中继器写入第一参数值，CPLD并于完成前述多个中继器的参数值写入后，读取第i个中继器的第一储存值，CPLD依据第一参数值与第一储存值判断第i个中继器是否发生错误，其中i为不大于中继器数量的正整数。

依据本发明另一实施例的计算机装置，其中CPLD依据第一参数值与第一储存值判断第i个中继器是否发生错误时，CPLD判断第一参数值是否对应于第一储存值。当第一参数值对应于第一储存值时，CPLD判断第i个中继器未发生错误。当第一参数值不对应于第一储存值时，CPLD再次对第i个中继器写入第一参数值。于CPLD再次对第i个中继器写入第一参数值后，CPLD读取第i个中继器的第二储存值。CPLD判断第一参数值是否对应于第二储存值。当第一参数值不对应于第二储存值时，CPLD判断第i个中继器发生错误。

依据本发明再一实施例的计算机装置，CPLD还具有错误暂存区，且计算机装置还具有基板管理控制器(baseboard management controller,BMC)适于从错误暂存区读取至少一笔错误记录，且当CPLD判断第i个中继器发生错误时，CPLD将第i个中继器的中继器地址与第一储存值写入错误记录，并产生中断指令使BMC读取错误记录。

依据本发明又一实施例的计算机装置，其中当CPLD依据配置表的第n个地址侦测前述多个中继器中的第k个中继器时，若未侦测到第k个中继器，CPLD依据配置表的第n+1个地址侦测第k个中继器，其中n为正整数，k为不大于中继器数量的正整数。

依据本发明另一实施例的计算机装置，其中BMC还依据错误记录判断是否终止启动程序。

依据本发明一实施例的计算机装置控制方法，适于具有多个中继器与一个复杂可编程逻辑器件(complex programmable logic device,CPLD)的计算机装置，CPLD储存有关于前述多个中继器的配置表，所述方法包括执行一启动程序，其中执行启动程序包括：CPLD依据配置表侦测前述多个中继器。CPLD依据配置表至少对前述多个中继器中被侦测到的第i个中继器写入第一参数值。于完成前述多个中继器的参数值写入后，CPLD读取第i个中继器第一储存值，其中i为不大于中继器数量的正整数。CPLD依据第一参数值与第一储存值判断第i个中继器是否发生错误。

依据本发明另一实施例的方法，其中于CPLD依据第一参数值与第一储存值判断第i个中继器是否发生错误时包括：CPLD判断第一参数值是否对应于第一储存值。当第一参数值对应于第一储存值时，判断第i个中继器未发生错误。当第一参数值不对应于第一储存值时，CPLD再次对第i个中继器写入第一参数值。于CPLD再次对第i个中继器写入第一参数值后，CPLD读取第i个中继器的第二储存值。CPLD判断第一参数值是否对应于第二储存值。当第一参数值不对应于第二储存值时，CPLD判断第i个中继器发生错误。

依据本发明再一实施例的方法，还包括：当CPLD判断第i个中继器发生错误时，CPLD将第i个中继器的中继器地址与第一储存值写入错误记录。CPLD产生中断指令使计算机装置的基板管理控制器(baseboard management controller,BMC)读取错误记录。BMC依据错误记录以控制计算机装置。

依据本发明又一实施例的方法，其中当CPLD依据配置表的第n个地址侦测前述多个中继器中的第k个中继器时，若未侦测到第k个中继器，CPLD依据配置表的第n+1个地址侦测第k个中继器，其中n为正整数，且k为不大于中继器数量的正整数。

依据本发明另一实施例的方法，还包括BMC依据错误记录判断是否终止启动程序。

综上所述，依据本发明一实施例的计算机装置及其控制方法，通过在启动程序中，由CPLD侦测中继器并对中继器进行读写测试，确保当中继器有问题时，计算机装置有所记录以便于后续的检修。

以上关于本发明内容的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理，并且提供本发明的权利要求书更进一步的解释。

附图说明

图1为依据本发明一实施例的计算机装置功能方块图。

图2为依据本发明一实施例的计算机装置控制方法流程图。

图3为关于图2的步骤S240的步骤流程图。

其中，附图标记：

1000 计算机装置

1110～1190 中继器

1200 复杂可编程逻辑器件

1210 集成电路总线主控端

1220 控制器

1230 第一存储介质

1240 第二存储介质

1250 判断电路

1260 第三存储介质

1300 基板管理控制器

具体实施方式

以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使本领域的技术人员了解本发明的技术内容并据以实施，且根据本说明书所公开的内容、权利要求书及附图，本领域的技术人员可轻易地理解本发明相关的目的及优点。以下的实施例是进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。

请参照图1，其为依据本发明一实施例的计算机装置功能方块图。如图1所示，依据本发明一实施例的计算机装置1000具有多个中继器(repeater)1110～1190与一个复杂可编程逻辑器件(complex programmable logic device,CPLD)1200。

复杂可编程逻辑器件1200例如通过集成电路总线(inter-integrated circuit,I²C)通信连接于中继器1110～1190，复杂可编程逻辑器件1200具有集成电路总线主控端1210、控制器1220、第一存储介质1230、第二存储介质1240与判断电路1250。第一存储介质1230储存有关于多个中继器1110～1190的配置表。具体来说，所谓中继器的配置表例如有关于中继器1110～1190在集成电路总线架构中的地址(address)，此外，配置表还可储存有对应于每个中继器的一个第一参数值，其用处于后叙段落解释。于计算机装置1000的启动程序中，复杂可编程逻辑器件1200的控制器1220依据第一存储介质1230中所储存的配置表，控制集成电路总线主控端1210侦测至少部分的中继器1110～1190。

具体来说，由于配置表记录着包括中继器1110～1190在内的许多集成电路总线地址，当控制器1220要侦测中继器1120时，并且控制器1220于此假设配置表中的第二地址对应于中继器1120，因此控制器1220控制集成电路总线主控端1210依照集成电路总线协议传送呼叫信号给具有第二地址的装置(默认应为中继器1120)，如果有收到从第二地址依照集成电路总线协议所回传的正确响应信号，则控制器1220判断有侦测到中继器1120，且能确认其地址为第二地址。反之，如果在预设时间或是预设呼叫次数内仍未能收到正确响应信号，则控制器1220判断没有侦测到第二地址对应中继器1120。

于一实施例中，控制器1220接着假设配置表中的第三地址对应于中继器1120，并且控制器1220控制集成电路总线主控端1210依照集成电路总线协议传送呼叫信号给具有第三地址的装置(经过修正后假设此地址的装置应为中继器1120)，如果有收到从第三地址依照集成电路总线协议所回传的正确响应信号，则控制器1220判断有侦测到中继器1120，且能确认其地址为第三地址。反之，如果在预设时间或是预设呼叫次数内仍未能收到正确响应信号，则控制器1220判断没有侦测到第三地址对应中继器1120。如此反复对每个中继器进行侦测，以判断是否能侦测到所有的中继器。

控制器1220依据配置表来控制集成电路总线主控端1210至少对中继器1110～1190中被侦测到的第i个中继器(其中i为不大于中继器数量的正整数)写入第一参数值。以下以中继器1130为第i个中继器的例子来加以说明。于完成前述一个或多个中继器的参数值写入后，复杂可编程逻辑器件1200的控制器1220控制集成电路总线主控端1210读取中继器1130的储存值(第一储存值)。复杂可编程逻辑器件1200的控制器1220并将所读取到的第一储存值写入第二存储介质1240。而复杂可编程逻辑器件1200的判断电路1250从第一存储介质1230读取写入中继器1130的第一参数值，并从第二存储介质1240读取从中继器1130读回的第一储存值，而后判断电路1250依据第一参数值与第一储存值判断中继器1130是否发生错误。于一实施例中，控制器1220是在每一次侦测到一个中继器之后，立刻控制集成电路总线主控端1210对当前被侦测到的中继器进行参数值的写入与储存值的读取。于另一实施例中，控制器1220是在侦测到所有中继器之后，才控制集成电路总线主控端1210对被侦测到的部分或所有中继器进行参数值的写入与储存值的读取。

于一实施例中，判断电路1250判断第一参数值是否对应于第一储存值来决定中继器1130是否发生错误。当第一参数值对应于第一储存值时，判断电路1250判断中继器1130未发生错误。当第一参数值不对应于第一储存值时，判断电路1250判断中继器1130在数据写入或数据读取时可能有干扰，因此判断电路1250通知控制器1220，使控制器1220通过集成电路总线主控端1210再次对中继器1130写入第一参数值，并于再次对中继器1130写入第一参数值后，控制器1220控制集成电路总线主控端1210读取中继器1130的储存值(第二储存值)，将第二储存值写入第二存储介质1240。判断电路1250判断第一参数值是否对应于第二储存值。当第一参数值不对应于第二储存值时，判断电路1250判断中继器1130发生错误。

于一实施例中，每个中继器是由内建有缓存器(register)的电路所实现。而中继器中的缓存器至少具有数据输入端D、时脉输入端CLK、正输出端Q与反向输出端～Q。缓存器的工作已为本领域的通常知识，于此不再赘述。具体来说，缓存器的正输出端Q就是用来做为中继的信号。举例来说，例如从复杂可编程逻辑器件1200送出的信号原本其第一电平(高电平)的电压应该是3.3伏特，而其第二电平(低电平)的电压应该是0伏特。然而，对于高频信号而言，传输线的效应严重的影响接收端的信号品质。假设中继器与复杂可编程逻辑器件1200之间的信号线足够长，则中继器的缓存器所收到的信号的第一电平可能只有2.7伏特，而第二电平可能会有0.6伏特。换句话说，这样的第一电平与第二电平已经快达到数字电路的噪声容限(noise margin)，从而如果没有中继器的缓存器来重新定义信号的电平，则远端收到此信号的数字电路极有可能收到不正确的信号。当缓存器被时脉输入端CLK的信号触发而从数据输入端D读取一个2.7伏特的信号后，接下来正输出端Q所输出的信号电平会实质等于3.3伏特，而反相输出端～Q所输出的信号电平会实质等于0伏特。当缓存器被时脉输入端CLK的信号触发而从数据输入端D读取一个0.6伏特的信号后，接下来正输出端Q所输出的信号电平会实质等于0伏特，而反相输出端～Q所输出的信号电平会实质等于3.3伏特。所谓实质等于3.3伏特，例如为大于3.1伏特，而所谓实质等于0伏特，例如为小于0.2伏特。

于一实施例中，复杂可编程逻辑器件1200从中继器1130所读取到的第一储存值(或第二储存值)就是从中继器1130的缓存器的正输出端Q所读取到的，因此，判断第一储存值是否对应于第一参数值是判断两者的真伪值是否相同。

于另一实施例中，由于中继器1130中的缓存器的正输出端Q要用来输出信号给远端的装置，为了避免额外走线造成的负载效应影响信号，复杂可编程逻辑器件1200从中继器1130所读取到的第一储存值(或第二储存值)就是从中继器1130的缓存器的反相输出端～Q所读取到的，因此，判断第一储存值是否对应于第一参数值是判断两者的真伪值是否相反。而此一实施方式，可以在计算机装置1000正常运行中，仍然持续定期或不定期地对部分或是所有中继器进行检测。

于一实施例中，复杂可编程逻辑器件1200还具有第三存储介质1260用于作为错误暂存区，且计算机装置1000还具有基板管理控制器(baseboard management controller,BMC)1300适于从第三存储介质1260读取至错误记录。举例来说，当判断电路1250判断中继器1130发生错误时，判断电路1250将中继器1250的中继器地址与第一储存值写入第三存储介质1260，并产生中断指令使基板控制器1300读取错误记录。于一实施例中，基板控制器1300依据错误记录判断是否终止启动程序。

因此，根据上述，本发明实际上揭示了一种计算机装置控制方法，请参照图2，其为依据本发明一实施例的计算机装置控制方法流程图。所述方法包括下列步骤：如步骤S210，依据配置表侦测中继器。如步骤S220，依据配置表至少对被侦测到的第i个中继器写入第一参数值，i为不大于中继器数量的正整数。如步骤S230，于完成参数值写入后，读取第i个中继器的第一储存值。如步骤S240，依据第一参数值与第一储存值判断第i个中继器是否发生错误。

于一些实施方式中，所述方法还包括下列步骤当判断第i个中继器发生错误时，如步骤S250，将第i个中继器的中继器地址与第一储存值写入错误记录。并如步骤S260，产生中断指令使计算机装置的基板控制器读取错误记录以依据错误记录控制计算机装置。

于一实施例中，关于图2的步骤S240的细节，请参照图3，其为关于图2的步骤S240的步骤流程图。如步骤S241，判断第一参数值是否对应于第一储存值。如果判断结果为是，则如步骤S242，判断第i个中继器未发生错误。否则如步骤S243，再次对第i个中继器写入第一参数值。接着如步骤S244，读取第i个中继器的第二储存值。再来如步骤S245，判断第一参数值是否对应于第二储存值。当判断结果为否时，如步骤S246，判断第i个中继器发生错误并继续执行步骤S250。

综上所述，依据本发明一实施例的计算机装置及其控制方法，通过在启动程序中，由CPLD侦测中继器并对中继器进行读写测试，确保当中继器有问题时，计算机装置有所记录以便于后续的检修。

虽然本发明以前述的实施例公开如上，然其并非用以限定本发明。在不脱离本发明的精神和范围内，所为的更动与润饰，均属本发明的专利保护范围。关于本发明所界定的保护范围请参考所附的权利要求书。

Claims (10)

1.一种计算机装置，其特征在于，包括：

多个中继器；以及

一复杂可编程逻辑器件CPLD，通信连接于该些中继器，该CPLD储存有关于该些中继器的一配置表，并于该计算机装置的一启动程序中，该CPLD依据该配置表侦测该些中继器，并依据该配置表至少对该些中继器中被侦测到的第i个中继器写入一第一参数值，该CPLD并于完成该些中继器的参数值写入后，读取该第i个中继器的一第一储存值，该CPLD依据该第一参数值与该第一储存值判断该第i个中继器是否发生错误，其中i为不大于该些中继器数量的正整数。

2.根据权利要求1所述的计算机装置，其特征在于，该CPLD依据该第一参数值与该第一储存值判断该第i个中继器是否发生错误时包括：

该CPLD判断该第一参数值是否对应于该第一储存值；

当该第一参数值对应于该第一储存值时，判断该第i个中继器未发生错误；

当该第一参数值不对应于该第一储存值时，该CPLD再次对该第i个中继器写入该第一参数值；

于该CPLD再次对该第i个中继器写入该第一参数值后，该CPLD读取该第i个中继器的一第二储存值；

该CPLD判断该第一参数值是否对应于该第二储存值；以及

当该第一参数值不对应于该第二储存值时，该CPLD判断该第i个中继器发生错误。

3.根据权利要求1或2所述的计算机装置，其特征在于，该CPLD还具有一错误暂存区，且该计算机装置还包括一基板管理控制器BMC适于从该错误暂存区读取至少一错误记录，且当该CPLD判断该第i个中继器发生错误时，该CPLD将该第i个中继器的一中继器地址与该第一储存值写入该至少一错误记录，并产生一中断指令使该BMC读取该至少一错误记录。

4.根据权利要求3所述的计算机装置，其特征在于，当该CPLD依据该配置表的第n个地址侦测该些中继器中的第k个中继器时，若未侦测到该第k个中继器，该CPLD依据该配置表的第n+1个地址侦测该第k个中继器。

5.根据权利要求3所述的计算机装置，其特征在于，该BMC还依据该至少一错误记录判断是否终止该启动程序。

6.一种计算机装置控制方法，适于具有多个中继器与一复杂可编程逻辑器件CPLD的一计算机装置，该CPLD储存有关于该些中继器的一配置表，其特征在于，所述计算机装置控制方法包括：

执行一启动程序，其中包括：

该CPLD依据该配置表侦测该些中继器；

该CPLD依据该配置表至少对该些中继器中被侦测到的第i个中继器写入一第一参数值；

于完成该些中继器的参数值写入后，该CPLD读取该第i个中继器一第一储存值，其中i为不大于该些中继器数量的正整数；以及

该CPLD依据该第一参数值与该第一储存值判断该第i个中继器是否发生错误。

7.根据权利要求6所述的计算机装置控制方法，其特征在于，于该CPLD依据该第一参数值与该第一储存值判断该第i个中继器是否发生错误时包括：

该CPLD判断该第一参数值是否对应于该第一储存值；

当该第一参数值对应于该第一储存值时，判断该第i个中继器未发生错误；

当该第一参数值不对应于该第一储存值时，该CPLD再次对该第i个中继器写入该第一参数值；

于该CPLD再次对该第i个中继器写入该第一参数值后，该CPLD读取该第i个中继器的一第二储存值；

该CPLD判断该第一参数值是否对应于该第二储存值；以及

当该第一参数值不对应于该第二储存值时，该CPLD判断该第i个中继器发生错误。

8.根据权利要求6或7所述的计算机装置控制方法，其特征在于，还包括：

当该CPLD判断该第i个中继器发生错误时，该CPLD将该第i个中继器的一中继器地址与该第一储存值写入至少一错误记录；

该CPLD产生一中断指令使该计算机装置的一基板管理控制器BMC读取该至少一错误记录；以及

该BMC依据该至少一错误记录以控制该计算机装置。

9.根据权利要求8所述的计算机装置控制方法，其特征在于，当该CPLD依据该配置表的第n个地址侦测该些中继器中的第k个中继器时，若未侦测到该第k个中继器，该CPLD依据该配置表的第n+1个地址侦测该第k个中继器。

10.根据权利要求8所述的计算机装置控制方法，其特征在于，还包括该BMC依据该至少一错误记录判断是否终止该启动程序。