JP2005165807A - プロセッサ多重化システムにおける動作比較方式 - Google Patents
プロセッサ多重化システムにおける動作比較方式 Download PDFInfo
- Publication number
- JP2005165807A JP2005165807A JP2003405470A JP2003405470A JP2005165807A JP 2005165807 A JP2005165807 A JP 2005165807A JP 2003405470 A JP2003405470 A JP 2003405470A JP 2003405470 A JP2003405470 A JP 2003405470A JP 2005165807 A JP2005165807 A JP 2005165807A
- Authority
- JP
- Japan
- Prior art keywords
- comparison
- processor
- processors
- storage device
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Abstract
【解決手段】 同一動作周波数で同一の処理を行う位相の異なる複数のプロセッサ1…Nと、複数のプロセッサから独立に読み込み/書き込みを受ける記憶装置1…Nと、プロセッサ1…Nと記憶装置1…Nとの間のバス上でアドレス/データ/制御信号を比較する比較装置7と、比較装置からの比較照合結果が正常である状態で読み込み/書き込みを受ける共通的な記憶装置8とを備え、比較装置は、1回のバスサイクル中にバス上を経由するアドレス/データ/制御信号を比較する比較照合動作と比較装置自体の自己健全性の検証動作を行う。
【選択図】 図1
Description
従来、多重系の記憶装置における比較動作は、比較するデータと比較タイミング信号とを比較装置に渡して行っていた。その一例として、主系/従系の記憶装置は独立ではなく、主系プロセッサからのデータが主/従系両方の記憶装置に記憶され、前記記憶装置より比較するデータと比較タイミング信号が出されて記憶されたデータの比較処理を行う二重系の比較動作がある(例えば、特許文献1参照)。
この特許文献1に示される公知例では、二重系の記憶装置が独立ではなく、主系動作中のプロセッサが誤動作した場合、主/従系両方の記憶装置に同一の誤ったデータが記憶される恐れがあり、高信頼性・高安全性を求められる制御装置に適用することができない。
また、他の従来技術として、同一動作周波数、同位相の複数のプロセッサを通常モードと監視モードに分割し、監視モードのプロセッサにおいて通常モードのプロセッサから出力されるアドレス信号、データ信号をバスサイクル毎に比較する方式が挙げられる(例えば、特許文献2参照)。
この特許文献2に示される公知例では、監視モードのプロセッサは通常モードのプロセッサに常に同期して同位相で動作する場合に限られ、位相の異なる複数のプロセッサに対しては適用することができない。
位相の違いを許可する他の従来技術として、同一動作周波数、同位相または逆位相で同一動作する複数のプロセッサのアドレス/データ/制御信号をバスクロック毎に常時比較検証する方式が挙げられる。
そこで、本発明の課題は、プロセッサの動作周波数および位相差に依存せず、高信頼、高安全に比較動作を実行するに好適なプロセッサ多重化システムにおける動作比較方式を提供することにある。
ここで、比較装置からの比較照合結果が異常である場合には、共通的な記憶装置に対する読み込み/書き込み動作を抑制する。
また、プロセッサの動作周波数が同一であれば、動作クロックの位相差に依存しないため、複数のプロセッサ間で位相を同一とする必要性がなく、このため、多重化したプロセッサ間の動作周波数の位相差に依存することなく、比較動作を実行することができる。
また、多重化した各プロセッサに当該プロセッサのみが読み書き可能な独立した記憶装置を個別に設けたので、全ての記憶装置に同一の誤ったデータが記憶される恐れがなくなり、高信頼、高安全に比較動作を実行することができる。
また、バスサイクル毎にアドレス/データ/制御信号を比較し、比較異常と判断した場合、共通に存在する記憶装置への読み込み/書き込みを行わないため、異常データが伝播することを防止することが可能である。
図1において、本実施例1は、多重化されたプロセッサ(1…N)1,3,5と、各プロセッサには当該プロセッサのみが読み書き可能な独立した記憶装置(1…N)2,4,6と、比較器7と、全プロセッサに対して共通に存在する記憶装置8とからなる。
各プロセッサ(1…N)1,3,5は、全て同一の処理を実行しており、その処理結果を比較器7を通じて共通の記憶装置8に格納する。
ここで、プロセッサ(1)1には、当該プロセッサのみが読み書き可能な独立した記憶装置(1)2を設け、プロセッサ(2)3には、当該プロセッサのみが読み書き可能な独立した記憶装置(2)4を設け、プロセッサ(N)5には、当該プロセッサのみが読み書き可能な独立した記憶装置(N)6を設ける。
本実施例1では、各プロセッサには、当該プロセッサのみが読み書き可能な独立した記憶装置を設ける構成としたので、全ての記憶装置(1…N)2,4,6に同一の誤ったデータが記憶される恐れがなくなり、従来技術の共通の記憶装置しかない構成に比べて高信頼性・高安全性が得られる。
また、比較器7では、バスサイクル毎にアドレス/データ/制御信号を比較し、比較正常と判断した後で共通に存在する記憶装置8への読み込み/書き込みを行う。比較異常と判断した場合、共通に存在する記憶装置8への読み込み/書き込みを行わない。
このため、本実施例1では、異常データが伝播することを防止することが可能である。
比較器7は、全プロセッサ(1…N)からの比較開始信号を受け付けるまで待ち状態である。全プロセッサ(1…N)からの比較開始信号の受付を完了すると、比較実行状態に遷移する。この場合、比較器7の比較動作はバスサイクル毎に行う。これにより、本実施例1は、バスクロック毎に比較動作を行う従来技術に比べてプロセッサの動作周波数を高めることができる。
比較実行状態で比較対象となる全ての信号を取り込み、比較の実行を行う。比較異常を検出した場合、エラー報告状態に遷移し、比較正常を検出した場合には、共通部への出力開始状態に遷移する。
共通部への出力開始状態に遷移した比較器7は、自己健全性検証のために比較器自己検証状態に遷移する。比較器自己検証状態では、比較対象に対してテストパタン生成器(図示せず)により決められたエラーパタンを注入し、比較器7がエラーを検出可能であることを検証する。ここで、比較器自体の自己健全性の検証動作は、共通に存在する記憶装置8への読み込み/書き込みを実行中に、同一バスサイクル内で行う。
共通部からの処理終了報告かつ比較器自己検証終了報告を以って1バスサイクルを終了する。このとき、エラーを注入したにもかかわらず、比較器がエラー検出をできなかった場合は比較器7の故障と診断し、エラー報告状態に遷移する。
また、従来では、比較器の自己健全性を検証するために、バスクロック毎に比較/比較器検証を繰り返していたが、本実施例1では、バスサイクル中に比較/比較器検証を1回のみ行うこととし、比較器がバスクロックに依存しない構成とした。
また、プロセッサの動作周波数が同一であれば、動作クロックの位相差に依存しないため、複数のプロセッサ間で位相を同一とする必要性がなく、このため、多重化したプロセッサ間の動作周波数の位相差に依存することなく、比較動作を実行することができる。
また、多重化した各プロセッサに当該プロセッサのみが読み書き可能な独立した記憶装置を個別に設けたので、全ての記憶装置に同一の誤ったデータが記憶される恐れがなくなり、高信頼、高安全に比較動作を実行することができる。
また、バスサイクル毎にアドレス/データ/制御信号を比較し、比較異常と判断した場合、共通に存在する記憶装置への読み込み/書き込みを行わないため、異常データが伝播することを防止することが可能である。
Claims (2)
- 同一動作周波数で同一の処理を行う位相の異なる複数のプロセッサと、前記複数のプロセッサから独立に読み込み/書き込みを受ける記憶装置と、前記プロセッサと前記記憶装置との間のバス上でアドレス/データ/制御信号を比較する比較装置と、前記比較装置からの比較照合結果が正常である状態で読み込み/書き込みを受ける共通的な記憶装置とを備え、
前記比較装置は、1回のバスサイクル中にバス上を経由する前記アドレス/データ/制御信号を比較する比較照合動作と比較装置自体の自己健全性の検証動作を行うことを特徴とするプロセッサ多重化システムにおける動作比較方式。 - 請求項1において、前記比較装置からの比較照合結果が異常である場合には、前記共通的な記憶装置に対する読み込み/書き込み動作を抑制することを特徴とするプロセッサ多重化システムにおける動作比較方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003405470A JP2005165807A (ja) | 2003-12-04 | 2003-12-04 | プロセッサ多重化システムにおける動作比較方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003405470A JP2005165807A (ja) | 2003-12-04 | 2003-12-04 | プロセッサ多重化システムにおける動作比較方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005165807A true JP2005165807A (ja) | 2005-06-23 |
Family
ID=34728132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003405470A Pending JP2005165807A (ja) | 2003-12-04 | 2003-12-04 | プロセッサ多重化システムにおける動作比較方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005165807A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009505177A (ja) * | 2005-08-08 | 2009-02-05 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 少なくとも2つの命令実行ユニットを有するコンピュータシステムにおける記憶装置へのアクセスを制御する方法および装置 |
JPWO2008120352A1 (ja) * | 2007-03-29 | 2010-07-15 | 富士通株式会社 | 情報処理装置、エラー処理方法 |
JP2010160649A (ja) * | 2009-01-07 | 2010-07-22 | Hitachi Ltd | 制御装置および制御方法 |
JP2010218012A (ja) * | 2009-03-13 | 2010-09-30 | Nec Corp | 圧縮情報を利用した故障検出装置、その方法及びそのプログラム |
-
2003
- 2003-12-04 JP JP2003405470A patent/JP2005165807A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009505177A (ja) * | 2005-08-08 | 2009-02-05 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 少なくとも2つの命令実行ユニットを有するコンピュータシステムにおける記憶装置へのアクセスを制御する方法および装置 |
JPWO2008120352A1 (ja) * | 2007-03-29 | 2010-07-15 | 富士通株式会社 | 情報処理装置、エラー処理方法 |
JP4629793B2 (ja) * | 2007-03-29 | 2011-02-09 | 富士通株式会社 | 情報処理装置、エラー処理方法 |
JP2010160649A (ja) * | 2009-01-07 | 2010-07-22 | Hitachi Ltd | 制御装置および制御方法 |
JP2010218012A (ja) * | 2009-03-13 | 2010-09-30 | Nec Corp | 圧縮情報を利用した故障検出装置、その方法及びそのプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102822807B (zh) | 控制计算机系统及其控制方法和使用 | |
KR20150007973A (ko) | 마이크로컴퓨터 | |
EP2381266B1 (en) | Self-diagnosis system and test circuit determination method | |
US7827429B2 (en) | Fault tolerant computer | |
JP2020077095A (ja) | 半導体装置、半導体システム及びテスト制御方法 | |
JP2004234144A (ja) | プロセッサの動作比較装置および動作比較方法 | |
JP2005165807A (ja) | プロセッサ多重化システムにおける動作比較方式 | |
JP2005049967A (ja) | フェイルセーフプロセッサ及び鉄道用保安制御装置 | |
JP2007293678A (ja) | 共用バス接続診断装置 | |
JP2010102565A (ja) | 二重化制御装置 | |
JP6217086B2 (ja) | 情報処理装置、エラー検出機能診断方法およびコンピュータプログラム | |
JP5569950B2 (ja) | 二重化データ処理回路 | |
JP4357373B2 (ja) | 高信頼性制御装置 | |
JP2011095837A (ja) | フェールセーフシステム | |
JP5596322B2 (ja) | 多重化サービスプロセッサ、多重化サービスプロセッサの障害処理方法、およびプログラム | |
JP3652232B2 (ja) | マイクロコンピュータのエラー検出方法及びエラー検出回路及びマイクロコンピュータシステム | |
JP6471234B2 (ja) | 制御システム | |
JP2006338425A (ja) | 制御装置 | |
JP4209866B2 (ja) | 監視装置、監視方法および情報処理装置 | |
JP6588068B2 (ja) | マイクロコンピュータ | |
WO2008062511A1 (fr) | Système multiprocesseur | |
JP5730173B2 (ja) | 自己診断機能付き装置 | |
JP4108462B2 (ja) | メモリチェック回路 | |
JP2518652B2 (ja) | 多重系バス同期システムの割込み診断装置 | |
JPH09204317A (ja) | 誤り検出訂正回路の診断装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070920 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |