JP6471234B2 - 制御システム - Google Patents
制御システム Download PDFInfo
- Publication number
- JP6471234B2 JP6471234B2 JP2017536139A JP2017536139A JP6471234B2 JP 6471234 B2 JP6471234 B2 JP 6471234B2 JP 2017536139 A JP2017536139 A JP 2017536139A JP 2017536139 A JP2017536139 A JP 2017536139A JP 6471234 B2 JP6471234 B2 JP 6471234B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- communication
- collation
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 claims description 252
- 238000012795 verification Methods 0.000 claims description 46
- 230000005540 biological transmission Effects 0.000 claims description 23
- 230000000903 blocking effect Effects 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 4
- 230000002159 abnormal effect Effects 0.000 description 22
- 230000004044 response Effects 0.000 description 19
- 239000011159 matrix material Substances 0.000 description 17
- 230000005856 abnormality Effects 0.000 description 15
- 230000008859 change Effects 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 10
- 238000013524 data verification Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000008054 signal transmission Effects 0.000 description 8
- 238000013481 data capture Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0428—Safety, monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24189—Redundant processors monitor same point, common parameters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Automation & Control Theory (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Hardware Redundancy (AREA)
Description
A系とB系に二重化され、信号源からのデジタル信号をA系とB系に並列に入力する制御システムにおいて、信号伝達時間誤差や動作周波数の違いによってA系とB系の間でデジタル信号の取り込みタイミングに若干の誤差が発生する。この取り込みタイミング誤差により、デジタル信号の値が変化するタイミングと、A系とB系のデータ取り込みタイミングが重なった場合、A系とB系の間で取り込んだデジタル信号の値が異なる可能性がある。このように、A系とB系がともに正常動作しているにもかかわらず、照合結果の不一致が発生するという課題があった。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る制御システム1の構成を示す図である。本実施形態の制御システムは、化学プラントや原子力発電所といった、安全確保が最優先される現場に適用できる。
制御システム1は、信頼性向上のために内部機能をA系とB系で二重化(多重化)したデジタル制御装置である。A系とB系による二重化は、一例であり、3以上の多重化でも同様に適用できる。
図1に示すように、制御システム1は、演算装置100と、デジタル入力装置200と、デジタル出力装置300と、を備える。演算装置100とデジタル入力装置200とデジタル出力装置300とは、通信回線400により接続され、各装置100,200,300間の通信は、フレームによって行われる。また、入力装置、出力装置には、それぞれデジタルとアナログの種別がある。通信回線400には、図1のデジタル入力装置200およびデジタル出力装置300以外にも、複数の入出力装置を接続することが可能である。また、系統あるいはプラントから入力されるデジタル信号の信号源410がデジタル入力装置200に接続され、制御システム1の制御対象420がデジタル出力装置300に接続される。
演算装置100は、取得した入力データを元に制御演算を行う。演算装置100は、演算結果を制御対象420に出力するため、通信回線400を介してデジタル出力装置300に対して、データ出力の要求を行う。データ出力要求を受けたデジタル出力装置300は、制御対象420に対して受け取ったデータに応じた出力を行い、データ出力が完了したことを通知するため、通信回線400を介して演算装置100に対して応答を出力する。
演算装置100は、A系演算装置110と、B系演算装置120と、フレーム照合部130と、SW131と、を備える。
A系演算装置110は、入力データを元に演算を行うA系演算部111と、装置間の通信を制御するA系通信制御部112と、を備える。また、B系演算装置120は、入力データを元に演算を行うB系演算部121と、装置間の通信を制御するB系通信制御部122と、を備える。
A系演算部111およびB系演算部121と、A系通信制御部112およびB系通信制御部122とは、A系演算装置110とB系演算装置120の二重化構成である。また、通信回線400からの通信フレームは、A系演算装置110とB系演算装置120に並列に入力される。
フレーム照合部130は、A系演算装置110とB系演算装置120が出力する通信フレームを照合する。A系演算装置110の通信フレームとB系演算装置120の通信フレームとを照合することにより、装置の異常判定の信頼性を向上している。
デジタル入力装置200は、A系デジタル入力装置210と、B系デジタル入力装置220と、フレーム照合部230と、SW235(遮断手段)と、を備える。
A系デジタル入力装置210は、装置間の通信を制御するA系通信制御部211と、信号源410からデジタル入力データを取り込むA系入力制御部213と、を備える。また、B系デジタル入力装置220は、装置間の通信を制御するB系通信制御部221と、信号源410からデジタル入力データを取り込むB系入力制御部223と、を備える。
A系通信制御部211およびB系通信制御部221と、A系入力制御部213およびB系入力制御部223とは、A系デジタル入力装置210とB系デジタル入力装置220の二重化構成である。
また、通信回線400からの通信フレームは、A系デジタル入力装置210とB系デジタル入力装置220に並列に入力される。
A系通信制御部211およびB系通信制御部221は、2回取り込んだデジタル信号値を付加した通信フレームを生成する。
デジタル出力装置300は、A系デジタル出力装置310と、B系デジタル出力装置320と、フレーム照合部330と、SW331と、を備える。
A系デジタル出力装置310は、装置間の通信を制御するA系通信制御部311と、制御対象420へデータを出力するA系出力制御部312と、を備える。また、B系デジタル出力装置320は、装置間の通信を制御するB系通信制御部321と、制御対象420へデータを出力するB系出力制御部322と、を備える。
A系通信制御部311およびB系通信制御部321と、A系出力制御部312およびB系出力制御部322とは、A系デジタル出力装置310とB系デジタル出力装置320の二重化構成である。通信回線400からの通信フレームは、A系デジタル出力装置310とB系デジタル出力装置320に並列に入力される。
フレーム照合部330は、A系デジタル出力装置310とB系デジタル出力装置320が出力する通信フレームとを照合する。A系デジタル出力装置310の通信フレームとB系デジタル出力装置320の通信フレームとを照合することにより、データ照合の信頼性を向上している。
[演算装置100の動作(1)]
まず、制御システム1の演算装置100の動作について説明する。
図1に示すように、A系通信制御部112およびB系通信制御部122は、入力データを取得するため、デジタル入力装置200に対して入力要求の通信フレームを送出する。
図2に示すように、入力要求の通信フレームフォーマットは、フレームの先頭を示す開始フラグ500と、入力/出力、要求/応答を表すモードエリア501と、送信先アドレス507と送信元アドレス508を含むアドレスエリア502と、入力するデータの大きさを指定するデータサイズエリア503と、フレームの健全性を保障するCRCエリア504と、フレームの終わりを示す終了フラグ505とから構成される。モードエリア501には、入力要求を表すビット506が入る。
次に、制御システム1のデジタル入力装置200の動作について説明する。
図1に示すように、デジタル入力装置200のA系通信制御部211およびB系通信制御部221は、通信回線400を介して演算装置100から自装置宛の入力要求フレームを受けると、自系のA系入力制御部213およびB系入力制御部223にデータ取り込み指示を出す。このとき、信号源410からA系デジタル入力装置210、B系デジタル入力装置220それぞれへのデジタル入力信号の伝達時間誤差や、A系デジタル入力装置210とB系デジタル入力装置220が非同期で動作している場合には非同期誤差により、A系デジタル入力装置210とB系デジタル入力装置220の間で取り込んだデータが不一致となる可能性がある。以下、具体的に説明する。
図3および図4は、伝達時間誤差、非同期誤差による取込データ不一致を示す図である。図3は、伝達時間誤差によりデータ不一致となるケースを示す。なお、図3では、A系デジタル入力装置210とB系デジタル入力装置220の間に非同期誤差がない場合を示している。
図3に示すように、A系デジタル入力装置210が受け取るデジタル入力データA600と、B系デジタル入力装置220が受け取るデジタル入力データB601とは、A系デジタル入力装置210とB系デジタル入力装置220の伝達時間誤差603の分だけデジタル値変化のタイミングがずれる。デジタル値変化のタイミングとA系/B系の取り込みタイミング602が重なった場合、A系デジタル入力装置210が取り込むデータは“1”、B系デジタル入力装置220が取り込むデータは“0”となり、両者は不一致となる。
図4に示すように、A系デジタル入力装置210とB系デジタル入力装置220が非同期で動作している場合、A系デジタル入力装置210の取り込みタイミング606とB系デジタル入力装置220の取り込みタイミング607が非同期誤差608の分だけずれる可能性がある。デジタル値変化のタイミングとA系の取り込みタイミング606とB系の取り込みタイミング607が重なった場合、A系デジタル入力装置210が取り込むデータは“0”、B系デジタル入力装置220が取り込むデータは“1”となり、両者は不一致となる。
ただし、前提として、信号源410におけるデジタル信号の変化周期はデータ取込間隔よりも大きく、2回のデータ取込の間に複数回値が変化することはないものとする。
そして、後記するように、フレーム照合部230は、デジタル信号フレームに付加されたデジタル信号値の一致をデジタル信号の取り込みの回次(ここでは2回)ごとに判定し、デジタル信号値の一致が少なくとも1回あれば各系統間での照合が一致とする。
図5ないし図8は、取り込みタイミングによるA系とB系のデジタル入力データを示す図である。
図5は、1回目のデータ取込とデータ変化のタイミングが重なった場合を示す。図5のケースでは、A系の1回目取込時702のデジタル入力データA700は“1”、B系の1回目取込時704のデジタル入力データB701は“0”となり、両者は不一致となるが、A系の2回目取込時703、B系の2回目取込時705はどちらも“1”となる。
上述の方法により、1回目取込データと2回目取込データは、それぞれデジタル入力装置200のA系入力制御部213およびB系入力制御部223(図1参照)に格納される。
図9および図10は、デジタル入力装置200のA系通信制御部211およびB系通信制御部221が生成する通信フレームを示す図である。
図9は、入力チャンネル数が1の場合を示す。本実施形態において、入力チャンネル数とは、入力するデジタル信号の数をいう。入力するデジタル信号の数は、独立して扱うべきデジタル信号の数であり、デジタル信号の種類が異なる場合が挙げられる。例えば、外部の信号源410が3であれば、入力チャンネル数は3、信号源410が8であれば、入力チャンネル数は8である。
図9に示すように、入力応答の通信フレームフォーマットは、フレームの先頭を示す開始フラグ800と、入力/出力、要求/応答を表すモードエリア801と、送信先アドレス807と送信元アドレス808を含むアドレスエリア802と、入力データを載せるデータエリア803と、フレームの健全性を保障するCRC(Cyclic Redundancy Code)エリア804と、フレームの終わりを示す終了フラグ805とから構成される。モードエリア801には、入力応答を表すビット806が入り、データエリア803には、Ch0の1回目取込データ809と2回目取込データ810が入る。
なお、入力チャンネル数が2より大きい場合も同様の構成となる。例えば、入力チャンネル数が3の場合には、図10のデータエリア811に、さらにCh2が追加され、このCh2に1回目取込データと、2回目取込データとが入る。以下同様に、入力チャンネル数が8の場合には、図10のデータエリア811に、さらにCh7が追加され、このCh7に1回目取込データと、2回目取込データとが入る。
デジタル入力装置200の通信フレーム照合部230(図1参照)は、A系デジタル入力装置210のA系通信制御部211が生成した通信フレームと、B系デジタル入力装置220のB系通信制御部221が生成した通信フレームを照合する。
まず、入力チャンネル数が1の場合の通信フレーム照合部912について、図11を用いて説明する。
図11は、入力チャンネル数が1(Ch0)の場合の通信フレーム照合部912の機能を示す図である。図11の通信フレーム照合部912は、図1のデジタル入力装置200の通信フレーム照合部230と同一構成であり、入力チャンネル数が1の場合の論理を詳細に示している。
図11に示すように、フレーム照合部912は、A系通信制御部211が生成した通信フレーム900と、B系通信制御部221が生成した通信フレーム901に対して、1回目データ照合902と、2回目データ照合904と、データ以外の照合906との3つの照合を行う。
ここで、データ照合は、A系とB系の各入力チャンネル毎に、1回目取込データの照合と2回目取込データの照合を行う。入力チャンネル数が1の場合、Ch0において1回目取込データの照合と2回目取込データの照合である。また、後記するように、入力チャンネル数が2の場合、Ch0で1回目取込データの照合と2回目取込データの照合を行うとともに、Ch1で1回目取込データの照合と2回目取込データの照合を行う。
照合結果判定908では、まず1回目データ照合902と2回目データ照合904の結果に対して、どちらも不一致であった場合に、データ照合が不一致であると判定する(符号909参照)。次に、データ照合の結果(符号909参照)とデータ以外の照合907の結果(符号906参照)のうち、少なくとも一方が不一致であった場合、デジタル入力装置の動作は異常であると判定する(符号910参照)。判定が異常であった場合、SW235(図1参照)を遮断して異常な通信フレームが他装置に送出されることを防ぐ。
デジタル入力装置200の通信フレーム照合部230(図1参照)は、A系通信制御部211が生成した通信フレームと、B系通信制御部221が生成した通信フレームに対して、1回目データ照合と、2回目データ照合と、データ以外の照合との3つの照合を行う。
図12の符号aに示すように、1回目取込データの照合と、2回目取込データの照合と、データ以外の照合との照合結果がいずれも一致した場合は、照合結果判定は「正常」と判定する。
図12の符号bに示すように、1回目取込データの照合と、2回目取込データの照合との照合結果が一致した場合であっても、データ以外の照合との照合結果が不一致である場合は、照合結果判定は「異常」と判定する。取り込んだデータの種別自体(モード、アドレス)等が異なる場合に該当する。
図12の符号cに示すように、1回目取込データの照合と、2回目取込データの照合と、データ以外の照合のいずれか一つ、または全部が不一致の場合は、照合結果判定は「異常」と判定する。なお、このような場合の不一致判定は、従来と同様である。
次に、入力チャンネル数が2の場合の通信フレーム照合部1015について、図13を用いて説明する。
図13は、入力チャンネル数が2(Ch0,Ch1)の場合の通信フレーム照合部1015の機能を示す図である。図13の通信フレーム照合部1015は、図1のデジタル入力装置200の通信フレーム照合部230と同一構成であり、入力チャンネル数が2の場合の論理を詳細に示している。
入力チャンネル数が2の場合、Ch0で1回目取込データの照合と2回目取込データの照合を行うとともに、Ch1で1回目取込データの照合と2回目取込データの照合を行い、さらにデータ以外の照合を行う。
なお、入力チャンネル数が2より大きい場合も、図13同様の構成でフレーム照合を行う。
図14の符号aに示すように、1回目取込データの照合と、2回目取込データの照合と、データ以外の照合との照合結果がいずれも一致した場合は、照合結果判定は「正常」と判定する。
図14の符号bに示すように、1回目取込データの照合と、2回目取込データの照合との照合結果が一致した場合であっても、データ以外の照合との照合結果が不一致である場合は、照合結果判定は「異常」と判定する。取り込んだデータの種別自体(モード、アドレス)等が異なる場合に該当する。
図12の符号cに示すように、1回目取込データの照合と、2回目取込データの照合と、データ以外の照合のいずれか一つ、または全部が不一致の場合は、照合結果判定は「異常」と判定する。なお、このような場合の不一致判定は、従来と同様である。
再び、制御システム1の演算装置100の動作について説明する。
演算装置100のA系通信制御部112およびB系通信制御部122は、通信回線400を介してデジタル入力装置200から自装置宛の入力応答フレームを受けると、フレームからデータを取り出し、A系演算部111およびB系演算部121に演算指示を出す。
A系演算部111およびB系演算部121は、演算が完了すると、演算結果をA系通信制御部112およびB系通信制御部122に通知する。演算結果を受けたA系通信制御部112およびB系通信制御部122は、制御対象420に演算結果を出力するため、デジタル出力装置300に対して出力要求のフレームを送出する。
図15に示すように、出力要求の通信フレームフォーマットは、フレームの先頭を示す開始フラグ1100と、入力/出力、要求/応答を表すモードエリア1101と、送信先アドレス1108と送信元アドレス1109を含むアドレスエリア1102と、出力するデータの大きさを指定するデータサイズエリア1103と、出力データを載せるデータエリア1104と、フレームの健全性を保障するCRCエリア1105と、フレームの終わりを示す終了フラグ1106とから構成される。
モードエリア1101には、出力要求を表すビット1107が入る。A系演算装置110のA系通信制御部112とB系演算装置120のB系通信制御部122が送出したフレームは、フレーム照合部130で照合され、照合結果が一致した場合はA系演算装置110、B系演算装置120ともに正常動作していると判断し、A系演算装置110のフレームを通信回線400へ送出する。照合結果が不一致であった場合は、A系演算装置110、B系演算装置120のどちらかの系に異常があると判断し、SW131を遮断して異常なフレームが他装置に送出されることを防ぐ。
次に、制御システム1のデジタル出力装置300の動作について説明する。
図1に示すように、デジタル出力装置300のA系通信制御部311およびB系通信制御部321は、通信回線400を介して演算装置100から自装置宛の出力要求フレームを受けると、自系のA系出力制御部312およびB系出力制御部322にデータ出力指示を出す。
データ出力指示を受けたA系出力制御部312およびB系出力制御部322は、制御対象420に対してデータ出力を行う。出力が完了すると、A系通信制御部311およびB系通信制御部321は演算装置100に対して出力応答フレームを送出する。
図16に示すように、出力応答の通信フレームフォーマットは、フレームの先頭を示す開始フラグ1200と、入力/出力、要求/応答を表すモードエリア1201と、送信先アドレス1206と送信元アドレス1207を含むアドレスエリア1202と、フレームの健全性を保障するCRCエリア1203と、フレームの終わりを示す終了フラグ1204とから構成される。モードエリア1201には、出力応答を表すビット1205が入る。
また、A系通信制御部211およびB系通信制御部221は、A系入力制御部213およびB系入力制御部223の保持する1回目取込データと2回目取込データの両方を載せた通信フレームを生成する。
フレーム照合部230は、二重化されたA系入力制御部213およびB系入力制御部223のそれぞれが生成した通信フレームに対して、1回目取込データの照合と、2回目取込データの照合と、データ以外の照合を行い、1回目取込データと2回目取込データの少なくともどちらか一方で照合一致し、かつデータ以外の照合が一致となった場合は、照合結果一致、すなわち正常と判定する。また、1回目取込データと2回目取込データのどちらも照合不一致となるか、またはデータ以外の照合が不一致となった場合は、照合結果不一致、すなわち異常と判定する。
各装置単体の信頼性をより高めるためには、フレーム照合部をA系、B系の二重化構成とする。
図17は、本発明の第2の実施形態に係る制御システム2の構成を示す図である。図17は、フレーム照合部を二重化構成とした場合の例である。図1と同一構成部分には同一符号を付して重複箇所の説明を省略する。
図17に示すように、制御システム2は、演算装置2100と、デジタル入力装置2200と、デジタル出力装置2300と、を備える。演算装置2100とデジタル入力装置2200とデジタル出力装置2300とは、通信回線400により接続され、各装置2100,2200,2300間の通信は、フレームによって行われる。
演算装置2100は、取得した入力データを元に制御演算を行う。演算装置2100は、演算結果を制御対象420に出力するため、通信回線400を介してデジタル出力装置2300に対して、データ出力の要求を行う。データ出力要求を受けたデジタル出力装置300は、制御対象420に対して受け取ったデータに応じた出力を行い、データ出力が完了したことを通知するため、通信回線400を介して演算装置2100に対して応答を出力する。
A系演算装置2110は、入力データを元に演算を行うA系演算部111と、装置間の通信を制御するA系通信制御部112と、A系フレーム照合部2130と、を備える。また、B系演算装置120は、入力データを元に演算を行うB系演算部121と、装置間の通信を制御するB系通信制御部122と、B系フレーム照合部2140と、を備える。
デジタル入力装置2200は、A系デジタル入力装置2210と、B系デジタル入力装置2220と、SW2235(SW1)と、SW2245(SW2)と、を備える。
A系デジタル入力装置2210は、装置間の通信を制御するA系通信制御部211と、信号源410からデジタル入力データを取り込むA系入力制御部213と、A系フレーム照合部2230と、を備える。また、B系デジタル入力装置220は、装置間の通信を制御するB系通信制御部221と、信号源410からデジタル入力データを取り込むB系入力制御部223と、B系フレーム照合部2240と、を備える。
デジタル出力装置2300は、A系デジタル出力装置2310と、B系デジタル出力装置2320と、SW2314(SW1)と、SW2324(SW2)と、を備える。
A系デジタル出力装置2310は、装置間の通信を制御するA系通信制御部311と、制御対象420へデータを出力するA系出力制御部312と、A系フレーム照合部2330と、を備える。また、B系デジタル出力装置320は、装置間の通信を制御するB系通信制御部321と、制御対象420へデータを出力するB系出力制御部322と、B系フレーム照合部2340と、を備える。
このように、本実施形態に係る制御システム2は、演算装置2100、デジタル入力装置2200およびデジタル出力装置2300のフレーム照合部をA系、B系の二重化構成としているので、各装置単体の信頼性をより高めることができる。
また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしもすべての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。
100,2100 演算装置
110,2110 A系演算装置
120,2120 B系演算装置
130 フレーム照合部
131,235,331,2131,2141,2235,2245,2314,2324 SW(遮断手段)
200,2200 デジタル入力装置
210,2210 A系デジタル入力装置
211 A系通信制御部
213 A系入力制御部
220,2220 B系デジタル入力装置
221 B系通信制御部
223 B系入力制御部
230,330 フレーム照合部
300,2300 デジタル出力装置
310,2310 A系デジタル出力装置
311 A系通信制御部
312 A系出力制御部
320,2320 B系デジタル出力装置
321 B系通信制御部
322 B系出力制御部
400 通信回線
410 信号源
420 制御対象
2130,2330 A系フレーム照合部
2140,2340 B系フレーム照合部
Claims (7)
- 信号源からのデジタル信号を取り込んで入力する入力制御部と、前記取り込んだデジタル信号に基づいてデジタル信号フレームを生成する通信制御部とを有する処理装置を、前記信号源に対して並列となるように複数系統を備えるとともに、各系統の前記処理装置における前記デジタル信号フレームを取り込んで系統間での一致を照合するフレーム照合部を備え、
前記各系統の入力制御部は、前記各系統における前記デジタル信号の伝達時間誤差と信号取り込み時間差の合計よりも大きい間隔で前記デジタル信号を複数回取り込む機能を有し、
前記各系統の通信制御部は、前記複数回取り込んだ前記デジタル信号の信号値を付加した前記デジタル信号フレームを系統ごとに生成する機能を有し、
前記フレーム照合部は、前記デジタル信号フレームに付加された前記信号値の一致をデジタル信号の取り込みの回次ごとに判定し、前記信号値の一致が少なくとも1回あれば前記各系統間での照合が一致とする機能を有することを特徴とする制御システム。 - 前記フレーム照合部は、さらに、前記信号値以外の照合が一致となった場合は、照合結果一致と判定することを特徴とする請求項1に記載の制御システム。
- 前記フレーム照合部は、前記信号値の一致が少なくとも一回あれば前記各系統間での照合が一致とする場合であっても、前記信号値以外の照合が不一致となったときは、照合結果不一致と判定することを特徴とする請求項1に記載の制御システム。
- 前記フレーム照合部は、前記照合結果一致の判定を複数系統の多重化で構成することを特徴とする請求項2に記載の制御システム。
- 前記各系統の通信制御部は、各系統がそれぞれ異なるクロックで動作して前記デジタル信号の信号値を取り込むことを特徴とする請求項1に記載の制御システム。
- 演算装置、入力装置、および出力装置の各装置が通信回線によって接続され、前記各装置間の通信が前記デジタル信号フレームによって行われる場合において、
前記入力装置は、前記各系統の入力制御部、前記各系統の通信制御部、および前記フレーム照合部、を備え、
前記フレーム照合部は、各系統の前記処理装置における前記デジタル信号フレームを取り込んで系統間での一致を照合して照合結果を出力し、
前記照合結果が不一致のとき、前記入力装置は、該当する前記デジタル信号フレームを他の装置に送出することを防ぐ遮断手段を備えることを特徴とする請求項1に記載の制御システム。 - 前記遮断手段は、前記デジタル信号フレームを他の装置に送出することを防ぐ遮断機能を複数系統の多重化で構成することを特徴とする請求項6に記載の制御システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/074090 WO2017033319A1 (ja) | 2015-08-26 | 2015-08-26 | 制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017033319A1 JPWO2017033319A1 (ja) | 2018-03-08 |
JP6471234B2 true JP6471234B2 (ja) | 2019-02-13 |
Family
ID=58101235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017536139A Active JP6471234B2 (ja) | 2015-08-26 | 2015-08-26 | 制御システム |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6471234B2 (ja) |
GB (1) | GB2559681B (ja) |
WO (1) | WO2017033319A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019043745A1 (ja) * | 2017-08-28 | 2019-03-07 | 株式会社日立製作所 | アナログ制御装置およびアナログ制御システム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5941066A (ja) * | 1982-09-01 | 1984-03-07 | Toshiba Corp | 制御装置のデ−タ照合方法 |
JPH11219322A (ja) * | 1998-02-04 | 1999-08-10 | Babcock Hitachi Kk | 二重化計装システム及び該システムのデータ照合方法 |
JP2006178730A (ja) * | 2004-12-22 | 2006-07-06 | Yaskawa Electric Corp | 安全信号i/f装置およびその二重化信号入力処理方法 |
JP4582047B2 (ja) * | 2006-05-19 | 2010-11-17 | 株式会社日立製作所 | ディジタル保護制御装置 |
JP5894553B2 (ja) * | 2013-03-28 | 2016-03-30 | 株式会社日立製作所 | 制御システム、回線接続診断方法及びプログラム |
-
2015
- 2015-08-26 WO PCT/JP2015/074090 patent/WO2017033319A1/ja active Application Filing
- 2015-08-26 JP JP2017536139A patent/JP6471234B2/ja active Active
- 2015-08-26 GB GB1721830.6A patent/GB2559681B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2017033319A1 (ja) | 2017-03-02 |
GB2559681B (en) | 2021-06-09 |
GB2559681A (en) | 2018-08-15 |
GB201721830D0 (en) | 2018-02-07 |
JPWO2017033319A1 (ja) | 2018-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1857936B1 (en) | Information processing apparatus and information processing method | |
US9003271B2 (en) | Error detecting device and method of a dual controller system | |
US9417943B2 (en) | Safety computing device, safety input device, safety output device, and safety controller | |
US8423835B2 (en) | System and method providing fault detection capability | |
JP2006209565A (ja) | 情報処理装置および情報処理方法 | |
US20080198037A1 (en) | Method for Transmission of Data for Controlling an HVDC Transmission Installation | |
JP6471234B2 (ja) | 制御システム | |
CN109906609B (zh) | 用于监测图像传感器的方法和设备 | |
CN1893336B (zh) | 接收装置以及通信系统 | |
CN104914853A (zh) | 一种主辅控制器切换时间的测量方法及系统 | |
JP2005309913A (ja) | 伝送器及びその二重化方法 | |
US20090106461A1 (en) | Information Processing Apparatus and Information Processing Method | |
JP2007293678A (ja) | 共用バス接続診断装置 | |
CN104809038B (zh) | 一种fifo异常处理方法及装置 | |
JP2012235335A (ja) | 装置間ケーブルの誤接続検出方法及び装置 | |
JPS62293441A (ja) | デ−タ出力方式 | |
JP2005165807A (ja) | プロセッサ多重化システムにおける動作比較方式 | |
JP2008109325A (ja) | 通信システム | |
JP2018072967A (ja) | 制御システム | |
JP4521722B2 (ja) | プラント操作制御システム | |
JP4441873B2 (ja) | 入力モジュール | |
JP2021152767A (ja) | センサ装置およびセンサシステム | |
US7661056B2 (en) | Circuit arrangement for processing data | |
JP2015118495A (ja) | 信号保安用制御装置 | |
JP2012059201A (ja) | シリアルパラレル変換システムの異常検出装置及び異常検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6471234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |