WO2019043745A1 - アナログ制御装置およびアナログ制御システム - Google Patents

アナログ制御装置およびアナログ制御システム Download PDF

Info

Publication number
WO2019043745A1
WO2019043745A1 PCT/JP2017/030674 JP2017030674W WO2019043745A1 WO 2019043745 A1 WO2019043745 A1 WO 2019043745A1 JP 2017030674 W JP2017030674 W JP 2017030674W WO 2019043745 A1 WO2019043745 A1 WO 2019043745A1
Authority
WO
WIPO (PCT)
Prior art keywords
frame
output
communication
input
analog
Prior art date
Application number
PCT/JP2017/030674
Other languages
English (en)
French (fr)
Inventor
圭輔 山本
悟史 西川
雅裕 白石
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to PCT/JP2017/030674 priority Critical patent/WO2019043745A1/ja
Priority to JP2019538755A priority patent/JP6875533B2/ja
Publication of WO2019043745A1 publication Critical patent/WO2019043745A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware

Definitions

  • the present invention relates to an analog controller and an analog control system.
  • a single arithmetic unit, an input unit, and an output unit are internally duplicated (Patent Document 1). Then, in the prior art, by checking the outputs of the respective dualized systems, the abnormality of the apparatus can be detected and the reliability is enhanced.
  • the output of the multiplexed system is collated to detect an abnormality, it may be determined that an abnormality occurs even though the device is operating normally.
  • a control system in which an A-system and a B-system are duplicated and an analog signal from a signal source is input in parallel to the A-system and the B-system will be described as an example.
  • the values of the acquired analog signal may differ between the A system and the B system. Therefore, there is a problem that when the A-system and the B-system are collated, inconsistencies in the collation results occur even though both the A-system and the B-system operate normally.
  • the present invention has been made in view of the above problems, and an object thereof is to provide an analog control device and an analog control system capable of improving reliability. Another object of the present invention is to provide an analog control device and an analog control system which can achieve both reliability and usability by requiring matching of communication frames, not requiring strict matching between data. It is to provide.
  • an analog control device is an analog control device that performs control based on an analog signal, and is a multiplexed processing circuit, which processes analog signals.
  • a processing circuit that generates a communication frame, and a frame matching unit that compares the communication frames generated by each processing circuit and permits output of a predetermined communication frame of each communication frame when each communication frame conforms; Prepare.
  • FIG. 2 is a block diagram of an analog input device.
  • FIG. 2 is a block diagram of an analog output device. Format of communication frame indicating input request. Format of communication frame indicating input response. Format of communication frame indicating input response for multiple channels. Format of communication frame indicating output request. Format of communication frame indicating output request for multiple channels. Communication frame format indicating output response.
  • the block diagram which shows the detail of a flame
  • FIG. 8 is a block diagram showing details of a frame matching unit corresponding to a plurality of channels.
  • the whole block diagram of the analog control system which concerns on 2nd Example.
  • FIG. 2 is a block diagram of an analog input device.
  • FIG. 2 is a block diagram of an analog output device.
  • the analog control system includes the arithmetic unit 10, the analog input unit 20, and the analog output unit 30, and the units 10, 20, and 30 are connected by the communication line CN. Communication between the devices 10, 20, 30 takes place by means of frames.
  • the analog input device 10 includes a dualized analog input circuit 214, an A / D converter (Analog-to-digital converter) 213, an input control unit 212, a communication control unit 211, and a communication line. And a frame collating unit 22 collating a frame to be output to the CN.
  • the analog signal from the signal source 41 is input in parallel to the duplexed analog input circuit 214.
  • the input value of the analog signal may be different between the dualized input control units 212A and 212B due to the quantization error and the error of the acquisition timing. In this embodiment, the collation abnormality caused by the mismatch of the analog signal input value is suppressed.
  • the frame matching unit 22 of the analog input device 20 performs data matching and non-data matching on the frames generated by each of the duplexed communication control units 211A and 211B.
  • the mode indicating the type of frame, the transmission destination address, and the transmission source address are compared. If the values match, it is determined that there is no error. If the respective values do not match at all, it is determined as "error". When it is determined that an error occurs in either the data comparison or the non-data comparison, it is determined that any one of the analog input circuit 214, the A / D converter 213, the input control unit 212, and the communication control unit 211 is abnormal. It can be determined.
  • the analog input device 20 in which the internal function is duplicated if the difference between the analog input data of each system is within the error tolerance value, it is determined that there is no abnormality. Therefore, it is possible to prevent erroneous detection as abnormal at the time of normal operation, and to detect abnormal operation correctly. Therefore, the reliability of the analog control system and the analog control device according to the present embodiment is improved.
  • FIG. 1 is an overall configuration diagram of an analog control system 1.
  • the analog control system in FIG. 1 has, for example, at least one of each of the arithmetic unit 10, the analog input unit 20, and the analog output unit 30, and each unit 10, 20, 30 is connected by the communication line CN. Be done.
  • the details of the arithmetic device 10 will be described later with reference to FIG. Details of the analog input device 20 will be described later with reference to FIG. Details of the analog output device 30 will be described later with reference to FIG.
  • a plurality of input devices and output devices can be connected to the communication line CN.
  • the communication line CN is an example of the “communication path”.
  • Each of the devices 10, 20, 30 performs serial communication such as RS-485 (EIA-485) or RS-422A (EIA-422A) using, for example, a communication line CN.
  • a signal source 41 of an analog signal input from a system or a plant is connected to the analog input device 20.
  • the control target 42 of the analog control system 1 is connected to the analog output device 30.
  • Control of the analog control system 1 is implemented with the arithmetic device 10 as a master.
  • the arithmetic unit 10 requests the analog input device 20 to input data via the communication line CN in order to acquire input data required for control operation.
  • each of the input processing units 21A and 21B takes in input data from the signal source 41 and generates a communication frame (input communication frame).
  • the input processing units 21A and 21B correspond to "processing circuit” or "input processing circuit”.
  • the frame comparison unit 22 compares the communication frames generated by the input processing units 21A and 21B, and transmits the communication frame generated by the input processing unit 21A to the arithmetic device 10 when the communication frames match each other. . If the communication frame generated by the input processing unit 21A does not match the communication frame generated by the input processing unit 21B, the frame collating unit 22 operates the switch 23 to transmit a predetermined communication frame. Prohibit
  • the frame collating unit 22 corresponds to the “frame collating unit” or the “input side frame collating unit”.
  • the switch 23 corresponds to the “transmission control unit”, the “control switch” or the “input side control switch”. The determination of the suitability of the communication frame will be described later.
  • the arithmetic processing units 11A and 11B of the arithmetic device 10 perform predetermined control arithmetic operations based on data (input data) in the communication frame acquired from the analog input device 10.
  • the arithmetic processing units 11A and 11B correspond to "arithmetic circuits".
  • Arithmetic unit 10 requests data output by sending a communication frame to analog output unit 30 via communication line CN in order to output the operation result in arithmetic unit 11A to control target 42.
  • This communication frame corresponds to the “operation side communication frame”.
  • the frame collating unit 12 as “computation side frame collating unit” compares the communication frame generated by the arithmetic unit 11A of system A with the communication frame generated by the arithmetic unit 11B of system B, and both communication frames are Determine if it fits.
  • the frame comparison unit 12 transmits the predetermined communication frame generated by the A-system operation unit 11A to the analog output device 30. If the communication frame generated by the arithmetic unit 11A does not match the communication frame generated by the arithmetic unit 11B, the frame collating unit 11 operates the switch 13 to transmit a predetermined communication frame. Ban.
  • the switch 13 corresponds to the “computing side control switch”. Note that the switch 13 can also be referred to as an “operation side transmission control unit”.
  • the output processing units 31A and 31B In the analog output device 30 that has received the data output request from the arithmetic device 10, the output processing units 31A and 31B generate control signals according to the calculation result in the communication frame received from the arithmetic device 10, and Output to
  • the analog output device 30 generates a communication frame in each of the output processing units 31A and 31B in order to notify that the output (data output) of the control signal is completed. Then, the communication frame generated by the output processing unit 31A is transmitted to the arithmetic device 10 as a “predetermined output response communication frame”.
  • the frame collating unit 32 determines whether the output response communication frame generated by each of the output processing units 31A and 31B conforms, and if it conforms, the output processing unit 31A To permit transmission of the communication frame to the arithmetic device 10. On the other hand, when the communication frame generated by each of the output processing units 31A and 31B does not conform, the frame collating unit 32 operates the switch 33 to calculate a predetermined communication frame (predetermined output response communication frame). It is prohibited to be sent to the device 10.
  • the output collating unit 34 compares the control signals generated by the output processing units 31A and 31B, and when the two control signals coincide with each other, the output collating unit 34 generates the output signals from the output processing unit 31A.
  • the control signal is output to the control target 42 as a "predetermined control signal". If the control signals generated by the output processing units 31A and 31B do not match, the output collating unit 34 operates the switch 35 to output a predetermined control signal from the output processing unit 31A to the control target 42. To stop.
  • FIG. 2 is a block diagram of the arithmetic unit 10.
  • the arithmetic device 10 includes arithmetic units 111A and 111B that perform arithmetic operations based on input data, communication control units 112A and 112B that control communication between the devices, a frame comparison unit 12, and a switch 13.
  • the arithmetic units 111A and 111B and the communication control units 112A and 112B are dual configurations of the A-system arithmetic processing unit 11A and the B-system arithmetic processing unit 11B.
  • the frame collating unit 12 collates the frames respectively output from the A-system arithmetic processing unit 11A and the B-system arithmetic processing unit 11B to improve the reliability. Further, the frames input from the communication line CN are input in parallel to the A-system arithmetic processing unit 11A and the B-system arithmetic processing unit 11B.
  • a path for transmitting a frame from the arithmetic unit 10 to the communication line CN is provided only in the A-system arithmetic processing unit 11A, and the switch 13 is provided in the middle of the path.
  • the frame comparison unit 12 controls the transmission of the frame from the A-system arithmetic processing unit 11A to the communication line CN by opening and closing the switch 13.
  • the communication control units 112A and 112B send out a frame of an input request to the analog input device 20 in order to acquire input data.
  • FIG. 5 shows the format of the communication frame D1 used for the input request.
  • the format of the communication frame D1 of the input request includes, for example, a start flag D11, a mode area D12, an address area D13, a data size area D14, a CRC area D15, and an end flag area D16.
  • a start flag D11 for example, a start flag D11, a mode area D12, an address area D13, a data size area D14, a CRC area D15, and an end flag area D16.
  • the character of “A” or “B” is added to the code of the frame.
  • the start flag D11 indicates the beginning of the frame D1.
  • the mode area D12 represents modes such as input / output and request / response.
  • the address area D13 includes a transmission destination address D131 and a transmission source address D132.
  • the data size area D14 designates the size of data to be input.
  • a CRC (Cyclic Redundancy Check) area D15 ensures frame integrity.
  • the end flag D16 indicates the end of the frame D1.
  • the mode area D12 contains a bit D121 representing an input request.
  • Frames sent by the communication control unit 112A of the A-system arithmetic processing unit 11A and the communication control unit 112B of the B-system arithmetic processing unit 11B are collated by the frame collating unit 12. If the collation results of the respective frames match, it is determined that both the A-system arithmetic processing unit 11A and the B-system arithmetic processing unit 11B are operating normally, and the frame generated by the A-system arithmetic processing unit 11A is sent to the communication line CN. .
  • the frame collating unit 12 shuts off the switch 13 to prevent the abnormal frame D1 from being sent to the analog output device 30 in advance.
  • FIG. 3 is a detailed block diagram of the analog input device 10.
  • the analog input device 20 includes communication control units 211A and 211B, input control units 212A and 212B, A / D converters 213A and 213B, analog input circuits 214A and 214B, a frame comparing unit 22, and a switch 23. Prepare.
  • the communication control units 211A and 211B control communication between devices.
  • the input control units 212A and 212B control acquisition of an analog signal from the signal source 41.
  • the analog signal from the signal source 41 is input to the analog input circuits 214A and 214B, and is converted into digital signals by the A / D converters 213A and 213B.
  • the communication control units 211A and 211B and the input control units 212A and 212B are dual configurations of the A-system input processing unit 21A and the B-system input processing unit 21B.
  • the frame collating unit 22 collates the frames output from the A-system input processing unit 21A and the B-system input processing unit 21B, respectively, to improve the reliability.
  • the frame received from the communication line CN and the analog signal acquired from the signal source 41 are input in parallel to the A-system input processing unit 21A and the B-system input processing unit 21B.
  • the analog signal is input to the A / D converters 213A and 213B through analog input circuits 214A and 214B including a filter, an amplifier and the like.
  • the A / D converters 213A and 213B convert the input analog signals into digital data, and output the digital data to the input control units 212A and 212B.
  • the communication control units 211A and 211B of the analog input device 20 upon receiving an input request frame addressed to the own device from the arithmetic device 10 via the communication line CN, instructs the input control units 212A and 212B of the own system to fetch data. .
  • the input control units 212A and 212B having received the data acquisition instruction output the conversion instruction to the A / D converters 213A and 213B of the own system.
  • the communication control unit 211A of A system instructs the input control unit 212A of A system to take in data.
  • the B-system communication control unit 211B instructs the B-system input control unit 212B to take in data.
  • the A / D converters 213A and 213B convert analog signals into digital data, and output the digital data to the input control units 212A and 212B of the own system.
  • the input control units 212A and 212B having received the digital data perform offset / gain adjustment on the received digital data in order to correct errors due to component variations of the analog input circuits 214A and 214B and the A / D converters 213A and 213B. 2122A and 2122B are performed.
  • the adjusted data is stored as the input data 2121A and 2121B in the input control units 212A and 212B. At this time, there is a possibility that the data fetched from the signal source 41 to the A-system input processing unit 21A and the B-system input processing unit 21B may not match. As the cause, the transmission time error of the analog signal to each of the A system input processing unit 21A and the B system input processing unit 21B, and the A system input processing unit 21A and the B system input processing unit 21B operate asynchronously. There is an asynchronous error.
  • analog input circuits 214A and 214B and the A / D converters 213A and 213B are respectively composed of separate components, even if the above-described transmission time error and asynchronous error do not exist, the A system is caused by component variations. There is a possibility that the acquired data may not match between the input processing unit 21A and the B-system input processing unit 21B.
  • the communication control units 211A and 211B perform frame generation 2111A and 2111B using the input data 2121A and 2121B.
  • FIG. 6 shows a frame generated by the communication control unit 211 of the analog input device 20.
  • FIG. 6 shows the case where the number of input channels is “1”.
  • the frame D2 indicating an input response is, for example, a start flag D21 indicating the beginning of the frame, a mode area D22 indicating a mode such as input / output or request / response, an address area D23 including a transmission destination address D231 and a transmission source address D232 A data area D24 for carrying data, a CRC area D25 for ensuring the soundness of the frame, and an end flag D26 indicating the end of the frame are provided.
  • the mode area D22 stores a bit D221 representing an input response.
  • the data area D24 stores input data D241 of the channel Ch0.
  • FIG. 7 shows a frame D2 in the case where the number of input channels is plural (for example, “2”).
  • the number of channels is “2”
  • input data D241 (1) of channel Ch0 and input data D241 (2) of channel Ch1 are stored in data area D24.
  • the same configuration is obtained when the number of channels is larger than "2".
  • the frame collating unit 22 of the analog input device 20 collates the frame generated by the communication control unit 211A of the A-system input processing unit 21A with the frame generated by the communication control unit 211B of the B-system input processing unit 21B.
  • the frame comparison unit 22 of the analog input device 20 will be described with reference to FIG.
  • FIG. 11 shows the frame collating unit 22 when the number of input channels is "1".
  • the frame collating unit 22 compares the data collation 221 with the collation 222 other than the data with respect to the communication frame D2A generated by the communication control unit 211A of the A system and the communication frame D2B generated by the communication control unit 211B of the B system. Perform two checks.
  • the subtractor 2211 calculates the difference between the data D241 in the A-system communication frame D2A and the data D241 in the B-system communication frame D2B.
  • the data comparison 221 compares the difference calculated by the subtractor 221 with the error tolerance 2213 set in advance (2212).
  • the data collation 221 outputs an error when the difference between the data of the A system and the data of the B system is larger than the error allowance 2213.
  • the difference between the data of A system and the data of B system is calculated, and the difference is compared with the allowable error value.
  • portions other than data area D24 in A-system communication frame D2A for example, mode D22, address D23
  • portions other than data area D24 in B-system communication frame D2B for example, mode D22, address D23
  • the portions other than the data area D24 include a start flag D21, a CRC area D25, and an end flag D26.
  • the CRC area D25 is data added to a frame to ensure data integrity in communication between devices, and is not data for detecting a communication abnormality in the device, and therefore is not targeted for collation 2221. Also, there is a possibility that the values of the CRC area D25 may be different between the A system and the B system. Also for the start flag D21 and the end flag D26, since they are flags for the receiver to recognize the frame, they are not subjected to the check 2221.
  • the frame collating unit 22 of the analog input device 20 performs collation result judgment 223 which judges whether the operation of the analog input device 20 is normal or abnormal from the results obtained by the two collations 221 and 222.
  • the frame comparison unit 22 opens the switch 23 to shut off the communication path connected to the communication line CN, and prevents the abnormal frame D2A from being sent to the arithmetic unit 10.
  • the frame matching unit 22_1 in the case where the number of input channels is “2” will be described using FIG. Similarly, when the number of input channels is “2”, the frame check unit 22_1 responds to the communication frame D2A generated by the communication control unit 211A of A system and the communication frame D2B generated by the communication control unit 211B of B system. Then, two collations of the data collation 221 and the non-data collation 222 are performed.
  • Data collation 221 calculates the difference between data D241 (1) of channel Ch0 in A system communication frame D2A and data D241 (1) of channel Ch0 in B system communication frame D2B by subtractor 2211, and the difference And an error tolerance 2213 set in advance are compared (2212). If the difference between the A-system channel Ch0 data D241 (1) and the B-system channel Ch0 data D241 (1) is larger than the error allowance 2213, an error is output.
  • the frame comparison unit 22_1 calculates the difference between the data D241 (2) of the channel Ch1 in the A system communication frame D2A and the data D241 (2) of the channel Ch1 in the B system communication frame D2B by the subtractor 2211 Then, the difference is compared with a preset error allowance 2213 (2212). If the difference between the data D241 (2) of the channel Ch1 of system A and the data D241 (2) of the channel Ch1 of system B is larger than the error allowance 2213, an error is output.
  • the collation 222 other than data includes the part (mode D22, address D23) other than the data area D24 in the A-system communication frame D2A and the part (mode D22, address D23) other than the data area D24 in the B-system communication frame D2B. Verification (2221) is performed, and an error is output if the two data do not match.
  • the CRC area D25, the start flag D21, and the end flag D26 are not targets of the check 2221.
  • collation result judgment 223 the comparison result of data D241 (1) of channel Ch0 by data collation 221, the comparison result of data D241 (1) of channel Ch1 by data collation 221, and the result of collation 222 other than data. If at least one of them is an error, it is determined that the operation of the analog input device 20 is abnormal (2231).
  • the frame comparison unit 22_1 opens the switch 23 to shut off the communication path connected to the communication line CN, and prevents the abnormal frame D2A from being sent to the arithmetic unit 10. Even when the number of input channels is larger than "2", frame matching is performed with the same configuration as that of FIG.
  • communication control units 112A and 112B of arithmetic unit 10 When communication control units 112A and 112B of arithmetic unit 10 receive input response frame D2 addressed to themselves from analog input device 20 via communication line CN, they take out data D241 from frame D2 and make arithmetic processing units 11A and 11B. An operation instruction is issued.
  • the computation processing units 11A and 11B notify the communication control units 112A and 112B of the computation result.
  • the communication control units 112A and 112B having received the calculation result send the frame D3 of the output request to the analog output device 30 in order to output the calculation result to the control target 42.
  • FIG. 8 shows the format of the communication frame D3 used for the output request.
  • FIG. 8 shows the case where the number of output channels is "1".
  • the communication frame D3 of the output request is a start flag D31 indicating the beginning of the frame, a mode area D32 indicating a mode such as input / output or request / response, an address area D33 including a transmission destination address D331 and a transmission source address D332, data to be output
  • a data size area D34 for specifying the size of the data area D35, a data area D35 for storing output data, a CRC area D36 for ensuring the soundness of the frame, and an end flag D37 indicating the end of the frame are included.
  • the mode area D32 stores a bit D321 representing an output request.
  • the data area D35 stores output data D351 of the channel Ch0.
  • FIG. 9 shows a communication frame D3 when the number of output channels is "2".
  • output data D 351 (1) of channel Ch 0 and output data D 351 (2) of channel Ch 1 are stored in data area D 35.
  • the same configuration is obtained when the number of channels is larger than "2".
  • the frame D3 of system A may be referred to as a frame D3A
  • the frame D3 of system B may be referred to as a frame D3B.
  • the frame collating unit 12 collates the frame D3A transmitted by the communication control unit 112A of the A-system arithmetic processing unit 11A and the frame D3B transmitted by the communication control unit 112B of the B-system arithmetic processing unit 11B.
  • the frame collating unit 12 opens the switch 13 to cut off the communication path connected to the communication line CN, and prevents the abnormal frame D3A from being sent to the analog output device 30 in advance.
  • the analog output device 30 includes communication control units 311A and 311B that control communication between the devices, output control units 312A and 312B that output data to the control target 42, a frame check unit 32, an output check unit 34, and a switch. 33 and 35.
  • the communication control units 311A and 311B and the output control units 312A and 312B are dual configurations of the A system output processing unit 31A and the B system output processing unit 31B. That is, the A-system output processing unit 31A includes the communication control unit 311A and the output control unit 312A, and the B-system output processing unit 31B includes the communication control unit 311B and the output control unit 312B.
  • the unit 31A and the B-system output processing unit 31B are multiplexed.
  • the frame collating unit 32 collates the frame output by the communication control unit 311A of system A and the frame output by the communication control unit 311B of system B.
  • the output collating unit 34 collates the data (control signal) output from the A-system output control unit 312A and the data (control signal) output from the B-system output control unit 312B. These collations 32 and 34 improve the reliability of the analog output device 30.
  • the frame D3 received from the arithmetic unit 10 via the communication line CN is input in parallel to the A-system output processing unit 31A and the B-system output processing unit 31B.
  • the communication control units 311A and 311B of the analog output device 30 When the communication control units 311A and 311B of the analog output device 30 receive the output request frame D3 addressed to the own device from the arithmetic device 10 via the communication line CN, the communication control units 311A and 311B issue a data output instruction to the output control units 312A and 312B of the own system. .
  • the output control units 312A and 312B that receive the data output instruction output data as a control signal to the control target 42.
  • the data output from the output control unit 312A and the data output from the B-system output processing unit 31B are collated by the output collating unit 34.
  • the output collating unit 34 prevents the abnormal output data from the A-system output processing unit 31A from being sent to the control target 42 by opening the switch 35 provided in the middle of the communication line connected to the control target 42. Do.
  • the output collating unit 34 can also hold the previous output data (the value of the control signal) in the memory 36.
  • the output collating unit 34 outputs the previous output data stored in the memory 36 to the control target 42 via the switch 35. As a result, abnormal output data can be prevented from being sent to the control target 42, and control of the control target 42 can be continued using previous output data.
  • the communication control units 311A and 311B send an output response frame D4 to the arithmetic device 10.
  • FIG. 10 shows the format of the communication frame D4 used for the output response.
  • the communication frame D4 of the output response has a start flag D41 indicating the beginning of the frame, a mode area D42 indicating a mode such as input / output or request / response, an address area D43 including a transmission destination address D431 and a transmission source address D432, and the soundness of the frame. It includes a CRC area D44 for ensuring sex and an end flag D45 indicating the end of the frame.
  • the mode area D42 stores a bit D421 representing an output response.
  • the frame collating unit 32 collates the frame D4A sent by the communication control unit 311A of the A-system output processing unit 31A and the frame D4B sent by the communication control unit 311B of the B-system output processing unit 31B. If the collation results of the frames D4A and D4B match, it is determined that both the A-system output processing unit 31A and the B-system output processing unit 31B are operating normally, and the frame D4A of the A-system output processing unit 31A Send to CN.
  • the frame collating unit 32 opens the switch 33 to shut off the communication path connected to the communication line CN, and prevents the abnormal frame D4 from being sent to the arithmetic unit 10.
  • the communication control units 112A and 112B of the arithmetic unit 10 determine that the output of the control signal to the control target 42 is completed when the output response frame D4 addressed to the own unit is received from the analog output unit 30 via the communication line CN. .
  • the communication frame D2 generated by the multiplexed input processing units 21A and 21B is divided into the data portion and the portion other than the data and collated. Do. Then, since it is determined that the data part matches if the difference is within the predetermined error tolerance value, the influence of the quantization error and the error of the capture timing can be eliminated.
  • the possibility of erroneous detection of an abnormality during normal operation can be suppressed, and the reliability is improved.
  • the data portion is collated after creating a frame including data obtained by digitizing the analog signal, not at the time of capturing the analog signal. Therefore, it is possible to determine whether the operation is normal or not in consideration of the influence of the quantization error and the error of the fetch timing. On the other hand, when collating at the time of an analog signal, it can not determine in consideration of the influence of a quantization error.
  • the mode and the address are collated as parts other than data, and the CRC and the start flag and the end flag are not collated, so that it is possible to efficiently check whether the frame is normal.
  • a communication path for transmitting a frame from the arithmetic unit 10, the analog input unit 20, and the analog output unit 30 to the communication line CN is connected only to the primary system A, and the switch 13 is , 23, 33 are provided.
  • a second embodiment will be described with reference to FIGS. 13 to 16.
  • the present embodiment corresponds to a modification of the first embodiment, and therefore, differences from the first embodiment will be mainly described.
  • the frame collating units 12, 22, 32 and the output collating unit 34 It is a duplex configuration of B system.
  • FIG. 13 shows the overall configuration of the analog control system 1 (2) in the case where the frame collation unit and the output collation unit have a duplex configuration.
  • FIG. 14 is a block diagram showing the details of the arithmetic device 10 (2).
  • FIG. 15 is a block diagram showing the details of the analog input device 20 (2).
  • FIG. 16 is a block diagram showing the details of the analog output device 30 (2).
  • the frame collating unit is duplicated for the A-system frame collating unit 12A and the B-system frame collating unit 12B.
  • Each of the frame collating units 12A and 12B collates the communication frame of A system and the communication frame of B system.
  • the frame collating unit 12A shuts off the switch 13A to prevent an abnormal frame from being sent to the analog output device 30 (2). .
  • the frame collation part 12B of B system shuts off the switch 13B and an abnormal frame is sent to the analog output device 30 (2). prevent.
  • both of the frame collating unit 12A of the A system and the frame collating unit 12B of the B system are determined to be collating, it is determined that both of the arithmetic processing units 11A and 11B are operating normally, and the arithmetic processing unit 11A of A system
  • the frame generated in the above is sent to the communication line CN.
  • the analog input device 20 (2) according to the present embodiment will be described.
  • the frame collating unit of the analog input device 20 (2) is duplicated by the A system frame collating unit 22A and the B system frame collating unit 22B.
  • Each of the frame collating units 22A and 22B collates the communication frame of A system and the communication frame of B system.
  • the frame collating unit 22A When the collation result in the frame collating unit 22A of the A system does not match, the frame collating unit 22A shuts off the switch 23A to prevent an abnormal frame from being sent to the arithmetic device 10 (2). If the collation result of the B-system frame collating unit 22B does not match, the frame collating unit 22B shuts off the switch 23B to prevent an abnormal frame from being sent to the arithmetic device 10 (2).
  • the analog output device 30 (2) according to the present embodiment will be described.
  • the frame collating unit of the analog output device 30 (2) is duplicated by the A system frame collating unit 32 A and the B system frame collating unit 32 B.
  • Each frame collating unit 32A, 32B collates the communication frame of A system and the communication frame of B system.
  • the frame collating unit 32A shuts off the switch 33A to prevent an abnormal frame from being sent to the arithmetic device 10 (2). If the result of comparison by the frame collating unit 32B of B system does not match, the frame collating unit 32B shuts off the switch 33B to prevent an abnormal frame from being sent to the arithmetic device 10 (2).
  • the output collating unit of the analog output device 30 (2) is also duplicated by the A system output collating unit 34A and the B system output collating unit 34B. Each of the output collating units 34A and 34B collates the A-system output data with the B-system output data.
  • the output collating unit 34A shuts off the switch 35A or outputs the previous output value stored in the memory 36A, whereby abnormal data is output. Is prevented from being output to the control target 42.
  • the output collating unit 34B similarly shuts off the switch 35B or outputs the previous output value stored in the memory 36B. Abnormal data is prevented from being output to the control target 42.
  • the present embodiment configured in this way also achieves the same effects as the first embodiment. Furthermore, in the present embodiment, the frame collating units 12, 22 and 32 and the output collating unit 34 are configured to have a duplex configuration of the A system and the B system, so each device 10 (2) and 20 can be compared to the first embodiment. (2) The reliability of 30 (2) can be improved.
  • each of the above configurations, functions, processing units, processing means, etc. may be realized by hardware, for example, by designing part or all of them with an integrated circuit. Further, each configuration, function, and the like described above may be realized by software by the processor interpreting and executing a program that realizes each function. Information such as programs, tables, and files for realizing each function can be stored in a nonvolatile semiconductor memory, a hard disk drive, a storage device such as a solid state drive (SSD), or a computer readable non-volatile memory such as an IC card, an SD card, or a DVD. It can be stored on a temporary data storage medium.
  • SSD solid state drive
  • control lines and the information lines indicate what is considered to be necessary for the explanation, and not all the control lines and the information lines in the product are necessarily shown. In practice, almost all configurations may be considered to be mutually connected.
  • Analog control system 10: Arithmetic device, 20: Analog input device, 30: Analog output device, 11: Arithmetic processing unit, 12: Frame collation unit, 13: Switch, 21: Input processing unit, 22: Frame collation unit , 23: switch, 31: output processing unit, 32: frame collating unit, 33: switch, 34: output collating unit, 35: switch, 36: previous value holding memory, 41: signal source, 42: control target, 221: Data matching function, 222: Non-data matching function, 223: Matching result judgment function

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

本発明は、信頼性を向上できるようにしたアナログ制御装置およびアナログ制御システムを提供する。一つの観点では、データ間の厳密な一致を要求するのではなく、通信フレーム同士の適合を要求することにより、信頼性と使い勝手を両立できるようにしたアナログ制御装置およびアナログ制御システムを提供する。アナログ信号に基づいて制御するアナログ制御装置は、多重化された処理回路であって、アナログ信号を処理することにより通信フレームを生成する処理回路と、各処理回路で生成された通信フレームを比較し、各通信フレームが適合する場合に各通信フレームのうち所定の通信フレームの出力を許可するフレーム照合部と、を備える。

Description

アナログ制御装置およびアナログ制御システム
　本発明は、アナログ制御装置およびアナログ制御システムに関する。
　化学プラントや原子力発電所といった、安全確保が最優先される現場に用いられる制御システムには、特に高い信頼性が求められる。これらの制御システムでは、演算装置、入力装置、出力装置の単体で、内部で二重化する（特許文献１）。そして、従来技術では、二重化した各系の出力を照合することにより、装置の異常を検出可能とし、信頼性を高めている。
特開２０１３－２２３３７５号公報
　従来技術では、多重化した系の出力を照合して異常を検出できるようにしているが、装置が正常に動作しているにもかかわらず、異常発生と判定される場合がある。例えば、Ａ系とＢ系とに二重化され、信号源からのアナログ信号をＡ系とＢ系とに並列に入力する制御システムを例に挙げて検討する。このシステムでは、量子化誤差や取り込みタイミングの若干のずれにより、Ａ系とＢ系との間で、取り込んだアナログ信号の値が異なる可能性がある。そのため、Ａ系とＢ系の照合を行うと、Ａ系とＢ系がともに正常動作しているにも係わらず、照合結果の不一致が発生するという課題がある。
　本発明は、上記課題に鑑みてなされたもので、その目的は、信頼性を向上できるようにしたアナログ制御装置およびアナログ制御システムを提供することにある。本発明の他の目的は、データ間の厳密な一致を要求するのではなく、通信フレーム同士の適合を要求することにより、信頼性と使い勝手を両立できるようにしたアナログ制御装置およびアナログ制御システムを提供することにある。
　上記課題を解決すべく、本発明の一つの観点に従うアナログ制御装置は、アナログ信号に基づいて制御するアナログ制御装置であって、多重化された処理回路であって、アナログ信号を処理することにより通信フレームを生成する処理回路と、各処理回路で生成された通信フレームを比較し、各通信フレームが適合する場合に各通信フレームのうち所定の通信フレームの出力を許可するフレーム照合部と、を備える。
　本発明によれば、多重化された各処理回路で生成された通信フレーム同士が適合する場合に、所定の通信フレームの出力を許可することができるため、信頼性が向上する。
アナログ制御システムの全体構成図。 演算装置のブロック図。 アナログ入力装置のブロック図。 アナログ出力装置のブロック図。 入力要求を示す通信フレームのフォーマット。 入力応答を示す通信フレームのフォーマット。 複数チャネルの場合の入力応答を示す通信フレームのフォーマット。 出力要求を示す通信フレームのフォーマット。 複数チャネルの場合の出力要求を示す通信フレームのフォーマット。 出力応答を示す通信フレームのフォーマット。 フレーム照合部の詳細を示すブロック図。 複数チャネルに対応するフレーム照合部の詳細を示すブロック図。 第２実施例に係るアナログ制御システムの全体構成図。 演算装置のブロック図。 アナログ入力装置のブロック図。 アナログ出力装置のブロック図。
　以下、図面に基づいて、本発明の実施の形態を説明する。本実施形態に係るアナログ制御システムは、後述の通り、演算装置１０とアナログ入力装置２０およびアナログ出力装置３０とで構成されており、各装置１０，２０，３０は通信回線ＣＮによって接続され、各装置１０，２０，３０間の通信はフレームによって行われる。
　以下では、Ａ系とＢ系との２つの系で多重化する場合を例に挙げて説明する。Ａ系がプライマリ、Ｂ系がセカンダリとする。Ａ系とＢ系とを特に区別しない場合、符号から「Ａ」および「Ｂ」の文字を外して表示する。例えば、Ａ系入力処理部２１ＡとＢ系入力処理部２１Ｂとを区別しない場合、入力処理部２１と呼ぶ。通信フレームを「フレーム」と略記する場合がある。
　アナログ入力装置１０は、図３で後述のように、二重化されたアナログ入力回路２１４、Ａ／Ｄ変換器（Analog-to-digital converter）２１３、入力制御部２１２、通信制御部２１１と、通信回線ＣＮへ出力されるフレームを照合するフレーム照合部２２とを含んで構成されている。信号源４１からのアナログ信号は、二重化されたアナログ入力回路２１４へ並列に入力される。
　量子化誤差や取り込みタイミングの誤差により、二重化された入力制御部２１２Ａ，２１２Ｂの間でアナログ信号の入力値が異なることがある。本実施形態では、アナログ信号入力値の不一致によって生じる照合異常を抑制する。
　そこで、本実施形態に係るアナログ入力装置２０のフレーム照合部２２は、二重化された通信制御部２１１Ａ，２１１Ｂのそれぞれが生成したフレームに対して、データの照合とデータ以外の照合を行う。
　データの照合では、Ａ系およびＢ系間でのデータの差分を求め、この差分が予め設定された所定の誤差許容値以内であれば「エラーなし（正常）」と判定し、誤差許容値よりも大きければ「エラー」と判定する。
　データ以外の照合では、例えば、フレームの種類を示すモード、送信先アドレス、送信元アドレスを比較する。それぞれの値が一致する場合は、「エラーなし」と判定する。それぞれの値が一部でも不一致な場合は、「エラー」と判定する。データの照合とデータ以外の照合とのいずれか一方でエラーと判定された場合、アナログ入力回路２１４、Ａ／Ｄ変換器２１３、入力制御部２１２、通信制御部２１１のいずれかが異常であると判定することができる。
　本実施形態では、内部機能が二重化されたアナログ入力装置２０において、各系のアナログ入力データの差分が誤差許容値以内であれば異常なしと判定する。したがって、正常動作時に異常であると誤検出することを防止することができ、異常動作を正しく検出することができる。したがって、本実施形態に係るアナログ制御システムやアナログ制御装置の信頼性が向上する。
　図１～図１２を用いて第１実施例を説明する。図１は、アナログ制御システム１の全体構成図である。
　図１におけるアナログ制御システムは、例えば少なくとも一つずつの、演算装置１０と、アナログ入力装置２０と、アナログ出力装置３０とを有しており、各装置１０，２０，３０は通信回線ＣＮにより接続される。演算装置１０の詳細は、図２で後述する。アナログ入力装置２０の詳細は、図３で後述する。アナログ出力装置３０の詳細は、図４で後述する。
　通信回線ＣＮには、図１に示すアナログ入力装置２０およびアナログ出力装置３０以外にも、複数の入力装置および出力装置を接続することができる。通信回線ＣＮは、「通信経路」の例である。各装置１０，２０，３０は、例えば、通信回線ＣＮを用いて、ＲＳ－４８５（ＥＩＡ－４８５）やＲＳ－４２２Ａ（ＥＩＡ－４２２Ａ）のようなシリアル通信を行う。
　アナログ制御システム１では、系統あるいはプラントから入力されるアナログ信号の信号源４１がアナログ入力装置２０に接続される。アナログ制御システム１の制御対象４２は、アナログ出力装置３０に接続される。
　アナログ制御システム１の制御は、演算装置１０がマスタとなって実施される。まず最初に、演算装置１０は、制御演算に必要となる入力データを取得するため、通信回線ＣＮを介し、アナログ入力装置２０に対して、データの入力を要求する。
　演算装置１０からのデータ入力要求を受けたアナログ入力装置２０では、各入力処理部２１Ａ，２１Ｂが信号源４１から入力データを取り込んで、通信フレーム（入力用通信フレーム）を生成する。入力処理部２１Ａ，２１Ｂは、「処理回路」または「入力処理回路」に該当する。
　フレーム照合部２２は、各入力処理部２１Ａ，２１Ｂで生成された通信フレームを比較し、それら通信フレーム同士が適合する場合に、入力処理部２１Ａで生成された通信フレームを演算装置１０へ送信する。もしも、入力処理部２１Ａで生成された通信フレームと入力処理部２１Ｂで生成された通信フレームとが適合しない場合、フレーム照合部２２は、スイッチ２３を操作して、所定の通信フレームが送信されるのを禁止する。
　フレーム照合部２２は、「フレーム照合部」または「入力側フレーム照合部」に該当する。スイッチ２３は、「送信制御部」、「制御スイッチ」または「入力側制御スイッチ」に該当する。通信フレームの適合判定については、後述する。
　演算装置１０の各演算処理部１１Ａ，１１Ｂは、アナログ入力装置１０から取得した通信フレーム内のデータ（入力データ）を元に、所定の制御演算を実施する。演算処理部１１Ａ，１１Ｂは、「演算回路」に該当する。
　演算装置１０は、演算部１１Ａでの演算結果を制御対象４２に出力するため、通信回線ＣＮを介してアナログ出力装置３０に通信フレームを送ることにより、データ出力を要求する。この通信フレームは、「演算側通信フレーム」に該当する。
　「演算側フレーム照合部」としてのフレーム照合部１２は、Ａ系の演算部１１Ａで生成された通信フレームとＢ系の演算部１１Ｂで生成された通信フレームとを比較し、両方の通信フレームが適合するか判定する。
　フレーム照合部１２は、各通信フレームが適合する場合、Ａ系の演算部１１Ａで生成された所定の通信フレームをアナログ出力装置３０へ送信させる。もしも、演算部１１Ａで生成された通信フレームと演算部１１Ｂで生成された通信フレームとが適合しない場合、フレーム照合部１１は、スイッチ１３を操作して、所定の通信フレームが送信されるのを禁止する。スイッチ１３は、「演算側制御スイッチ」に該当する。なお、スイッチ１３を「演算側送信制御部」と呼ぶこともできる。
　演算装置１０からのデータ出力要求を受けたアナログ出力装置３０では、各出力処理部３１Ａ，３１Ｂは、演算装置１０から受信した通信フレーム内の演算結果に応じた制御信号を生成し、制御対象４２へ出力する。
　アナログ出力装置３０は、制御信号の出力（データ出力）が完了したことを通知すべく、各出力処理部３１Ａ，３１Ｂで通信フレームを生成する。そして、出力処理部３１Ａで生成された通信フレームは、「所定の出力応答用通信フレーム」として、演算装置１０に送信される。
　ここで、「出力側フレーム照合部」としてのフレーム照合部３２は、各出力処理部３１Ａ，３１Ｂで生成された出力応答用通信フレームが適合するか判定し、適合する場合は、出力処理部３１Ａから演算装置１０への通信フレームの送信を許可する。これに対し、フレーム照合部３２は、各出力処理部３１Ａ，３１Ｂで生成された通信フレームが適合しない場合、スイッチ３３を操作して、所定の通信フレーム（所定の出力応答用通信フレーム）が演算装置１０へ送信されるのを禁止する。
　制御信号の出力についてさらに説明すると、出力照合部３４は、各出力処理部３１Ａ，３１Ｂで生成された制御信号を比較し、両方の制御信号が一致する場合に、出力処理部３１Ａで生成された制御信号を「所定の制御信号」として、制御対象４２へ出力する。もしも、各出力処理部３１Ａ，３１Ｂで生成された制御信号が不一致の場合、出力照合部３４は、スイッチ３５を操作し、出力処理部３１Ａから所定の制御信号が制御対象４２へ出力されるのを阻止する。
　アナログ制御システム１の詳細な動作を説明する。図２は、演算装置１０のブロック図である。演算装置１０は、入力データを元に演算を行う演算部１１１Ａ，１１１Ｂと、装置間の通信を制御する通信制御部１１２Ａ，１１２Ｂと、フレーム照合部１２と、スイッチ１３とを有する。
　演算部１１１Ａ，１１１Ｂと通信制御部１１２Ａ，１１２Ｂとは、Ａ系演算処理部１１ＡとＢ系演算処理部１１Ｂとの二重化構成である。Ａ系演算処理部１１ＡとＢ系演算処理部１１Ｂとがそれぞれ出力するフレームをフレーム照合部１２で照合することにより、信頼性を向上する。また、通信回線ＣＮから入力されるフレームは、Ａ系演算処理部１１ＡとＢ系演算処理部１１Ｂとに並列に入力される。
　演算装置１０から通信回線ＣＮへフレームを送信する経路は、Ａ系演算処理部１１Ａにのみ設けられており、その経路の途中にスイッチ１３が設けられている。フレーム照合部１２は、スイッチ１３を開閉させることで、Ａ系演算処理部１１Ａからのフレームが通信回線ＣＮへ送出されるのを制御する。
　動作を説明する。まず、通信制御部１１２Ａ，１１２Ｂは、入力データを取得するため、アナログ入力装置２０に対して入力要求のフレームを送出する。
　図５に、入力要求に用いる通信フレームＤ１のフォーマットを示す。入力要求の通信フレームＤ１のフォーマットは、例えば、開始フラグＤ１１、モードエリアＤ１２、アドレスエリアＤ１３、データサイズエリアＤ１４、ＣＲＣエリアＤ１５、終了フラグエリアＤ１６を備える。なお、後述する他のフレームについても同様であるが、Ａ系、Ｂ系を区別する場合は、フレームの符号に「Ａ」または「Ｂ」の文字を添える。
　開始フラグＤ１１は、フレームＤ１の先頭を示す。モードエリアＤ１２は、入力／出力、要求／応答といったモードを表す。アドレスエリアＤ１３は、送信先アドレスＤ１３１と送信元アドレスＤ１３２を含む。データサイズエリアＤ１４は、入力するデータの大きさを指定する。ＣＲＣ（Cyclic Redundancy Check）エリアＤ１５は、フレームの健全性を保障する。終了フラグＤ１６は、フレームＤ１の終わりを示す。
　モードエリアＤ１２には、入力要求を表すビットＤ１２１が入る。Ａ系演算処理部１１Ａの通信制御部１１２ＡとＢ系演算処理部１１Ｂの通信制御部１１２Ｂが送出したフレームは、フレーム照合部１２で照合される。各フレームの照合結果が一致した場合、Ａ系演算処理部１１Ａ、Ｂ系演算処理部１１Ｂともに正常動作していると判断され、Ａ系演算処理部１１Ａで生成したフレームを通信回線ＣＮへ送出する。照合結果が不一致の場合、Ａ系演算処理部１１ＡまたはＢ系演算処理部１１Ｂの少なくともいずれかの系に異常があると判断される。フレーム照合部１２は、スイッチ１３を遮断して、異常なフレームＤ１がアナログ出力装置３０へ送出されるのを未然に防止する。
　図３は、アナログ入力装置１０の詳細なブロック図である。アナログ入力装置２０は、通信制御部２１１Ａ，２１１Ｂと、入力制御部２１２Ａ，２１２Ｂと、Ａ／Ｄ変換器２１３Ａ，２１３Ｂと、アナログ入力回路２１４Ａ，２１４Ｂと、フレーム照合部２２と、スイッチ２３とを備える。
　通信制御部２１１Ａ，２１１Ｂは、装置間の通信を制御する。入力制御部２１２Ａ，２１２Ｂは、信号源４１からのアナログ信号の取り込みを制御する。信号源４１からのアナログ信号は、アナログ入力回路２１４Ａ，２１４Ｂに入力され、Ａ／Ｄ変換器２１３Ａ，２１３Ｂによりデジタル信号に変換される。
　通信制御部２１１Ａ，２１１Ｂと入力制御部２１２Ａ，２１２Ｂとは、Ａ系入力処理部２１ＡとＢ系入力処理部２１Ｂの二重化構成である。Ａ系入力処理部２１ＡとＢ系入力処理部２１Ｂとがそれぞれ出力するフレームをフレーム照合部２２で照合することにより、信頼性を向上する。
　通信回線ＣＮから受信するフレームと、信号源４１から取得するアナログ信号とは、Ａ系入力処理部２１ＡとＢ系入力処理部２１Ｂとに並列に入力される。アナログ信号は、フィルタやアンプなどを含むアナログ入力回路２１４Ａ，２１４Ｂを通じてＡ／Ｄ変換器２１３Ａ，２１３Ｂへ入力される。Ａ／Ｄ変換器２１３Ａ，２１３Ｂは、入力されたアナログ信号をデジタルデータに変換し、入力制御部２１２Ａ，２１２Ｂへに出力する。
　アナログ入力装置２０の通信制御部２１１Ａ，２１１Ｂは、通信回線ＣＮを介して演算装置１０から、自装置宛の入力要求フレームを受けると、自系の入力制御部２１２Ａ，２１２Ｂにデータ取り込みを指示する。データ取り込み指示を受けた入力制御部２１２Ａ，２１２Ｂは、自系のＡ／Ｄ変換器２１３Ａ，２１３Ｂに変換指示を出力する。
　すなわち、Ａ系の通信制御部２１１Ａは、入力要求フレームを受信すると、Ａ系の入力制御部２１２Ａに対して、データ取込みを指示する。同様に、Ｂ系の通信制御部２１１Ｂは、入力要求フレームを受信すると、Ｂ系の入力制御部２１２Ｂに対して、データ取込みを指示する。
　変換指示を受けたＡ／Ｄ変換器２１３Ａ，２１３Ｂは、アナログ信号をデジタルデータに変換し、自系の入力制御部２１２Ａ，２１２Ｂへ出力する。デジタルデータを受けた入力制御部２１２Ａ，２１２Ｂは、アナログ入力回路２１４Ａ，２１４ＢやＡ／Ｄ変換器２１３Ａ，２１３Ｂの部品ばらつきによる誤差を補正するために、受け取ったデジタルデータに対し、オフセット・ゲイン調整２１２２Ａ，２１２２Ｂを実施する。
　調整されたデータは、入力データ２１２１Ａ，２１２１Ｂとして、入力制御部２１２Ａ，２１２Ｂに格納される。このとき、信号源４１からＡ系入力処理部２１ＡとＢ系入力処理部２１Ｂとに取り込まれるデータが不一致となる可能性がある。その原因としては、Ａ系入力処理部２１ＡとＢ系入力処理部２１Ｂのそれぞれへのアナログ信号の伝達時間誤差や、Ａ系入力処理部２１ＡとＢ系入力処理部２１Ｂとが非同期で動作している場合の非同期誤差がある。
　さらに、アナログ入力回路２１４Ａ，２１４ＢやＡ／Ｄ変換器２１３Ａ，２１３Ｂがそれぞれ別々の部品で構成されているため、上述した伝達時間誤差や非同期誤差が存在しないとしても、部品のばらつきにより、Ａ系入力処理部２１ＡとＢ系入力処理部２１Ｂとの間で、取り込んだデータが不一致となる可能性がある。
　データ取り込みが完了すると、通信制御部２１１Ａ，２１１Ｂは、入力データ２１２１Ａ，２１２１Ｂを用いて、フレーム生成２１１１Ａ，２１１１Ｂを行う。
　図６に、アナログ入力装置２０の通信制御部２１１が生成するフレームを示す。図６は、入力チャネル数が「１」の場合を示す。入力応答を示すフレームＤ２は、例えば、フレームの先頭を示す開始フラグＤ２１、入力／出力や要求／応答といったモードを表すモードエリアＤ２２、送信先アドレスＤ２３１と送信元アドレスＤ２３２を含むアドレスエリアＤ２３、入力データを載せるデータエリアＤ２４、フレームの健全性を保障するＣＲＣエリアＤ２５、フレームの終わりを示す終了フラグＤ２６を備える。
　モードエリアＤ２２には、入力応答を表すビットＤ２２１が格納される。データエリアＤ２４には、チャンネルＣｈ０の入力データＤ２４１が格納される。
　図７は、入力チャネル数が複数（例えば「２」）の場合のフレームＤ２を示す。チャネル数が「２」の場合、データエリアＤ２４には、チャンネルＣｈ０の入力データＤ２４１（１）と、チャンネルＣｈ１の入力データＤ２４１（２）とが格納される。なお、チャネル数が「２」より大きい場合も同様の構成となる。
　アナログ入力装置２０のフレーム照合部２２は、Ａ系入力処理部２１Ａの通信制御部２１１Ａが生成したフレームと、Ｂ系入力処理部２１Ｂの通信制御部２１１Ｂが生成したフレームとを照合する。アナログ入力装置２０のフレーム照合部２２について、図１１を用いて説明する。
　図１１は、入力チャンネル数が「１」の場合のフレーム照合部２２を示す。フレーム照合部２２は、Ａ系の通信制御部２１１Ａが生成した通信フレームＤ２Ａと、Ｂ系の通信制御部２１１Ｂが生成した通信フレームＤ２Ｂとに対して、データ照合２２１とデータ以外の照合２２２との２つの照合を行う。
　データ照合２２１では、Ａ系通信フレームＤ２Ａ内のデータＤ２４１と、Ｂ系通信フレームＤ２Ｂ内のデータＤ２４１との差分を、減算器２２１１によって演算する。データ照合２２１は、減算器２２１で算出した差分と予め設定した誤差許容値２２１３とを比較する（２２１２)。
　データ照合２２１は、Ａ系のデータとＢ系のデータとの差分が誤差許容値２２１３よりも大きい場合、エラーを出力する。本実施例では、Ａ系のデータとＢ系のデータとの差分を算出し、その差分と誤差許容値とを比較する。これにより、本実施例では、Ａ系とＢ系との間に生じる伝達時間誤差や非同期誤差、部品ばらつきによる誤差を許容して、正常動作時における異常の誤検出を防止できる。
　一方、Ａ系のデータとＢ系のデータとの差分が誤差許容値２２１３を超えていた場合、通信制御部２１１Ａ，２１１Ｂ、入力制御部２１２Ａ，２１２Ｂ、Ａ／Ｄ変換器２１３Ａ，２１３Ｂ、アナログ入力回路２１４Ａ，２１４Ｂの少なくともいずれか一方に異常があると判断することができる。
　データ以外の照合２２２では、Ａ系通信フレームＤ２Ａ内のデータエリアＤ２４以外の部分（例えばモードＤ２２、アドレスＤ２３）と、Ｂ系通信フレームＤ２Ｂ内のデータエリアＤ２４以外の部分（例えばモードＤ２２、アドレスＤ２３）の照合２２２１を行い、両者が一致しない場合は、エラーを出力する。
　なお、データエリアＤ２４以外の部分としては、開始フラグＤ２１、ＣＲＣエリアＤ２５、終了フラグＤ２６がある。ＣＲＣエリアＤ２５は、装置間の通信におけるデータ健全性を保障するためにフレームに付加されるデータであり、装置内での通信異常を検出するためのデータではないため、照合２２２１の対象としない。また、ＣＲＣエリアＤ２５は、Ａ系とＢ系とで値が異なる可能性もある。開始フラグＤ２１および終了フラグＤ２６についても、それらは受信側がフレームを認識するためのフラグであるため、照合２２２１の対象としない。
　アナログ入力装置２０のフレーム照合部２２は、２つの照合２２１，２２２により得られた結果から、アナログ入力装置２０の動作が正常であるか異常であるかを判定する照合結果判定２２３を行う。
　照合結果判定２２３では、データ照合２２１の結果とデータ以外の照合２２２の結果とのうち、少なくとも一つがエラーであった場合、アナログ入力装置２０の動作は異常であると判定する（２２３)。異常であると判定された場合、フレーム照合部２２は、スイッチ２３を開いて通信回線ＣＮに繋がる通信経路を遮断し、異常なフレームＤ２Ａが演算装置１０へ送出されるのを未然に防止する。
　図１２を用いて、入力チャンネル数が「２」の場合のフレーム照合部２２＿１について、説明する。入力チャンネル数が「２」の場合も同様に、フレーム照合部２２＿１は、Ａ系の通信制御部２１１Ａが生成した通信フレームＤ２Ａと、Ｂ系の通信制御部２１１Ｂが生成した通信フレームＤ２Ｂとに対して、データ照合２２１とデータ以外の照合２２２との２つの照合を行う。
　データ照合２２１は、Ａ系通信フレームＤ２Ａ内のチャンネルＣｈ０のデータＤ２４１（１）と、Ｂ系通信フレームＤ２Ｂ内のチャンネルＣｈ０のデータＤ２４１（１）との差分を減算器２２１１によって演算し、その差分と予め設定した誤差許容値２２１３とを比較する（２２１２)。Ａ系のチャンネルＣｈ０データＤ２４１（１）とＢ系のチャンネルＣｈ０のデータＤ２４１（１）との差分が誤差許容値２２１３よりも大きい場合、エラーを出力する。
　同様に、フレーム照合部２２＿１は、Ａ系通信フレームＤ２Ａ内のチャンネルＣｈ１のデータＤ２４１（２）と、Ｂ系通信フレームＤ２Ｂ内のチャンネルＣｈ１のデータＤ２４１（２）との差分を減算器２２１１によって演算し、その差分と予め設定した誤差許容値２２１３とを比較する（２２１２)。Ａ系のチャンネルＣｈ１のデータＤ２４１（２）とＢ系のチャンネルＣｈ１のデータＤ２４１（２）との差分が誤差許容値２２１３よりも大きい場合、エラーを出力する。
　データ以外の照合２２２は、Ａ系通信フレームＤ２Ａ内のデータエリアＤ２４以外の部分（モードＤ２２、アドレスＤ２３）と、Ｂ系通信フレームＤ２Ｂ内のデータエリアＤ２４以外の部分（モードＤ２２、アドレスＤ２３）の照合（２２２１)を行い、両者のデータが不一致の場合に、エラーを出力する。
　なお、前記と同様の理由により、ＣＲＣエリアＤ２５と、開始フラグＤ２１および終了フラグＤ２６は、照合２２２１の対象としない。
　照合結果判定２２３では、データ照合２２１によるチャンネルＣｈ０のデータＤ２４１（１）の比較結果と、データ照合２２１によるチャンネルＣｈ１のデータＤ２４１（１）の比較結果と、データ以外の照合２２２の結果とのうち、少なくともいずれか一つがエラーであった場合、アナログ入力装置２０の動作は異常であると判定する（２２３１)。
　異常であると判定された場合、フレーム照合部２２＿１は、スイッチ２３を開いて通信回線ＣＮに繋がる通信経路を遮断し、異常なフレームＤ２Ａが演算装置１０へ送出されるのを未然に防止する。入力チャンネル数が「２」より大きい場合も、図１２と同様の構成でフレーム照合を行う。
　演算装置１０の通信制御部１１２Ａ，１１２Ｂは、通信回線ＣＮを介してアナログ入力装置２０から自装置宛の入力応答フレームＤ２を受信すると、フレームＤ２からデータＤ２４１を取り出し、演算処理部１１Ａ，１１Ｂに対して演算指示を出す。
　演算処理部１１Ａ，１１Ｂは、演算が完了すると、その演算結果を通信制御部１１２Ａ，１１２Ｂに通知する。演算結果を受けた通信制御部１１２Ａ，１１２Ｂは、制御対象４２に対して演算結果を出力するために、アナログ出力装置３０に対して出力要求のフレームＤ３を送出する。
　図８に、出力要求に用いる通信フレームＤ３のフォーマットを示す。図８は、出力チャネル数が「１」の場合を示す。
　出力要求の通信フレームＤ３は、フレームの先頭を示す開始フラグＤ３１、入力／出力や要求／応答といったモードを表すモードエリアＤ３２、送信先アドレスＤ３３１と送信元アドレスＤ３３２を含むアドレスエリアＤ３３、出力するデータの大きさを指定するデータサイズエリアＤ３４、出力データを格納するデータエリアＤ３５、フレームの健全性を保障するＣＲＣエリアＤ３６、フレームの終わりを示す終了フラグＤ３７とを含んで構成される。モードエリアＤ３２には、出力要求を表すビットＤ３２１が格納される。データエリアＤ３５には、チャンネルＣｈ０の出力データＤ３５１が格納される。
　図９は、出力チャネル数が「２」の場合の通信フレームＤ３を示す。チャネル数が「２」の場合、データエリアＤ３５には、チャンネルＣｈ０の出力データＤ３５１（１）と、チャンネルＣｈ１の出力データＤ３５１（２）とが格納される。チャネル数が「２」より大きい場合も同様の構成となる。Ａ系のフレームＤ３をフレームＤ３Ａと、Ｂ系のフレームＤ３をフレームＤ３Ｂと呼ぶことがある。
　Ａ系演算処理部１１Ａの通信制御部１１２Ａの送出するフレームＤ３Ａと、Ｂ系演算処理部１１Ｂの通信制御部１１２Ｂの送出するフレームＤ３Ｂとは、フレーム照合部１２により照合される。
　フレームＤ３ＡとフレームＤ３Ｂの照合結果が一致した場合、Ａ系演算処理部１１ＡおよびＢ系演算処理部１１Ｂのいずれも正常動作していると判断され、Ａ系演算処理部１１ＡのフレームＤ３Ａを通信回線ＣＮへ送出する。このフレームＤ３Ａは、アナログ出力装置３０に送られる。
　フレームＤ３ＡとフレームＤ３Ｂの照合結果が不一致であった場合、Ａ系演算処理部１１ＡまたはＢ系演算処理部１１Ｂの少なくともいずれかに異常があると判断される。フレーム照合部１２は、スイッチ１３を開いて通信回線ＣＮに繋がる通信経路を遮断し、異常なフレームＤ３Ａがアナログ出力装置３０へ送出されるのを未然に防止する。
　図４を用いて、アナログ出力装置３０の構成例を説明する。アナログ出力装置３０は、装置間の通信を制御する通信制御部３１１Ａ，３１１Ｂと、制御対象４２へデータを出力する出力制御部３１２Ａ，３１２Ｂと、フレーム照合部３２と、出力照合部３４と、スイッチ３３，３５とを有する。
　通信制御部３１１Ａ，３１１Ｂと出力制御部３１２Ａ，３１２Ｂとは、Ａ系出力処理部３１ＡとＢ系出力処理部３１Ｂの二重化構成である。すなわち、Ａ系出力処理部３１Ａは、通信制御部３１１Ａおよび出力制御部３１２Ａを備えており、Ｂ系出力処理部３１Ｂは、通信制御部３１１Ｂおよび出力制御部３１２Ｂを備えており、Ａ系出力処理部３１ＡとＢ系出力処理部３１Ｂとで多重化されている。
　Ａ系の通信制御部３１１Ａが出力するフレームとＢ系の通信制御部３１１Ｂが出力するフレームとは、フレーム照合部３２で照合される。一方、Ａ系の出力制御部３１２Ａの出力するデータ（制御信号）とＢ系の出力制御部３１２Ｂの出力するデータ（制御信号）とは、出力照合部３４で照合される。これらの照合３２，３４により、アナログ出力装置３０の信頼性を向上している。
　演算装置１０から通信回線ＣＮを介して受信するフレームＤ３は、Ａ系出力処理部３１ＡおよびＢ系出力処理部３１Ｂに並列に入力される。
　アナログ出力装置３０の通信制御部３１１Ａ，３１１Ｂは、通信回線ＣＮを介して演算装置１０から自装置宛の出力要求フレームＤ３を受信すると、自系の出力制御部３１２Ａ，３１２Ｂにデータ出力指示を出す。
　データ出力指示を受けた出力制御部３１２Ａ，３１２Ｂは、制御対象４２に対して制御信号としてのデータを出力する。出力制御部３１２Ａが出力したデータとＢ系出力処理部３１Ｂの出力したデータとは、出力照合部３４で照合される。
　出力データの照合結果が一致した場合、Ａ系出力処理部３１ＡおよびＢ系出力処理部３１Ｂはともに正常に動作していると判断され、Ａ系出力処理部３１Ａのデータ（制御信号）がスイッチ３５を経由して制御対象４２へ出力される。
　出力データの照合結果が不一致の場合、Ａ系出力処理部３１ＡまたはＢ系出力処理部３１Ｂの少なくともいずれかに異常があると判断される。出力照合部３４は、制御対象４２に繋がる通信線の途中に設けられたスイッチ３５を開くことにより、Ａ系出力処理部３１Ａからの異常な出力データが制御対象４２へ送られるのを未然に阻止する。
　出力照合部３４は、前回の出力データ（制御信号の値）をメモリ３６に保持しておくこともできる。出力照合部３４は、メモリ３６に記憶してある前回の出力データをスイッチ３５を介して、制御対象４２へ出力させる。これにより、異常な出力データが制御対象４２へ送信されるのを未然に阻止することができると共に、前回の出力データを用いて制御対象４２の制御を継続することができる。
　制御対象４２への制御信号の出力が完了すると、通信制御部３１１Ａ，３１１Ｂは、演算装置１０に対して、出力応答フレームＤ４を送出する。
　図１０に、出力応答に用いる通信フレームＤ４のフォーマットを示す。出力応答の通信フレームＤ４は、フレームの先頭を示す開始フラグＤ４１、入力／出力や要求／応答といったモードを表すモードエリアＤ４２、送信先アドレスＤ４３１と送信元アドレスＤ４３２を含むアドレスエリアＤ４３、フレームの健全性を保障するＣＲＣエリアＤ４４、フレームの終わりを示す終了フラグＤ４５を含む。モードエリアＤ４２には、出力応答を表すビットＤ４２１が格納される。
　Ａ系出力処理部３１Ａの通信制御部３１１Ａが送出したフレームＤ４ＡとＢ系出力処理部３１Ｂの通信制御部３１１Ｂが送出したフレームＤ４Ｂとは、フレーム照合部３２で照合される。フレームＤ４Ａ，Ｄ４Ｂの照合結果が一致した場合、Ａ系出力処理部３１ＡおよびＢ系出力処理部３１Ｂはいずれも正常に動作していると判断され、Ａ系出力処理部３１ＡのフレームＤ４Ａを通信回線ＣＮへ送出する。
　フレームＤ４Ａ，Ｄ４Ｂの照合結果が不一致であった場合、Ａ系出力処理部３１ＡまたはＢ系出力処理部３１Ｂの少なくともいずれかに異常があると判断される。フレーム照合部３２は、スイッチ３３を開いて通信回線ＣＮに繋がる通信経路を遮断し、異常なフレームＤ４が演算装置１０へ送出されるのを未然に防止する。
　演算装置１０の通信制御部１１２Ａ，１１２Ｂは、通信回線ＣＮを介してアナログ出力装置３０から自装置宛の出力応答フレームＤ４を受信すると、制御対象４２への制御信号の出力が完了したと判断する。
　このように構成される本実施例によれば、アナログ入力装置１０では、多重化された入力処理部２１Ａ，２１Ｂで生成する通信フレームＤ２について、データ部分とデータ以外の部分とに分けてそれぞれ照合する。そして、データ部分については所定の誤差許容値内の差分であれば一致すると判定するため、量子化誤差や取り込みタイミングの誤差等の影響を排除することができる。これにより、本実施例によれば、正常動作時に異常を誤検知する可能性を抑制でき、信頼性が向上する。
　さらに、本実施例では、データ以外の部分（例えば、モードやアドレス）については、完全な一致を要求するため、宛先の間違っているフレーム等を事前に検出することができ、誤送信を防止できる。
　本実施例では、アナログ信号を取り込んだ時点ではなく、そのアナログ信号をデジタル化したデータを含むフレームを作成した後で、データ部分を照合する。したがって、量子化誤差や取込みタイミングの誤差等の影響を考慮して、正常に動作しているか否かを判定することができる。これに対し、アナログ信号の時点で照合する場合は、量子化誤差の影響を考慮して判定することができない。
　さらに、本実施例では、データ以外の部分としてモードおよびアドレスのみを照合し、ＣＲＣや開始フラグおよび終了フラグについては照合しないため、効率的にフレームが正常であるかを検査することができる。
　さらに、本実施例では、演算装置１０、アナログ入力装置２０、アナログ出力装置３０から通信回線ＣＮへフレームを送信するための通信経路をプライマリのＡ系にのみ接続し、その経路の途中にスイッチ１３，２３，３３を設ける。これにより、フレーム照合部１２，２２，３２で異常ありと判定されたフレームが通信回線ＣＮに送出されるのを未然に防止することができる。
　図１３～図１６を用いて、第２実施例を説明する。本実施例は、第１実施例の変形例に該当するため、第１実施例との差異を中心に説明する。本実施例では、各装置１０（２），２０（２），３０（２）単体での信頼性をより高めるために、フレーム照合部１２，２２，３２および出力照合部３４を、Ａ系とＢ系の二重化構成とする。
　図１３に、フレーム照合部および出力照合部を二重化構成とした場合のアナログ制御システム１（２）の全体構成を示す。図１４は、演算装置１０（２）の詳細を示すブロック図である。図１５は、アナログ入力装置２０（２）の詳細を示すブロック図である。図１６は、アナログ出力装置３０（２）の詳細を示すブロック図である。
　本実施例に係る演算装置１０（２）では、フレーム照合部はＡ系フレーム照合部１２ＡとＢ系フレーム照合部１２Ｂとで二重化されている。各々のフレーム照合部１２Ａ，１２Ｂは、Ａ系の通信フレームとＢ系の通信フレームを照合する。
　Ａ系のフレーム照合部１２Ａでの照合結果が不一致であった場合、フレーム照合部１２Ａは、スイッチ１３Ａを遮断して、異常なフレームがアナログ出力装置３０（２）へ送出されるのを防止する。同様に、Ｂ系のフレーム照合部１２Ｂでの照合結果が不一致であった場合、フレーム照合部１２Ｂは、スイッチ１３Ｂを遮断して、異常なフレームがアナログ出力装置３０（２）へ送出されることを防ぐ。
　Ａ系のフレーム照合部１２ＡとＢ系のフレーム照合部１２Ｂとがともに照合一致と判定した場合、演算処理部１１Ａ，１１Ｂはいずれも正常動作していると判断され、Ａ系の演算処理部１１Ａで生成されたフレームが通信回線ＣＮへ送出される。
　本実施例に係るアナログ入力装置２０（２）について説明する。アナログ入力装置２０（２）のフレーム照合部は、Ａ系フレーム照合部２２ＡとＢ系フレーム照合部２２Ｂとで二重化されている。各々のフレーム照合部２２Ａ，２２Ｂは、Ａ系の通信フレームとＢ系の通信フレームとを照合する。
　Ａ系のフレーム照合部２２Ａでの照合結果が不一致の場合、フレーム照合部２２Ａは、スイッチ２３Ａを遮断して異常なフレームが演算装置１０（２）へ送出されることを防止する。Ｂ系のフレーム照合部２２Ｂでの照合結果が不一致の場合、フレーム照合部２２Ｂは、スイッチ２３Ｂを遮断して異常なフレームが演算装置１０（２）へ送出されることを防止する。
　Ａ系のフレーム照合部２２ＡとＢ系のフレーム照合部２２Ｂとがともに照合一致と判定した場合、入力処理部２１Ａ，２１Ｂはいずれも正常動作していると判断され、Ａ系の入力処理部２１Ａで生成されたフレームが通信回線ＣＮへ送出される。
　本実施例に係るアナログ出力装置３０（２）について説明する。アナログ出力装置３０（２）のフレーム照合部は、Ａ系フレーム照合部３２ＡとＢ系フレーム照合部３２Ｂで二重化されている。各々のフレーム照合部３２Ａ，３２Ｂは、Ａ系の通信フレームとＢ系の通信フレームを照合する。
　Ａ系のフレーム照合部３２Ａでの照合結果が不一致の場合、フレーム照合部３２Ａは、スイッチ３３Ａを遮断して異常なフレームが演算装置１０（２）へ送出されることを防止する。Ｂ系のフレーム照合部３２Ｂでの照合結果が不一致の場合、フレーム照合部３２Ｂは、スイッチ３３Ｂを遮断して異常なフレームが演算装置１０（２）へ送出されるのを防止する。
　Ａ系のフレーム照合部３２ＡとＢ系のフレーム照合部３２Ｂとがともに照合一致と判定した場合は、出力処理部３１Ａ，３１Ｂはいずれも正常動作していると判断され、Ａ系の出力処理部３１Ａで生成されたフレームが通信回線ＣＮへ送出される。
　アナログ出力装置３０（２）の出力照合部も、Ａ系出力照合部３４ＡとＢ系出力照合部３４Ｂとで二重化されている。各々の出力照合部３４Ａ，３４Ｂは、Ａ系の出力データとＢ系の出力データを照合する。
　Ａ系の出力照合部３４Ａでの照合結果が不一致の場合、出力照合部３４Ａは、スイッチ３５Ａを遮断するか、またはメモリ３６Ａに記憶されている前回の出力値を出力することにより、異常なデータが制御対象４２に出力されるのを防止する。
　Ｂ系の出力照合部３４Ｂでの照合結果が不一致の場合も同様に、出力照合部３４Ｂは、スイッチ３５Ｂを遮断するか、またはメモリ３６Ｂに記憶されている前回の出力値を出力することにより、異常なデータが制御対象４２に出力されるのを防止する。
　Ａ系の出力照合部３４ＡとＢ系の出力照合部３４Ｂとがともに照合一致と判定した場合には、出力処理部３１Ａ，３１Ｂのいずれも正常動作していると判断し、Ａ系の出力処理部３１Ａで生成されたデータを制御対象４２へ出力する。
　このように構成される本実施例も第１実施例と同様の作用効果を奏する。さらに、本実施例では、フレーム照合部１２，２２，３２および出力照合部３４を、Ａ系とＢ系の二重化構成とするため、第１実施例に比べて、各装置１０（２），２０（２），３０（２）の信頼性を向上することができる。
　以上で本発明の説明を終えるが、本発明は上述した各実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上述の各実施例は、本発明のより良い理解のために詳細に説明したものであり、必ずしも上述の説明の全ての構成を備えるものに限定されものではない。
　ある実施例の構成の一部を他の実施例の構成に置き換えることも可能である。ある実施例の構成に他の実施例の構成を加えることも可能である。各実施例の構成の一部について、削除したり、他の構成を追加したり、他の構成に置換したりすることもできる。
　上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によってハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによってソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、不揮発性半導体メモリ、ハードディスクドライブ、ＳＳＤ（Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｄｒｉｖｅ）等の記憶デバイス、または、ＩＣカード、ＳＤカード、ＤＶＤ等の計算機読み取り可能な非一時的データ記憶媒体に格納することができる。
　また、制御線及び情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線及び情報線を示しているとは限らない。実際にはほとんど全ての構成が相互に接続されていると考えてもよい。
　１：アナログ制御システム、１０：演算装置、２０：アナログ入力装置、３０：アナログ出力装置、１１：演算処理部、１２：フレーム照合部、１３：スイッチ、２１：入力処理部、２２：フレーム照合部、２３：スイッチ、３１：出力処理部、３２：フレーム照合部、３３：スイッチ、３４：出力照合部、３５：スイッチ、３６：前回値保持メモリ、４１：信号源、４２：制御対象、２２１：データ照合機能、２２２：データ以外の照合機能、２２３：照合結果判定機能

Claims (13)

  1. 　アナログ信号に基づいて制御するアナログ制御装置であって、
    　多重化された処理回路であって、アナログ信号を処理することにより通信フレームを生成する処理回路と、
    　前記各処理回路で生成された通信フレームを比較し、各通信フレームが適合する場合に前記各通信フレームのうち所定の通信フレームの出力を許可するフレーム照合部と、
    を備える
    アナログ制御装置。
  2. 　前記フレーム照合部は、
    　　前記各通信フレームのうちデータ部分と前記データ部分以外の所定の部分とをそれぞれ比較し、
    　前記各通信フレームの各データ部分が一致しており、かつ前記各通信フレームの前記各所定の部分も一致する場合に、前記各通信フレームが適合すると判定する、
    請求項１に記載のアナログ制御装置。
  3. 　前記フレーム照合部は、前記各通信フレームの前記各データ部分が所定の許容誤差内で一致する場合に、前記各データ部分が一致すると判定する、
    請求項２に記載のアナログ制御装置。
  4. 　前記所定の通信フレームは、前記各処理回路のうちプライマリの処理回路で生成される通信フレームである、
    請求項１～３のいずれか一項に記載のアナログ制御装置。
  5. 　前記各処理回路の入力側には、アナログ信号を出力する信号源からアナログ信号が入力され、
    　前記各処理回路のうちプライマリの処理回路の出力側は、通信フレームを送出する通信経路と前記フレーム照合部とに接続されており、
    　前記各処理回路のうちセカンダリの処理回路の出力側は、前記フレーム制御部に接続されている、
    請求項４に記載のアナログ制御装置。
  6. 　前記フレーム照合部からの指示により、前記プライマリの処理回路から前記所定の通信フレームが送信されるのを制御する送信制御部をさらに備える、
    請求項４に記載のアナログ制御装置。
  7. 　前記プライマリの処理回路の出力側と前記通信経路とを結ぶ信号線上には、前記フレーム照合部からの指示により前記所定の通信フレームの送信可否を制御する制御スイッチが設けられている、
    請求項５に記載のアナログ制御装置。
  8. 　前記フレーム照合部は、前記処理回路ごとに対応して設けられており、
    　前記送信制御部は、前記各フレーム照合部からの指示により、前記プライマリの処理回路からの前記所定の通信フレームの送信可否を制御する、
    請求項６に記載のアナログ制御装置。
  9. 　アナログ信号に基づいて制御するアナログ制御システムであって、
    　アナログ入力装置と演算装置とアナログ出力装置とが通信経路を介して通信可能に接続されており、
    　前記アナログ入力装置は、
    　　多重化された入力処理回路であって、信号源からのアナログ信号を処理することにより入力用通信フレームを生成する入力処理回路と、
    　　前記各入力処理回路で生成された入力用通信フレームを比較し、前記各入力用通信フレームが適合する場合に、前記各入力用通信フレームのうち所定の入力用通信フレームが前記通信経路を介して前記演算装置へ送信されるのを許可する入力側フレーム照合部と、を備えており、
    　前記演算装置は、
    　　多重化された演算回路であって、前記アナログ入力装置から受信する前記入力側通信フレームに含まれるデータ部分を処理することにより、出力用通信フレームを生成する演算回路と、
    　　前記各演算回路で生成された出力用通信フレームを比較し、前記各出力用通信フレームが適合する場合に、前記各出力用通信フレームのうち所定の出力用通信フレームが前記通信経路を介して前記アナログ出力装置へ送信されるのを許可する演算側フレーム照合部と、を備えており、
    　前記アナログ出力装置は、
    　　多重化された出力処理回路であって、前記所定の出力用通信フレームのデータ部分を処理することにより制御信号を生成して制御対象に出力すると共に、前記制御信号の出力結果についての応答を前記演算装置に返す出力応答用通信フレームを生成する出力処理回路と、
    　　前記各出力処理回路で生成された出力応答用通信フレームを比較し、前記各出力応答用通信フレームが適合する場合に、前記各出力応答用通信フレームのうち所定の出力応答用通信フレームが前記通信経路を介して前記演算装置へ送信されるのを許可する出力側フレーム照合部と、
    　　前記各出力処理回路で生成された制御信号を比較し、前記各制御信号が適合する場合に、前記各制御信号のうち所定の制御信号が前記制御対象へ出力されるのを許可する出力照合部と、を備える、
    アナログ制御システム。
  10. 　前記入力側フレーム照合部は、前記各入力用通信フレームのうちデータ部分と前記データ部分以外の所定の部分とをそれぞれ比較し、前記各入力用通信フレームの各データ部分が一致しており、かつ前記各入力用通信フレームの前記各所定の部分も一致する場合に、前記各入力用通信フレームが適合すると判定し、
    　前記演算側フレーム照合部は、前記各出力用通信フレームのうちデータ部分以外の所定の部分が一致する場合に、前記各出力用通信フレームが適合すると判定し、
    　前記出力側フレーム照合部は、前記各出力応答用通信フレームのうちデータ部分以外の所定の部分が一致する場合に、前記出力応答用通信フレームが適合すると判定する、
    請求項９に記載のアナログ制御システム。
  11. 　前記入力側フレーム照合部は、前記各入力用通信フレームの前記各データ部分が所定の許容誤差内で一致し、かつ、前記各所定の部分が一致する場合に、前記入力用通信フレームが適合すると判定する、
    請求項１０に記載のアナログ制御システム。
  12. 　前記入力側フレーム照合部からの指示により、前記所定の入力用通信フレームが前記通信経路へ送信されるのを制御する入力側制御スイッチと、
    　前記演算側フレーム照合部からの指示により、前記所定の出力用通信フレームが前記通信経路へ送信されるのを制御する演算側制御スイッチと、
    　前記出力側フレーム照合部からの指示により、前記所定の出力応答用通信フレームが前記通信経路へ送信されるのを制御する出力側制御スイッチとを、さらに備える、
    請求項１０に記載のアナログ制御システム。
  13. 　前記入力側フレーム照合部と前記演算側フレーム照合部と前記出力側フレーム照合部と前記出力照合部とは、それぞれ多重化されており、
    　前記各入力側フレーム照合部の判定結果が一致した場合に、前記所定の入力用通信フレームの送信が許可され、
    　前記各演算側フレーム照合部の判定結果が一致した場合に、前記所定の出力用通信フレームの送信が許可され、
    　前記各出力側フレーム照合部の判定結果が一致した場合に、前記所定の出力応答用通信フレームの送信が許可され、
    　前記各出力照合部の判定結果が一致した場合に、前記所定の制御信号の送信が許可される、
    請求項９～１２のいずれか一項に記載のアナログ制御システム。
PCT/JP2017/030674 2017-08-28 2017-08-28 アナログ制御装置およびアナログ制御システム WO2019043745A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2017/030674 WO2019043745A1 (ja) 2017-08-28 2017-08-28 アナログ制御装置およびアナログ制御システム
JP2019538755A JP6875533B2 (ja) 2017-08-28 2017-08-28 アナログ制御装置およびアナログ制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/030674 WO2019043745A1 (ja) 2017-08-28 2017-08-28 アナログ制御装置およびアナログ制御システム

Publications (1)

Publication Number Publication Date
WO2019043745A1 true WO2019043745A1 (ja) 2019-03-07

Family

ID=65525161

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/030674 WO2019043745A1 (ja) 2017-08-28 2017-08-28 アナログ制御装置およびアナログ制御システム

Country Status (2)

Country Link
JP (1) JP6875533B2 (ja)
WO (1) WO2019043745A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017033319A1 (ja) * 2015-08-26 2017-03-02 株式会社日立製作所 制御システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017033319A1 (ja) * 2015-08-26 2017-03-02 株式会社日立製作所 制御システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SHIZUME DAI ET AL.: "Development of Next Generation Remote I/O system of gas turbine controllers", JOURNAL OF IHI TECHNOLOGIES, vol. 54, no. 3, 1 September 2014 (2014-09-01), pages 55 - 63 *

Also Published As

Publication number Publication date
JPWO2019043745A1 (ja) 2020-03-26
JP6875533B2 (ja) 2021-05-26

Similar Documents

Publication Publication Date Title
US20230021289A1 (en) Artificial neural network integrity verification
US5515282A (en) Method and apparatus for implementing a databus voter to select flight command signals from one of several redundant asynchronous digital primary flight computers
US8856595B2 (en) Method for verifying an application program in a failsafe programmable logic controller, and programmable logic controller for performing the method
TW201003380A (en) Memory system and semiconductor device therefor
US9639290B2 (en) Substitution of a target volume of a secondary storage controller for a source volume of a primary storage controller for executing a write operation
WO2019210844A1 (zh) 存储设备异常检测方法及装置、分布式存储系统
CN105209982A (zh) 用于控制自动化系统中的物理单元的方法和设备
US9405282B2 (en) Safety-oriented controller in combination with cloud computing
US20220222187A1 (en) Controller
US20140279946A1 (en) System and Method for Automatic Integrity Checks in a Key/Value Store
US20090248915A1 (en) Communication control apparatus and communication control method
WO2019043745A1 (ja) アナログ制御装置およびアナログ制御システム
US8423836B2 (en) Method and system for detecting a failure in an error correcting unit
US10235238B2 (en) Protecting clustered virtual environments from silent data corruption
US20110144771A1 (en) Safety control apparatus
US11249839B1 (en) Method and apparatus for memory error detection
US8326553B2 (en) Fault detection in a system under control
US20150135010A1 (en) High availability system, replicator and method
US10169363B2 (en) Storing data in a distributed file system
JP2000105675A (ja) ディスクアレイ装置
JPH03232398A (ja) 遠隔制御システムにおける誤り制御防止方式
US20240152621A1 (en) Control method and apparatus for safety boot of chip, electronic device and storage medium
US20150066871A1 (en) DATA DEDUPLICATION IN AN INTERNET SMALL COMPUTER SYSTEM INTERFACE (iSCSI) ATTACHED STORAGE SYSTEM
US20190271964A1 (en) Numerical controller
WO2023222374A3 (de) Prüfen einer komponente

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17923818

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019538755

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17923818

Country of ref document: EP

Kind code of ref document: A1