CN219202329U - 一种低功耗边缘端高速通信接口 - Google Patents
一种低功耗边缘端高速通信接口 Download PDFInfo
- Publication number
- CN219202329U CN219202329U CN202223423885.5U CN202223423885U CN219202329U CN 219202329 U CN219202329 U CN 219202329U CN 202223423885 U CN202223423885 U CN 202223423885U CN 219202329 U CN219202329 U CN 219202329U
- Authority
- CN
- China
- Prior art keywords
- interface
- interface chip
- speed communication
- chip
- pex8112
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Communication Control (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本实用新型涉及一种低功耗边缘端高速通信接口，其中，包括：FPGA、接口芯片CH365、接口芯片PEX8112以及PCI‑E接口，FPGA连接接口芯片CH365，接口芯片PEX8112分别连接通用接口芯片CH365以及PCI‑E插口；FPGA连接接口芯片CH365的A【15‑0】端、D【7‑0】端、读信号端MEM_RD以及写信号端MEM_WR；接口芯片CH365的连接接口芯片PEX8112的AD【31‑0】端、CBE【3‑0】端、PAR端、IRDY端、IDSEL端、FRAME端、TRDY端、INTA端、DSEL端、CLK端、RST端；PCIE插口与接口芯片PEX8112的PERn0端、PERp0端、PETn0端、PETp0端、REFCLK端以及RST端连接。本实用新型的低功耗边缘端高速通信接口结构简单，编程容易，成本较低。
Description
技术领域
本实用新型涉及数字控制系统，特别涉及一种低功耗边缘端高速通信接口。
背景技术
现有的数字控制系统一般包括上位机和多个下位机以及多种其他的扩展设备。各个设备直线一般都需要多种接口进行连接，导致接口之间接线复杂，信号质量不佳。现有技术中一般使用可实现的PCI Express物理接口可编程逻辑件FPGA，其开发难度大，开发周期长，开发成本较高。因此，亟需对数字控制系统上位机和下位机之间的通信提供新型接口。
实用新型内容
本实用新型的目的在于提供一种低功耗边缘端高速通信接口，用于解决光纤系统的接口问题。
本实用新型一种低功耗边缘端高速通信接口，其中，包括：FPGA、接口芯片CH365、接口芯片PEX8112以及PCI-E接口，FPGA连接接口芯片CH365，接口芯片PEX8112分别连接通用接口芯片CH365以及PCI-E插口；FPGA连接接口芯片CH365的A【15-0】端、D【7-0】端、读信号端MEM_RD以及写信号端MEM_WR；接口芯片CH365的连接接口芯片PEX8112的AD【31-0】端、CBE【3-0】端、PAR端、IRDY端、IDSEL端、FRAME端、TRDY端、INTA端、DSEL端、CLK端、RST端；PCIE插口与接口芯片PEX8112的PERn0端、PERp0端、PETn0端、PETp0端、REFCLK端以及RST端连接。
根据本实用新型的低功耗边缘端高速通信接口的一实施例，其中，该接口用于计算机控制与光纤主站和光纤从站进行光纤通信。
根据本实用新型的低功耗边缘端高速通信接口的一实施例，其中，该接口连接于计算机系统与光纤总站之间。
根据本实用新型的低功耗边缘端高速通信接口的一实施例，其中，接口芯片CH365是一个连接PCI总线。
本实用新型的低功耗边缘端高速通信接口结构简单，编程容易，成本较低。
附图说明
图1所示为低功耗边缘端高速通信接口的原理图；
图2所示为低功耗边缘端高速通信接口的详细实现图；
图3为本实用新型应用场景示意图。
具体实施方式
为使本实用新型的目的、内容、和优点更加清楚，下面结合附图和实施例，对本实用新型的具体实施方式作进一步详细描述。
图1所示为低功耗边缘端高速通信接口的原理图，如图1所示，低功耗边缘端高速通信接口包括：FPGA1、通用接口芯片2、桥接芯片3以及PCI-E接口4。其中，FPGA1连接通用接口芯片2，桥接芯片3分别连接通用接口芯片2以及PCI-E插口4。
图2所示为低功耗边缘端高速通信接口的详细实现图，如图2所示，其中通用接口芯片2可以为接口芯片CH365，桥接芯片3可以为PCI Express接口芯片PEX8112。
如图2所示，FPGA1连接接口芯片CH365的A【15-0】端、D【7-0】端、读信号端MEM_RD以及写信号端MEM_WR。接口芯片CH365的连接桥接芯片PEX8112的AD【31-0】端、CBE【3-0】端、PAR端、IRDY端、IDSEL端、FRAME端、TRDY端、INTA端、DSEL端、CLK端、RST端。PCIE插口与桥接芯片PEX8112的PERn0端、PERp0端、PETn0端、PETp0端、REFCLK端、RST端。接口芯片CH365是一个连接PCI总线，可以将PCI总线转化为本地总线。本实用新型将接口芯片CH365的PCI接口部分连接至桥接芯片PEX8112的PCI接口，PCI总线经过CH365的内部转化为本地总线。
图3为本实用新型应用场景示意图，如图3所示，计算机控制光纤主站，光纤主站与光纤从站1-n进行光纤通信。上位机发送给各个光纤从站的数据格式为：6个字节的电机位置信号，l个字节的电机运动方向信号，2个字节的通用输出信号，1个字节的SVR_ON,SVR_CLR信号，2个字节的光纤从站主轴转速信号和2个字节的校验信号。同时每一个光纤从站将输入9个字节的电机位置信号，3个字节的通用输入信号，1个字节的伺服报警信号和2个字节的校验信号。故每一个光纤从站将需要29个字节的数据存储空间。这些数据将存储在CH365中供上位机和下位机调用。CH365为用户提供了240个字节的IO空间和32K的存储器空间。CH365的本地总线部分将数据线，地址线，存储器读写控制线连接至光纤主站FPGA上。
本实用新型将由PCI Express总线转化而来的PCI总线再经过一个转化芯片CH365转化成本地总线，最终将PCI Express总线转化为本地总线。
在本实用新型应PEX8112设置为前向工作模式。PCI Express总线接口部分只需将差分输入/输出，参考时钟、复位信号连接到PCI Express插槽中。PCI总线接口部分将PCI总线的地址/数据线。总线/命令使能线，校验线等连接至下一块转换芯片CH365。
本实用新型的低功耗边缘端高速通信接口结构简单，编程容易，成本较低。
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本实用新型的保护范围。
Claims (4)
1.一种低功耗边缘端高速通信接口，其特征在于，包括：FPGA、接口芯片CH365、接口芯片PEX8112以及PCI-E接口，FPGA连接接口芯片CH365，接口芯片PEX8112分别连接通用接口芯片CH365以及PCI-E插口；
FPGA连接接口芯片CH365的A【15-0】端、D【7-0】端、读信号端MEM_RD以及写信号端MEM_WR；接口芯片CH365的连接接口芯片PEX8112的AD【31-0】端、CBE【3-0】端、PAR端、IRDY端、IDSEL端、FRAME端、TRDY端、INTA端、DSEL端、CLK端、RST端；PCIE插口与接口芯片PEX8112的PERn0端、PERp0端、PETn0端、PETp0端、REFCLK端以及RST端连接。
2.如权利要求1所述的低功耗边缘端高速通信接口，其特征在于，该接口用于计算机控制与光纤主站和光纤从站进行光纤通信。
3.如权利要求1所述的低功耗边缘端高速通信接口，其特征在于，该接口连接于计算机系统与光纤总站之间。
4.如权利要求1所述的低功耗边缘端高速通信接口，其特征在于，接口芯片CH365是一个连接PCI总线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202223423885.5U CN219202329U (zh) | 2022-12-20 | 2022-12-20 | 一种低功耗边缘端高速通信接口 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202223423885.5U CN219202329U (zh) | 2022-12-20 | 2022-12-20 | 一种低功耗边缘端高速通信接口 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219202329U true CN219202329U (zh) | 2023-06-16 |
Family
ID=86717509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202223423885.5U Active CN219202329U (zh) | 2022-12-20 | 2022-12-20 | 一种低功耗边缘端高速通信接口 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219202329U (zh) |
-
2022
- 2022-12-20 CN CN202223423885.5U patent/CN219202329U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101989244B (zh) | 一种信号转换装置、方法及通信设备 | |
| CN102023956B (zh) | 集成电路芯片中串行外设从器件接口结构及数据读写方法 | |
| EP3110077B1 (en) | Protocol converter and conversion method of cpci bus and isa bus | |
| CN104915303B (zh) | 基于PXIe总线的高速数字I/O系统 | |
| EP0654742A2 (en) | Multiple bus interface | |
| US6633944B1 (en) | AHB segmentation bridge between busses having different native data widths | |
| JP2565659B2 (ja) | 情報処理システムで異なるバス・アーキテクチャの間の正確かつ完全な通信を提供する方法および装置 | |
| US20080320189A1 (en) | Simple Serial Interface - method of communication and information exchange, and electronic devices based on this method. | |
| CN104714907B (zh) | 一种pci总线转换为isa和apb总线设计方法 | |
| CN100517283C (zh) | 先进高性能系统总线连接装置及先进高性能系统总线装置 | |
| CN109213717B (zh) | 国产飞腾处理器的双桥片架构 | |
| CN219202329U (zh) | 一种低功耗边缘端高速通信接口 | |
| US10860513B1 (en) | I3C hub promoting backward compatibility with I2C | |
| CN110765065A (zh) | 片上系统 | |
| CN115718529A (zh) | 一种基于龙芯cpu come模块加固计算机主板系统 | |
| CN211044235U (zh) | 基于arm芯片的rs485转换电路及变频控制器 | |
| CN101141486A (zh) | Ahb互连矩阵接口 | |
| CN111679995B (zh) | 一种基于1553b总线的空间计算机嵌入式管理执行单元 | |
| CN210867732U (zh) | Spi转以太网接口电路及变频控制器 | |
| CN100401278C (zh) | 一种实现pci总线与cpu总线之间转换的方法 | |
| CN112306938A (zh) | 一种ocp卡和多主机卡的热插拔方法及装置 | |
| CN216901645U (zh) | 一种iic转spi接口装置 | |
| CN112559411B (zh) | 一种基于ttl与lvttl接口的转换电路 | |
| CN219349507U (zh) | 一种多处理器系统、主板及电子设备 | |
| US20220114129A1 (en) | Circuit implementation in resource constrained systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |