CN219349507U

CN219349507U - 一种多处理器系统、主板及电子设备

Info

Publication number: CN219349507U
Application number: CN202223552059.0U
Authority: CN
Inventors: 田社校
Original assignee: Loongson Technology Corp Ltd
Current assignee: Loongson Technology Corp Ltd
Priority date: 2022-12-29
Filing date: 2022-12-29
Publication date: 2023-07-14
Anticipated expiration: 2032-12-29

Abstract

本实用新型提供了一种多处理器系统、主板及电子设备，包括至少两个处理器，每个所述处理器包括PCIE接口和主从扩展接口；至少两个所述处理器之间通过所述PCIE接口电连接，且通过所述主从扩展接口电连接；其中，所述处理器集成有非透明桥的功能，主从扩展接口用于在至少两个处理器所形成的主从设备之间传输低速率小体积的数据信息；至少两个所述处理器中任一所述处理器的PCIE接口配置为RC模式，与该处理器连接的另一处理器的PCIE接口配置为EP模式。本实用新型既可以降低传统扩展连接方式导致的复杂度高和成本高，还可以利用不同类型的接口满足多处理器系统中不同类型数据的传输要求。

Description

一种多处理器系统、主板及电子设备

技术领域

本实用新型涉及处理器扩展技术领域，特别是涉及一种多处理器系统、主板及电子设备。

背景技术

随着CPU(Central Processing Unit，中央处理器)所连接的外部设备的增多，接口速率的提高，数据吞吐量的需求不断增大，人们对于CPU的性能要求也更高。在面对更为复杂的应用场景时，便可以将多个处理器连接，使得多个处理器协同工作以满足工作要求。由于PCIE(Peripheral Component Interconnect Express，高速串行计算机扩展总线标准)作为一种高速总线，因此可用于实现多处理器的连接扩展。

然而，当通过PCIE接口所连接的外设设备较多时，多数PCIE接口被占用，多处理器的连接扩展便受到制约。

实用新型内容

鉴于上述问题，提出了克服上述问题或者至少部分地解决上述问题的一种多处理器系统、主板及电子设备，以解决当通过PCIE接口所连接的外设设备较多时，多数PCIE接口被占用，多处理器的连接扩展便受到制约的问题。

为了解决上述问题，第一方面，本实用新型公开了一种多处理器系统，所述多处理器系统包括至少两个处理器，每个所述处理器包括PCIE接口和主从扩展接口；

至少两个所述处理器之间通过所述PCIE接口电连接，且通过所述主从扩展接口电连接；其中，所述处理器集成有非透明桥的功能，所述主从扩展接口用于在至少两个所述处理器所形成的主从设备之间传输低速率的数据信息；

至少两个所述处理器中任一所述处理器的PCIE接口配置为RC模式，与该处理器连接的另一处理器的PCIE接口配置为EP模式。

可选地，所述主从扩展接口包括USB接口和/或I²C接口。

可选地，所述处理器集成有OTG控制器；

当至少两个所述处理器之间通过所述PCIE接口以及所述USB接口电连接时，所述OTG控制器配置所述USB接口一端的处理器为主设备，配置所述USB接口另一端的处理器为从设备。

可选地，所述处理器集成有I²C控制器；

当至少两个所述处理器之间通过所述PCIE接口以及所述I²C接口电连接时，所述I²C控制器配置所述I²C接口以从模式运行。

可选地，所述多处理器系统包括链式多处理器结构或环式多处理器结构。

可选地，所述链式多处理器结构包括：主处理器和一个从处理器；

所述主处理器的PCIE接口配置为RC模式，与所述主处理器连接的所述从处理器的PCIE接口配置为EP模式。

可选地，所述链式多处理器结构包括：主处理器和多个从处理器；

所述主处理器的PCIE接口配置为RC模式，与所述主处理器连接的所述从处理器的PCIE接口配置为EP模式；

多个所述从处理器之间互相连接的一个PCIE接口配置为RC模式，另一个PCIE接口配置为EP模式。

可选地，所述主处理器为包括一个PCIE接口的任意处理器，所述从处理器为包括两个PCIE接口的处理器。

可选地，所述环式多处理器结构包括：至少两个平行处理器，每个所述平行处理器均包括两个PCIE接口；

每个所述平行处理器的两个PCIE接口中，一个PCIE接口配置为RC模式，另一个PCIE接口配置为EP模式；

相邻两个所述平行处理器通过RC模式的PCIE接口与EP模式的PCIE接口连接形成所述环式多处理器结构。

第二方面，本实用新型公开了一种主板，所述主板包括如前述第一方面所述的多处理器系统。

第三方面，本实用新型公开了一种电子设备，所述电子设备包括如前述第一方面所述的多处理器系统。

本实用新型实施例包括以下优点：

本实用新型中提供的多处理器系统，一方面，将集成有非透明桥功能的处理器通过PCIE接口直连，另一方面，还通过主从扩展接口进行连接，既可以降低传统扩展连接方式导致的复杂度高和成本高，还可以利用不同类型的接口满足多处理器系统中不同类型数据的传输要求。

附图说明

图1是本实用新型的第一种多处理器系统的示意图；

图2是本实用新型的第二种多处理器系统的示意图；

图3是本实用新型的第三种多处理器系统的示意图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

参照图1，本实用新型公开了一种多处理器系统，所述多处理器系统包括至少两个处理器10，每个所述处理器10包括PCIE接口101和主从扩展接口102；

至少两个所述处理器10之间通过所述PCIE接口101电连接，且通过所述主从扩展接口102电连接；其中，所述处理器10集成有非透明桥的功能，所述主从扩展接口102用于在至少两个所述处理器10所形成的主从设备之间传输低速率小体积(即占用存储空间小)的数据信息；

至少两个所述处理器10中任一所述处理器10的PCIE接口配置为RC模式，与该处理器10连接的另一处理器10的PCIE接口配置为EP模式。

具体而言，目前在实现多处理器的扩展连接时，通常采用独立于处理器的非透明桥设备将不同处理器扩展连接，从而在不同处理器之间进行数据传输时可以进行地址翻译功能。

如图1的示意，以两个处理器10的扩展连接为例，其中一个为第一处理器，另一个为第二处理器。每个处理器10包括PCIE接口101和主从扩展接口102。两个处理器10之间除了使用PCIE接口101电连接，还通过主从扩展接口102电连接。使用PCIE接口101可用于传输速率要求更高的数据，而通过主从扩展接口102可用于在至少两个处理器10所形成的主从设备之间传输CPU信息、工作状态以及CPU温度等信息。

此外，需要说明的是，本实用新型实施例中所使用的处理器10由于内部集成了非透明桥的功能，因此，通过PCIE接口101以及主从扩展接口102进行扩展连接时便可以省去外置的非透明桥设备，通过处理器10自身便可以实现地址翻译功能。将多个处理器10之间直连即可实现连接扩展，不用再依赖更为复杂且成本更高的连接扩展方式。

并且，基于PCIE接口的定义，可将多处理器系统中任一处理器10的PCIE接口101配置为RC(Root Complex)模式，与该处理器10连接的另一处理器10的PCIE接口101配置为EP(End Point)模式。需要说明的是，在RC模式下，处理器支持配置和I/O事务，也即相应的处理器10作为主处理器；在EP模式下，PCIE控制器接收针对本地内存空间的读写操作，也即相应的处理器10作为从处理器。基于此，主处理器与主从扩展接口102所定义的主设备对应，从处理器与主从扩展接口102所定义的从设备对应，利用主从扩展接口102可在主从设备之间传输低速率小体积的数据信息。示例性地，在一些实施例中，上述的主从扩展接口102具体可以包括USB(Universal Serial Bus，通用串行总线)接口1021和I²C(Inter-Integrated Circuit，同步串行总线)接口1022中的至少一个。此外，主从扩展接口102也可以为其他具备数据传输功能的接口，在此不再赘述。

因此，本实用新型实施例的多处理器系统，一方面，将集成有非透明桥功能的处理器10通过PCIE接口101直连，另一方面，还通过主从扩展接口102进行连接，既可以降低传统扩展连接方式导致的复杂度高和成本高，还可以利用不同类型的接口满足多处理器系统中不同类型数据的传输要求。

可选地，参照图1，所述处理器10集成有OTG控制器11；

当至少两个所述处理器10之间通过所述PCIE接口101以及所述USB接口1021电连接时，所述OTG控制器11配置所述USB接口1021连接的一个处理器10为主设备，配置另一个处理器10为从设备。

具体而言，如图1的示意，以两个处理器10的扩展连接为例，处理器10集成有OTG(On-The-Go)控制器11。OTG技术使得具有USB接口的硬件可作为主设备或者从设备，OTG技术也能在没有主设备的情况下，实现从设备之间的数据传输。一般地，根据USB OTG协议定义，USB接口中的USB_ID用于识别USB接口所接设备的默认角色。USB_ID默认上拉,处于从设备状态，如果要进入主设备状态,需将USB_ID短接到地。

因此，采用USB接口1021扩展连接多个处理器10时，可通过上述方式配置不同处理器的角色。容易理解的是，上述的主设备可以为PCIE接口被配置为RC模式的处理器，上述的从设备可以为PCIE接口被配置为EP模式的处理器。

可选地，参照图1，所述处理器10集成有I²C控制器12；

当至少两个所述处理器10之间通过所述PCIE接口101以及所述I²C接口1022电连接时，所述I²C控制器12配置所述I²C接口1022以从模式运行。

具体而言，如图1的示意，以两个处理器10的扩展连接为例，处理器10集成有I²C控制器12。I²C控制器12对应的I²C总线包括SDA串行数据线SDA和串行时钟线SCL，通过对SCL和SDA高低电平时序的控制，来产生I²C总线协议所需要的信号进行数据的传递。与常规嵌入式系统中MCU所不同的是，本实用新型实施例中的处理器10中，I²C接口1022在I²C控制器12的配置下，I²C接口1022默认工作于从模式。

在从模式下，处理器10的I²C接口1022所使用的I/O引脚中，连接SCL的是输入引脚，连接SDA的是双向引脚。根据I²C通讯接口的要求，任一从设备都必须有惟一的从机地址，当将处理器10上的I²C接口1022配置为从模式时，必须指定该处理器的惟一地址。相对于主设备，从设备始终是被动的，主设备何时寻址从设备、读或写操作均由主设备发起。

因此，采用I²C接口1022扩展连接多个处理器10时，可通过上述方式配置不同处理器的角色。容易理解的是，上述被配置为从模式的I²C接口1022所对应的处理器10可以为PCIE接口被配置为EP模式的处理器。

具体而言，基于上述连接方式，本实用新型实施例的多处理器系统的结构可以包括：链式多处理器结构，或者环式多处理器结构。所谓链式多处理器结构为一个主处理器加至少一个从处理器的链条式的结构，其包括：主处理器和一个从处理器，或者主处理器和多个从处理器。可以理解的是，主处理器和一个从处理器即为采用两个处理器的链条式结构；主处理器和多个从处理器即为采用三个及三个以上处理器的链条式结构。所谓环式多处理器结构为至少两个平行处理器形成环形的结构，所谓平行处理器是指所有处理器都一样，可以不区分主从角色。链式多处理器结构为主处理器和一个从处理器时，主处理器的PCIE接口配置为RC模式，与主处理器连接的一个从处理器的PCIE接口配置为EP模式。

可选地，参照图1，所述链式多处理器结构包括：主处理器10a和一个从处理器10b；

所述主处理器10a的PCIE接口101配置为RC模式，与所述主处理器10a连接的所述从处理器10b的PCIE接口101配置为EP模式。

具体而言，如图1的示意，示出了两个处理器连接形成的链式多处理器结构，主处理器10a为包括一个PCIE接口的任意处理器，即，主处理器10a可以为龙芯CPU以及其他任何目前已知的CPU，只需保证该CPU具备一个PCIE接口即可。

由于主处理器10a的PCIE接口只需设置为RC模式，因此，主处理器10a也可以选择使用没有非透明桥功能的处理器。而从处理器10b为包括两个PCIE接口101，且其中一个PCIE接口101可以被设置为EP模式的处理器。对于PCIE接口101接口模式的配置，可由PCIE控制器通过相应引脚的定义来实现，本实用新型实施例中对此不做赘述说明。

因此，本实用新型实施例的这种链式多处理器结构，利用从处理器的PCIE接口替代了外置非透明桥的作用，可以实现主处理器、从处理器之间的数据通信，从而无需外置的非透明桥，可降低链式多处理器结构的复杂度和成本。

可选地，参照图2，所述链式多处理器结构包括：主处理器10a和多个从处理器10b；

所述主处理器10a的PCIE接口配101置为RC模式，与所述主处理器10a连接的所述从处理器10b的PCIE接口101配置为EP模式；

多个所述从处理器10b之间互相连接的一个PCIE接口101配置为RC模式，另一个PCIE接口101配置为EP模式。

具体而言，如图2的示意，示出了四个处理器连接形成的链式多处理器结构，和两个处理器系统的情况类似，在主处理器10a和多个从处理器10b进行连接时，主处理器10a的PCIE接口101配置为RC模式，与该主处理器10a连接的从处理器10b的PCIE接口101配置为EP模式，相应的从处理器10b的另一PCIE接口101配置为RC模式，可用于与其它从处理器10b连接。

因此，本实用新型实施例的这种链式多处理器结构，利用每个从处理器的PCIE接口替代了外置非透明桥的作用，可以实现主处理器、从处理器之间的数据通信，从而无需外置的非透明桥，可降低链式多处理器结构的复杂度和成本，并且更多的从处理器可以大幅提升运算性能和效率。

可选地，所述主处理器10a为包括一个PCIE接口101的任意处理器，所述从处理器10b为包括两个PCIE接口101的处理器。

具体而言，在本实用新型实施例的链式多处理器结构中，上述的主处理器10a可作为链式多处理器结构起始或末端的一个处理器，因此，其具备一个PCIE接口101即可，从处理器10b至少为一个，因此，其包括两个PCIE接口101，以便于与主处理器10a连接之后再与另一从处理器10b连接，或者实现不同从处理器10b之间的连接。此外，从处理器10b还需集成非透明桥功能且一个PCIE接口101还需要能够被配置为EP模式。

可选地，参照图3，所述环式多处理器结构包括：至少两个平行处理器，每个所述平行处理器均包括两个PCIE接口；

具体而言，如图3的示意，示出了四个处理器连接形成的环式多处理器结构，需要说明的是平行处理器实际上就是链式多处理器结构中的从处理器10b。任一平行处理器中配置为RC模式的PCIE接口，与另一平行处理器中配置为EP模式的PCIE接口连接，进而形成环式多处理器结构。

例如：如图3所示，多处理器系统包括依次连接的第一平行处理器10b(a)、第二平行处理器10b(b)、第三平行处理器10b(c)、第四平行处理器10b(d)；第一平行处理器10b(a)与第二平行处理器10b(b)、第四平行处理器10b(d)分别连接，则第一平行处理器10b(a)的一个PCIE接口配置为EP模式，第一平行处理器10b(a)的另一个PCIE接口配置为RC模式；第二平行处理器10b(b)还与第三平行处理器10b(c)连接，则第二平行处理器10b(b)与第一平行处理器10b(a)连接的PCIE接口配置为EP模式，第二平行处理器10b(b)与第三平行处理器10b(c)连接的PCIE接口配置为RC模式；第三平行处理器10b(c)还与第四平行处理器10b(d)连接，则第三平行处理器10b(c)与第二平行处理器10b(b)连接的PCIE接口配置为EP模式，第三平行处理器10b(c)与第四平行处理器10b(d)连接的PCIE接口配置为RC模式；第四平行处理器10b(d)与第三平行处理器10b(c)连接的PCIE接口配置为EP模式，第四平行处理器10b(d)与第一平行处理器10b(a)连接的PCIE接口配置为RC模式。其余的两个及两个以上处理器的环式多处理器结构以此类推，这样就组成了一个采用多个处理器共同工作的多个处理器系统的结构。

本实用新型实施例中还可将上述的多处理器系统应用设计制造一种主板，采用上述多处理器系统的主板，相较于传统多处理器主板而言，除了可以降低复杂度和成本，还可以利用不同类型的接口满足多处理器系统中不同类型数据的传输要求。

本实用新型实施例中还可将上述的多处理器系统应用设计制造一种电子设备，例如，工控行业需要大量数据运算的计算机。采用上述多处理器系统的电子设备，相较于传统多处理器电子设备而言，除了可以降低复杂度和成本，还可以利用不同类型的接口满足多处理器系统中不同类型数据的传输要求。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本实用新型所提供的实施例进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。

Claims

1.一种多处理器系统，其特征在于，所述多处理器系统包括至少两个处理器，每个所述处理器包括PCIE接口和主从扩展接口；

2.根据权利要求1所述的系统，其特征在于，所述主从扩展接口包括USB接口和/或I²C接口。

3.根据权利要求2所述的系统，其特征在于，所述处理器集成有OTG控制器；

4.根据权利要求2所述的系统，其特征在于，所述处理器集成有I²C控制器；

5.根据权利要求1所述的系统，其特征在于，所述多处理器系统包括链式多处理器结构或环式多处理器结构。

6.根据权利要求5所述的系统，其特征在于，所述链式多处理器结构包括：主处理器和一个从处理器；

7.根据权利要求5所述的系统，其特征在于，所述链式多处理器结构包括：主处理器和多个从处理器；

8.根据权利要求6或7所述的系统，其特征在于，所述主处理器为包括一个PCIE接口的任意处理器，所述从处理器为包括两个PCIE接口的处理器。

9.根据权利要求6所述的系统，其特征在于，所述环式多处理器结构包括：至少两个平行处理器，每个所述平行处理器均包括两个PCIE接口；

10.一种主板，其特征在于，所述主板包括如权利要求1-9任一所述的多处理器系统。

11.一种电子设备，其特征在于，所述电子设备包括如权利要求1-9任一所述的多处理器系统。