CN108234337B - 一种支持主机接口的SpaceWire总线路由器 - Google Patents

Abstract

本发明公开了一种支持主机接口的SpaceWire总线路由器，包括SpaceWire端口模块、路由交换控制模块、配置端口模块、寄存器组和主机接口模块。SpaceWire端口模块用于将SpaceWire链路上的数据发送给路由交换控制模块或将路由交换控制模块的数据发送到SpaceWire链路上；路由交换控制模块用于数据在SpaceWire端口模块、配置端口模块和主机接口模块之间的路由控制；配置端口模块解析RMAP命令包；寄存器组用于路由器配置以及状态监测；主机接口模块用于与外部处理器连接，支持外部处理器对SpaceWire总线路由器的读写操作。本发明降低了系统的复杂度，扩展了访问方式，提升了数据传输可靠性。

Description

一种支持主机接口的SpaceWire总线路由器

技术领域

本发明属于集成电路设计领域，用于星载电子设备之间的通讯和数据交换，涉及一种支持主机接口的SpaceWire总线路由器。

背景技术

SpaceWire总线作为一种高速的、点对点、全双工的串行总线网络,可以满足航天电子系统对星载数据总线高速、可扩展、低功耗、低成本的数据处理要求。能够满足高速率传感器、大容量固态存储器、处理单元和下行遥测子系统等数据传输接口的使用要求，提供一个集成化的数据处理网络。便于建立高性能航天器数据处理系统，实现电子系统的小型化，降低系统的开销，便于数据处理设备在航天应用中复用。SpaceWire技术已经应用在100多个航天任务中，成为星载数据总线的首选。

构成SpaceWire网络的器件包括通讯控制器和路由器。SpaceWire总线路由器将各个功能节点连接在一起，实现数据包在各个节点之间的路由，路由器的性能直接影响了整个SpaceWire网络效率，需要使用处理器对路由器的工作情况进行实时监控。目前，SpaceWire总线路由器的典型产品是ATMEL公司的AT7910E，该电路有8个SpaceWire端口、2个外部并口、1个状态接口、1个配置端口。

处理器与AT7910E的连接需要通过外部并口来实现。AT7910E在应用中主要存在以下问题：

处理器与AT7910E的连接通过外部并口实现，中间需要FPGA电路，进行逻辑转换，增加了系统用户的设计成本和复杂度；外部处理器对AT7910E的访问，只有通过外部并口进行，访问方式具有局限性；处理器与外部并口之间的数据交互，没有握手机制，不能保证数据的可靠传输。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提供一种支持主机接口的SpaceWire总线路由器，解决了通过主机接口，可与航天专用处理器BM3803、AT697的IO总线直接相连，解决了用户在进行系统设计时，成本开销大和设计复杂的问题；通过主机接口，能进行数据包的发送与接收，能对寄存器组进行访问，扩展了SpaceWire总线路由器的访问方式，解决外部处理器只能通过外部并口进行访问的局限性问题；通过主机接口，采用握手机制，可实现外部处理器与SpaceWire总线路由器之间的数据交互，通过握手信号，保证数据的顺利传输，解决数据传输的可靠性问题。

本发明的技术方案是：

一种支持主机接口的SpaceWire总线路由器，包括：SpaceWire端口模块、路由交换控制模块、配置端口模块、寄存器组和主机接口模块；

SpaceWire端口模块用于将SpaceWire链路上的数据发送给路由交换控制模块或将路由交换控制模块的数据发送到SpaceWire链路上；所述数据为数据包或RMAP命令包；

路由交换控制模块用于控制数据包在SpaceWire端口模块和主机接口模块之间的路由，以及RMAP命令包在SpaceWire端口模块、配置端口模块和主机接口模块之间的路由；

配置端口模块用于解析RMAP命令包，读写寄存器组；

寄存器组用于配置路由器以及监测路由状态；

主机接口模块用于与外部处理器、路由交换控制模块之间互相传递数据。

所述SpaceWire端口模块具有8个独立端口地址的端口，每个端口按照SpaceWire标准ECSS-E-ST-50-12C构建，用于双向、全双工数据传输。

所述路由交换控制模块在数据尚未全部通过输入端口前，输出数据；优先送出高优先级数据，相同优先级的数据采用公平仲裁机制，每个数据被送出的机会相同。

所述配置端口模块兼容RMAP协议ECSS-E-ST-50-52C。

所述寄存器组包括路由表寄存器和控制/状态寄存器；

路由表寄存器实现逻辑地址到物理地址的映射；

控制/状态寄存器，用于控制SpaceWire总线路由器的工作及参数设置，监控路由器的状态。

所述路由交换控制模块采用无阻塞交换方式设计。

所述主机接口模块包括：接口控制模块、发送FIFO与接收FIFO；

接口控制模块用于检测外部处理器发送的读写控制信号，产生对处理器的应答信号，同时实现数据在外部处理器与发送或接收FIFO之间的数据传输；

发送FIFO用于接收接口控制模块传递的数据，缓存数据，将数据传递给路由交换控制模块；

接收FIFO用于接收路由交换控制模块送入的数据，缓存数据，将数据传递给接口控制模块。

一种使用上述SpaceWire总线路由器进行数据包传输的方法，包括步骤如下：

11)SpaceWire端口模块收到SpaceWire链路输入的数据包，经过路由交换控制模块，传输到主机接口模块；

12)外部处理器通过主机接口模块，读取数据包，实现SpaceWire链路到外部处理器的数据包传输；

13)外部处理器通过主机接口模块发送数据包，经过路由交换控制模块，传输到SpaceWire端口模块，发送到SpaceWire链路上，实现外部处理器到SpaceWire链路的数据包传输。

一种使用上述SpaceWire总线路由器进行RMAP命令包传输的方法，包括步骤如下：

21)外部处理器通过主机接口模块，发送RMAP命令包，经过路由交换控制模块，送入配置端口；

22)配置端口对RMAP命令包进行解析；

23)然后对寄存器组进行读写操作。

一种使用上述SpaceWire总线路由器进行读写操作的方法，包括步骤如下：

31)在外部处理器的写操作周期中，接口控制模块检测到外部处理器发送的写使能信号和片选信号有效，等待一个时钟周期，产生应答信号，锁存数据，将数据送入发送FIFO，接口控制模块检测到写使能信号和片选信号无效，使应答信号无效，完成写操作；

32)在外部处理器的读操作周期中，接口控制模块检测到外部处理器发送的读使能信号和片选信号有效，从接收FIFO读出数据，在下一个时钟周期产生应答信号，锁存数据，接口控制模块检测到读使能信号和片选信号无效，使应答信号无效，完成读操作。

本发明与现有技术相比的优点在于：

1、本发明的支持主机接口的SpaceWire总线路由器具有主机接口模块，可与航天专用处理器BM3803、AT697的IO总线直接相连，不需要额外的逻辑，减少了系统设计的成本和复杂度；

2、外部处理器通过本发明的SpaceWire总线路由器的主机接口模块，能进行数据包的发送与接收，能对寄存器组进行访问，克服之前外部处理器只能通过外部并口进行访问的局限性，扩展了SpaceWire总线路由器的访问方式；

3、外部处理器通过本发明的SpaceWire总线路由器的主机接口模块，在进行读写操作过程中，通过握手信号，保证数据的顺利传输，实现模块之间的交互，提升了数据传输的可靠性。

附图说明

图1是本发明支持主机接口的SpaceWire总线路由器的结构示意图；

图2是本发明主机接口模块的结构示意图；

图3是本发明接口控制模块的模块框图；

图4是本发明外部处理器写操作时序图；

图5是本发明外部处理器读操作时序图。

具体实施方式

为使本发明的目的、技术方案和优点更加清晰，下面将结合附图对本发明的实施方式作进一步详细描述。

如图1所示，本发明为一种支持主机接口的SpaceWire总线路由器，在本实施例中，所述一种支持主机接口的SpaceWire总线路由器包括：SpaceWire端口模块、路由交换控制模块、配置端口模块、寄存器组和主机接口模块。其中：

SpaceWire端口模块用于将SpaceWire链路上的数据发送给路由交换控制模块或将路由交换控制模块的数据发送到SpaceWire链路上；所述数据为数据包或RMAP命令包。

在本实施例中，所述SpaceWire端口模块按照SpaceWire标准ECSS-E-ST-50-12C构建，支持双向、全双工数据传输。其中，SpaceWire端口模块的每个端口分配了独立的端口地址，8个SpaceWire端口分别对应地址1～8。所述SpaceWire端口模块可实现不同端口之间的数据转发；通过RMAP命令包经过路由交换控制模块，进入配置端口模块，对RMAP命令包进行解析，实现对寄存器组访问；也可经过路由交换控制模块和主机接口模块，实现和外部处理器之间的通信，所述SpaceWire端口模块中，带有错误地址的数据包会自动被路由器丢弃。

路由交换控制模块用于控制数据包在SpaceWire端口模块和主机接口模块之间的路由，以及RMAP命令包在SpaceWire端口模块、配置端口模块和主机接口模块之间的路由。

在本实施例中，当来自两个或两个以上SpaceWire端口的输入数据需要使用相同的端口送出时，高优先级的数据将优先被送出。相同优先级的数据采用公平的仲裁机制，确保每个数据以同等机会被送出。

所述路由交换控制模块根据输入数据的地址，建立了输入端口到输出端口之间的物理连接，实现了数据从输入端口到输出端口的转发。当数据发送完毕后，要撤销该物理连接。

所述路由交换控制模块采用虫孔路由技术，在数据尚未全部通过输入端口时便提前开始数据的输出，这样能大大地降低时延。

所述路由交换控制模块的交换机制是基于数据包或RMAP命令包的动态交换，在一个数据包或RMAP命令包传输通路建立完成后，只有数据包或RMAP命令包传输完毕后该通路才会被释放，以被其它数据包或RMAP命令包使用。所述路由交换控制模块采用无阻塞交换方式设计，某一输入端口向其目的输出端口发送数据包或RMAP命令包并不会影响其他输入端口和输出端口之间的数据包或RMAP命令包传送。

所述配置端口模块兼容RMAP协议ECSS-E-ST-50-52C，是RMAP协议的目标设备，用于SpaceWire端口模块或外部处理器发送RMAP命令包对寄存器组的访问，配置寄存器的值，读取SpaceWire端口和路由的状态。

在本实施例中，配置端口模块分配了独立的地址，为0地址，用于SpaceWire端口的路由访问。如果配置端口收到的RMAP命令包含有无效的命令，则错误状态将被记录到寄存器组中相应端口的空间中，并且路由器会丢弃数据包，不会产生读写访问。

所述寄存器组，用于路由器功能的控制和监测，包括路由表寄存器和控制/状态寄存器。路由表寄存器实现逻辑地址到物理地址的映射；控制/状态寄存器，用于控制SpaceWire总线路由器的工作及参数设置，监控路由器的状态；每个寄存器设计为32位，并独立编址。SpaceWire链路或外部处理器通过发送RMAP命令包，经过路由交换控制模块，送入配置端口，实现SpaceWire链路或外部处理器对寄存器组的访问。

所述主机接口模块，用于路由器与外部处理器的连接，支持外部处理器对SpaceWire总线路由器的寄存器的读写操作，以及数据包的发送和接收操作。结构示意图如图2所示，包括：接口控制模块、发送FIFO与接收FIFO。

如图3所示为所述接口控制模块框图，模块左侧信号是与外部处理器的接口信号，包括：片选信号hseln、读使能信号hrdn、写使能信号hwrn、握手信号hack、地址信号hadr、数据总线hdata[8:0]。模块右侧的信号包括：送入发送FIFO的写信号wr_fifo、写数据odata[8:0]，发送FIFO送入的满标志full；送入接收FIFO的读信号rd_fifo，接收FIFO送入的空标志empty、读数据idata[8:0]。信号clk、rstn为路由器全局信号，rstn为系统复位信号，clk为时钟信号。

如图4所示为外部处理器的写操作时序图。接口控制模块在clk上升沿1检测到信号hseln、hwrn有效，等待一个时钟周期；在clk上升沿2使信号hack有效，同时锁存hdata[8:0]生成写数据odata[8:0]，使信号wr_fifo有效；在clk上升沿3，使信号wr_fifo无效；从clk上升沿3开始，只要检测到信号hseln、hwrn无效，使信号hack无效，完成本次写操作。

如图5所示为外部处理器的读操作时序图。外部处理器的读操作分为读接收FIFO的数据和读接收FIFO的状态，信号hadr决定读的是接收FIFO的数据还是接收FIFO的状态。当信号hadr为低时，从接收FIFO读取数据，当信号hadr为高时，从接收FIFO读取状态。外部处理器在读或写数据之前都需要对FIFO空满状态进行判断。

当外部处理器读接收FIFO的数据时，接口控制模块在clk上升沿1检测到信号hseln、hrdn有效且信号hadr为低，使信号rd_fifo有效；在clk上升沿2，锁存接收FIFO输入的读数据idata[8:0]，放到数据总线hdata[8:0]上，使信号rd_fifo无效，产生应答信号hack；在clk上升沿3开始，只要检测到信号hseln、hrdn无效，使hack信号无效，完成本次读操作。

外部处理器读接收FIFO状态的时序与读数据的时序基本相同，差异是：在clk上升沿2，信号full放到数据总线hdata[0]上，信号empty放到数据总线hdata[1]，hdata[8:2]位全部置0。

所述发送FIFO与接收FIFO用于缓存外部处理器与路由交换控制模块之间传输的数据，其中发送FIFO存储外部处理器发送给路由交换控制模块的数据，接收FIFO存储路由交换控制模块发送给外部处理器的数据。

在本实施例中，接收FIFO与发送FIFO分别分配了独立的地址。外部处理器通过写操作，访问发送FIFO地址，把发送的数据写入发送FIFO中，发送到路由交换控制模块，通过读操作，访问接收FIFO地址，从接收FIFO中读取收到的路由数据。主机接口的读/写访问时序可与航天专用处理器BM3803、AT697的IO总线时序相同，可与IO总线直接相连，不需要额外的控制逻辑。

当进行数据包传输时，SpaceWire端口模块收到SpaceWire链路输入的数据包，经过路由交换控制模块，传输到主机接口模块，外部处理器通过主机接口模块，读取数据包，实现SpaceWire链路到外部处理器的数据包传输；外部处理器通过主机接口模块发送数据包，经过路由交换控制模块，传输到SpaceWire端口模块，发送到SpaceWire链路上，实现外部处理器到SpaceWire链路的数据包传输。

当进行RMAP命令包传输时，外部处理器通过主机接口模块，发送RMAP命令包，经过路由交换控制模块，送入配置端口，配置端口对RMAP命令包进行解析，然后对寄存器组进行读写操作，实现外部处理器对寄存器组的访问。

接口控制模块在外部处理器的写操作周期中，接口控制模块检测到外部处理器发送的写使能信号和片选信号有效，等待一个时钟周期，产生应答信号，锁存数据，将数据送入发送FIFO，接口控制模块检测到写使能信号和片选信号无效，使应答信号无效，完成写操作；在外部处理器的读操作周期中，接口控制模块检测到外部处理器发送的读使能信号和片选信号有效，从接收FIFO读出数据，在下一个时钟周期产生应答信号，锁存数据，接口控制模块检测到读使能信号和片选信号无效，使应答信号无效，完成读操作。

以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (8)

1.一种支持主机接口的SpaceWire总线路由器，其特征在于，包括：SpaceWire端口模块、路由交换控制模块、配置端口模块、寄存器组和主机接口模块；

SpaceWire端口模块用于将SpaceWire链路上的数据发送给路由交换控制模块或将路由交换控制模块的数据发送到SpaceWire链路上；所述数据为数据包或RMAP命令包；

路由交换控制模块用于控制数据包在SpaceWire端口模块和主机接口模块之间的路由，以及RMAP命令包在SpaceWire端口模块、配置端口模块和主机接口模块之间的路由；

配置端口模块用于解析RMAP命令包，读写寄存器组；

寄存器组用于配置路由器以及监测路由状态；

主机接口模块用于与外部处理器、路由交换控制模块之间互相传递数据；

所述SpaceWire端口模块具有8个独立端口地址的端口，每个端口按照SpaceWire标准ECSS-E-ST-50-12C构建，用于双向、全双工数据传输；

所述主机接口模块包括：接口控制模块、发送FIFO与接收FIFO；

接口控制模块用于检测外部处理器发送的读写控制信号，产生对处理器的应答信号，同时实现数据在外部处理器与发送或接收FIFO之间的数据传输；

发送FIFO用于接收接口控制模块传递的数据，缓存数据，将数据传递给路由交换控制模块；

接收FIFO用于接收路由交换控制模块送入的数据，缓存数据，将数据传递给接口控制模块；

外部处理器的读操作分为读接收FIFO的数据和读接收FIFO的状态，外部处理器读接收FIFO状态的时序与读数据的时序基本相同。

2.根据权利要求1所述的一种支持主机接口的SpaceWire总线路由器，其特征在于：所述路由交换控制模块在数据尚未全部通过输入端口前，输出数据；优先送出高优先级数据，相同优先级的数据采用公平仲裁机制，每个数据被送出的机会相同。

3.根据权利要求1所述的一种支持主机接口的SpaceWire总线路由器，其特征在于：所述配置端口模块兼容RMAP协议ECSS-E-ST-50-52C。

4.根据权利要求1所述的一种支持主机接口的SpaceWire总线路由器，其特征在于：所述寄存器组包括路由表寄存器和控制/状态寄存器；

路由表寄存器实现逻辑地址到物理地址的映射；

控制/状态寄存器，用于控制SpaceWire总线路由器的工作及参数设置，监控路由器的状态。

5.根据权利要求2所述的一种支持主机接口的SpaceWire总线路由器，其特征在于：所述路由交换控制模块采用无阻塞交换方式设计。

6.一种使用如权利要求1～5任意之一所述的SpaceWire总线路由器进行数据包传输的方法，其特征在于，包括步骤如下：

11)SpaceWire端口模块收到SpaceWire链路输入的数据包，经过路由交换控制模块，传输到主机接口模块；

12)外部处理器通过主机接口模块，读取数据包，实现SpaceWire链路到外部处理器的数据包传输；

13)外部处理器通过主机接口模块发送数据包，经过路由交换控制模块，传输到SpaceWire端口模块，发送到SpaceWire链路上，实现外部处理器到SpaceWire链路的数据包传输。

7.一种使用如权利要求1～5任意之一所述的SpaceWire总线路由器进行RMAP命令包传输的方法，其特征在于，包括步骤如下：

21)外部处理器通过主机接口模块，发送RMAP命令包，经过路由交换控制模块，送入配置端口；

22)配置端口对RMAP命令包进行解析；

23)然后对寄存器组进行读写操作。

8.一种使用如权利要求1～5任意之一所述的SpaceWire总线路由器进行读写操作的方法，其特征在于，包括步骤如下：

31)在外部处理器的写操作周期中，接口控制模块检测到外部处理器发送的写使能信号和片选信号有效，等待一个时钟周期，产生应答信号，锁存数据，将数据送入发送FIFO，接口控制模块检测到写使能信号和片选信号无效，使应答信号无效，完成写操作；

32)在外部处理器的读操作周期中，接口控制模块检测到外部处理器发送的读使能信号和片选信号有效，从接收FIFO读出数据，在下一个时钟周期产生应答信号，锁存数据，接口控制模块检测到读使能信号和片选信号无效，使应答信号无效，完成读操作。

Images