CN103309798B - 一种dsp调试装置 - Google Patents

Abstract

本发明提供一种DSP调试装置，包括AHB_COMPACT_MAST和AHB_COMPACT_SLAVE两个子模块。该装置作为独立的IP模块级联于片上AHB总线，通过AHB_COMPACT接口与片外设备通信；该装置同时作为片外调试单元的一部分，完成AHB_COMPACT接口到AHB接口的变换。AHB_COMPACT_MAST模块连接片上AHB总线的MAST接口，将其转换为AHB_COMPACT接口，与片下测试模块相连。AHB_COMPACT_SLAVE连接片上AHB总线的SLAVE接口，将其转换为AHB？COMPACT接口，与片下的测试模块相连。所述的DSP调试装置通过两个状态机AHB_COMPACT_MAST_FSM和AHB_COMPACT_SLAVE_FSM，完成所述两个模块在不同的AHB传输模式下的数据传输。片下调试单元只需在片外系统中同样使用该装置进行AHB_COMPACT接口信号到AHB接口信号的转换，便可完成DSP片上系统与片外AHB设备的通信。本发明提供了更加灵活高效、实时性更好和吞吐量更大的DSP调试装置，同时又大大节省了总线资源。

Description

一种DSP调试装置

技术领域

本发明涉及的是一种DSP调试装置，具体是一种具有AHB接口，利用少量总线资源完成对DSP片上系统进行数据读写的调试装置。

背景技术

通常硬件调试器是对DSP进行调试的主要工具。目前大多数的DSP和其相应的硬件调试器都具有JTAG(JointTestActionGroup)调试接口，即标准测试访问接口与边界扫描结构。但JTAG调试装置有如下的不足：1.JTAG接口采用串行方式传输数据，JTAG链上的设备共享通信带宽，当挂载设备较多时，会导致调试通信速率严重下降。2.JTAG无法对DSP系统进行大批量的数据读写，调试效率低下。3.受JTAG硬件接口的限制，调试的实时性不强。4.JTAG链上的串连的DSP数量有限，JTAG调试装置同时支持的DSP数量有限，调试多DSP并行的系统比较困难。

目前基于IP(IntellectualProperty)复用的SoC(SystemonChip)设计方法被广泛采用。片上高性能模块(如CPU、DMA和CACHE等)之间采用AMBA2.0AHB(AdvancedHighperformanceBus)高速总线互连，这样的设计增强了系统的通用性及功能模块的可移植性。考虑到片上功能模块具有AHB接口，设计一个同样具有AHB接口并可以在片外对AHB总线上数据进行读写的装置，将方便DSP系统调试。但是如果SoC直接采用AHB接口，所需引脚太多，即便是只考虑AHB时钟、地址总线(32bits)、数据总线(32bits)等等，已经多达六十多个，占用了大量的总线资源。本发明正是基于这样的技术背景，提供了一种更加灵活高效、实时性更好和吞吐量更大的DSP调试装置，同时又尽可能地节省总线资源。

发明内容

本发明针对现有技术存在的上述不足，提供一种基于AMBA2.0AHB总线的DSP调试装置及其实现方法。所述DSP调试装置能够作为一个独立的IP模块挂载到AHB总线，方便地与DSP片上系统进行数据读写调试，同时又降低了总线资源的消耗。所述DSP调试装置比JTAG调试装置具有更好的实时性，JTAG为串行链式调试，所述发明装置增加了数据的并行性，假设JTAG调试装置与所述DSP调试装置都工作在20MHz频率，所述DSP调试装置如果采用4bit数据位宽，其等效串行频率将是JTAG装置的4倍，可以达到更好的实时性。

根据本发明的一个方面，提供一种DSP调试装置，包括具有AHB_COMPACT接口的AHB_COMPACT_MAST模块和AHB_COMPACT_SLAVE模块，进一步地，通过AHB_COMPACT_SLAVE_FSM状态机和AHB_COMPACT_MAST_FSM状态机将DSP片上系统与片下测试系统的读写时序，从AHB协议接口转换到AHB_COMPACT接口，完成所述AHB_COMPACT_MAST模块、以及AHB_COMPACT_SLAVE模块在不同的AHB传输模式下的数据传输，其中：

所述AHB_COMPACT_SLAVE模块，用于连接片上AHB总线的SLAVE接口，将其转换为AHB_COMPACT接口，与片下的测试系统相连，使得片下AHBMASTER模块能够通过此通路与片上AHBSLAVE模块进行数据交互；

所述AHB_COMPACT_MAST模块，用于连接片上AHB总线的MAST接口，将其转换为AHB_COMPACT接口，与片下测试系统相连，使得片上AHBMASTER模块能够与片下AHBSLAVE模块进行数据交互；

所述AHB_COMPACT_SLAVE_FSM状态机对应于所述AHB_COMPACT_SLAVE模块；

所述AHB_COMPACT_MAST_FSM状态机对应于AHB_COMPACT_MAST模块。

优选地，所述AHB_COMPACT_MAST模块通过选择信号SELM作为数据读写开始的标志；写数据和地址共享总线，记位宽为B1；AHB传输控制信号HSIZE[2:0]、HBURST[2:0]及HTRANS[1:0]通过精简的CFGM进行传输，有效地减小总线资源提高了带宽效率；通过R_WM作为数据读或写的标志；读操作的数据位宽为B1；通过检查应答信号RESPM来判断所述AHB_COMPACT_SLAVE模块是否空闲；

进一步地，来自所述AHB_COMPACT_MAST模块的选择信号SELS为所述AHB_COMPACT_SLAVE模块数据读写开始的标志；写数据和地址共享总线，记位宽为B1；AHB传输模式控制信号HSIZE[2:0]、HBURST[2:0]及HTRANS[1:0]通过精简的CFGS信号线进行传输，有效地减小总线资源提高了带宽效率；通过R_WS作为数据读或写的标志；读操作的数据位宽为B1；所述AHB_COMPACT_SLAVE模块通过应答信号RESPS通知所述AHB_COMPACT_MAST模块自己是否空闲。

优选地，将写数据和地址共用一套总线，读数据拥有自己的总线，总线位宽均为B1，灵活可配置；AHB控制信号HSIZE、HBURST、HTRANS通过精简的配置信号传输，其位宽为B2；需满足关系：B1≤4＊B2。

优选地，由于传输速率不同，AHB接口下的一次读写请求在AHB_COMPACT接口下需要多个时钟周期，因此在地址或数据传输过程中需要考虑AHB_COMPACT_SLAVE传输给AHBSLAVE的HTRANS信号的值。当所述AHB_COMPACT_SLAVE模块处于正在接收地址或数据状态时，传输给片下AHBSLAVE模块的HTRANS应当为IDLE状态还是BUSY状态根据HT[1]、HT[0]和HBURST信号值进行判断。

优选地，所述AHB_COMPACT_MAST模块与AHB_COMPACT_SLAVE模块之间通过选能信号SEL与应答信号RESP来完成握手通信，保证数据传输的正确开始与结束。

优选地，所述AHB_COMPACT_MAST_FSM状态机的状态如下：

ST_WAIT：所述AHB_COMPACT_MAST模块空闲，默认状态；

ST_HRA：所述AHB_COMPACT_MAST模块正在接收读请求的地址；

ST_RA：所述AHB_COMPACT_MAST模块已经完成读请求地址的接收，正在将此地址传输给片外AHB_COMPACT_SLAVE模块；

ST_RD：所述AHB_COMPACT_MAST模块已经完成读操作，正在读到的数据传输给片外AHB_COMPACT_SLAVE模块；

ST_HWD：所述AHB_COMPACT_MAST模块已经得到写请求的地址，正在从片上AHBMAST模块接收待写的数据；

ST_WA：所述AHB_COMPACT_MAST模块正在将写请求的地址传输给片外AHB_COMPACT_SLAVE模块；

ST_WD：所述AHB_COMPACT_MAST模块正在将待写数据传输给片外AHB_COMPACT_SLAVE模块。

优选地，所述AHB_COMPACT_MAST_FSM状态机的状态如下：

ST_WAIT：所述AHB_COMPACT_SLAVE模块空闲，默认状态；

ST_A：所述AHB_COMPACT_SLAVE模块正在接收从片外AHB_COMPACT_MAST模块来的地址，包括读请求地址或写请求地址；

ST_WD：所述AHB_COMPACT_SLAVE模块正在将数据写入片上AHBSLAVE模块；

ST_RD：所述AHB_COMPACT_SLAVE模块正在从片上AHBSLAVE模块读入读请求的数据；

ST_WA_READY：所述AHB_COMPACT_SLAVE模块等待片上AHBSLAVE模块的HREADY信号，以向SLAVE写入写请求地址；

ST_WD_READY：所述AHB_COMPACT_SLAVE模块等待片上AHBSLAVE模块的HREADY信号，以向SLAVE写入写请求数据；

ST_RA_READY：所述AHB_COMPACT_SLAVE模块等待片上AHBSLAVE模块的HREADY信号，以向SLAVE写入读请求地址；

ST_RD_READY：所述AHB_COMPACT_SLAVE模块等待片上AHBSLAVE模块的HREADY信号，以向SLAVE读出读请求数据。

根据本发明的另一个方面，提供一种DSP调试系统，包括DSP片上系统、以及片下测试系统，还包括至少两个如权利要求1所述的DSP调试装置，其中：

一个DSP调试装置，作为独立的IP模块级联于所述DSP片上系统的片上AHB总线，完成AHB接口到AHB_COMPACT接口的变换，通过所述AHB_COMPACT接口与片下测试系统通信；

另一个DSP调试装置，用来将片下激励信号发生模块AHBMAST与片下AHBSLAVE模块，使用所述AHB_COMPACT_MAST模块与AHB_COMPACT_SLAVE模块进行接口封装，将接收到的AHB_COMPACT接口信号转换成AHB接口信号。

在一个优选例中，本发明是通过以下技术方案实现的：

1.设计两个模块：AHB_COMPACT_SLAVE和AHB_COMPACT_MAST。所述的AHB_COMPACT_SLAVE模块连接片上AHB总线的SLAVE接口，将其转换为专门设计的AHB_COMPACT接口，与片下的测试模块相连，使得片下的AHBMASTER能够通过此通路与片上AHBSLAVE进行数据交互。所述的AHB_COMPACT_MAST模块连接片上AHB总线的MAST接口，将其转换为专门设计的AHB_COMPACT接口，与片下测试模块相连，使得片上的AHBMASTER模块能够与片下AHBSLAVE模块进行数据交互。根据本发明提供的DSP调试系统的一个优选的构图如附图1所示。

2.设计两个状态机AHB_COMPACT_SLAVE_FSM和AHB_COMPACT_MAST_FSM，分别对应于AHB_COMPACT_SLAVE和AHB_COMPACT_MAST，实现所述两个模块在不同的AHB传输模式下的数据传输。

3.片下调试单元。将片下激励信号发生模块AHBMAST与片下AHBSLAVE模块，同样使用AHB_COMPACT_MAST与AHB_COMPAT_SLAVE进行接口封装，组成片下调试单元，与DSP片上单元组成整个调试系统。

更具体地说，本发明提供一种DSP调试装置主要包括：

1.一个由AHBMAST接口到AHB_COMPACT_MAST接口的转换模块，将片上AHB总线MAST接口转换为I/O口充分精简的AHB_COMPACT_MAST接口进行片下通信。AHB_COMPACT_MAST接口定义如下表1所示。通过选择信号SELM作为数据读写开始的标志；写数据和地址共享总线，记位宽为B1；AHB传输控制信号HSIZE[2:0]、HBURST[2:0]及HTRANS[1:0]通过精简的CFGM进行传输，有效地减小总线资源提高了带宽效率，B1与B2需要满足关系B1≤4*B2；通过R_WM作为数据读或写的标志；读操作的数据位宽为B1；通过检查应答信号来判断AHB_COMPACT_SLAVE是否空闲。AHB_COMPACT_MAST模块的接口连接图如附图2所示。

表1AHB_COMPACT_MAST接口定义

2.一个由AHBSLAVE接口到AHB_COMPACT_SLAVE接口的转换模块，将片上AHB总线SLAVE接口转换为I/O充分精简的AHB_COMPACT_SLAVE接口进行片下通信。AHB_COMPACT_SLAVE接口定义如下表2所示。来自AHB_COMPACT_MAST的选择信号SELS为数据读写开始的标志；写数据和地址共享总线，记位宽为B1；AHB传输模式控制信号HSIZE[2:0]、HBURST[2:0]及HTRANS[1:0]通过精简的CFGS信号线进行传输，有效地减小总线资源提高了带宽效率，记CFGS位宽为B2，B1与B2需要满足关系B1≤4*B2；通过R_WS作为数据读或写的标志；读操作的数据位宽为B1；AHB_COMPACT_SLAVE模块通过应答信号通知AHB_COMPACT_MAST自己是否空闲。AHB_COMPACT_SLAVE模块的接口连接图如附图2所示。

表2AHB_COMPACT_SALVE接口定义

3.一个根据片上AHB总线信号切换不同传输模式，完成片上模块数据到片外调试模块正确传输的状态机AHB_COMPACT_MAST_FSM，如附图3所示。所述状态机AHB_COMPACT_MAST_FSM的状态如下：

ST_WAIT：AHB_COMPACT_MAST空闲，默认状态；

ST_HRA：AHB_COMPACT_MAST正在接收读请求的地址；

ST_RA：AHB_COMPACT_MAST已经完成读请求地址的接收，正在将此地址传输给片外AHB_COMPACT_SLAVE；

ST_RD：AHB_COMPACT_MAST已经完成读操作，正在读到的数据传输给片外AHB_COMPACT_SLAVE；

ST_HWD：AHB_COMPACT_MAST已经得到写请求的地址，正在从片上AHBMAST接收待写的数据；

ST_WA：AHB_COMPACT_MAST正在将写请求的地址传输给片外AHB_COMPACT_SLAVE；

ST_WD：AHB_COMPACT_MAST正在将待写数据传输给片外AHB_COMPACT_SLAVE。

4.一个根据片外AHB_COMPACT_SLAVE信号切换不同传输模式，完成片下模块与片上AHBSLAVE模块数据通信的状态机AHB_COMPACT_SLAVE_FSM，如附图4所示。所述状态机AHB_COMPACT_MAST_FSM的状态如下：

ST_WAIT：AHB_COMPACT_SLAVE空闲，默认状态；

ST_A：AHB_COMPACT_SLAVE正在接收从片外AHB_COMPACT_MAST来的地址，包括读请求地址或写请求地址；

ST_WD：AHB_COMPACT_SLAVE正在将数据写入片上AHBSLAVE模块；

ST_RD：AHB_COMPACT_SLAVE正在从片上AHBSLAVE读入读请求的数据；

ST_WA_READY：AHB_COMPACT_SLAVE等待片上AHBSLAVE的HREADY信号，以向SLAVE写入写请求地址；

ST_WD_READY：AHB_COMPACT_SLAVE等待片上AHBSLAVE的HREADY信号，以向SLAVE写入写请求数据；

ST_RA_READY：AHB_COMPACT_SLAVE等待片上AHBSLAVE的HREADY信号，以向SLAVE写入读请求地址；

ST_RD_READY：AHB_COMPACT_SLAVE等待片上AHBSLAVE的HREADY信号，以向SLAVE读出读请求数据。

与现有技术相比，本发明具有以下有益的效果：本发明提供了一种更加灵活高效、实时性更好和吞吐量更大的DSP调试装置，同时能够节省总线资源。直接利用AHB总线接口进行DSP系统调试，扩展了调试时可见的信息，可以大批量地进行数据读写，可以查看内存中的数据分布，可以直接读写寄存器值，与只能简单查看引脚信号的传统的JTAG调试相比，调试能力更加强大和灵活；在保证AHB协议规定的不同数据类型及不同模式的正确传输下，本发明有效地减少了流片时所需的I/O引脚资源。可配置的数据地址位宽能够满足不同速率场合的需求，将HSIZE、HTRANS及HBURST的配置信息通过少量的信号线传输，通过这些专门设计的接口，在适当牺牲效率情况下以少量的总线资源就完成了相应的AHB总线操作。

由此可见，本发明提供了一种基于AHB接口的DSP调试装置，它通过将AHB接口转化为专门设计的AHB_COMPACT_MAST和AHB_COMPACT_SLAVE接口，完成了片上DSP系统与片下AHBMAST及SLAVE调试模块的读写数据通信。所述DSP调试装置，可广泛地应用于基于AMBAAHB2.0总线架构的DSP片上系统设计与调试。

下面，结合附图与实施例详细说明依据本发明提出的具体装置的细节及工作情况。

附图说明

图1是本发明系统示意图。

图2是本发明装置的接口连接图。

图3是本发明装置的AHB_COMPACT_MAST状态机流程图。

图4是本发明装置的AHB_COMPACT_SLAVE状态机流程图。

图5本发明装置中AHB_COMPACT_MAST读操作时序图。

图6本发明装置中AHB_COMPACT_MAST写操作时序图。

图7本发明装置中AHB_COMPACT_SLAVE读操作时序图。

图8本发明装置中AHB_COMPACT_SLAVE写操作时序图。

具体实施方式：

本发明提供的一种DSP调试装置(如图1中所示的AHB_COMPACT模块)，主要包括AHB_COMPACT_MAST与AHB_COMPACT_SLAVE两个子模块，分别具有AHB接口和AHB_COMPACT接口，所述DSP调试装置在所述DSP调试系统中的位置如图1所示。DSP片上系统中IP模块通过AHB片上总线互连，所述的AHB_COMPACT模块作为一个IP模块挂载到AHB总线上，通过经精简设计的AHB_COMPACT接口与片外调试系统通信。片外的测试系统同样需要包含AHB_COMPACT模块，以便将AHB_COMPACT接口信号按逆过程转换为AHB接口信号。从而测试系统中的总线激励模块AHBMSATER可以通过DSP片上系统的AHB_COMPACT_SLAVE接口，将激励信号输入到DSP片上系统中，或读取DSP系统中需要观察的数据；测试系统中的测试模块AHB_SLAVE可以被认为直接挂载到DSP片上系统的AHB总线上，AHB_COMPACT模块作为转接口是透明的。

以下结合附图来解释AHB_COMPACT的工作流程。下面的示例中写数据及地址总线位宽、读数据位宽均设置为B1＝4bits，配置信号数据线为B2＝1bit。

1.AHB_COMPACT_MAST的工作流程

首先，总线复位后AHB_COMPACT_MAST处于空闲状态ST_WAIT。当AHBMAST有读请求且RESP为高，即AHB_COMPACT_SLAVE为空闲时，进入状态ST_HRA。在状态ST_HRA中，AHB_COMPACT_MAST接收来自AHB_MAST的读请求地址。之后进入状态ST_RA中，AHB_COMPACT_MAST通过AHB_COMPACT接口的数据地址总线A_WDM[3:0]，将得到的读请求地址传输给AHB_COMPACT_SLAVE，传输完毕后进入状态ST_RD。在状态ST_RD中，AHB_COMPACT_MAST模块通过AHB_COMPACT接口的读数据总线RDM[3:0]，读取由AHB_COMPACT_SLAVE传来的读请求数据，直至读取完毕，进入状态ST_WAIT完成一次读请求传输。

当AHBMAST有写请求且RESP为高，即AHB_COMPACT_SLAVE为空闲时，进入状态ST_HWD。在状态ST_HWD中，AHB_COMPACT_MAST接收由AHBMAST传输的写请求数据，然后进入状态ST_WA。在状态ST_WA中，AHB_COMPACT_MAST通过AHB_COMPACT接口的数据地址总线A_WDM[3:0]向AHB_COMPACT_SLAVE传输写请求地址，直至传输完毕。然后进入状态ST_WD同样通过A_WDM[3:0]传输写请求数据，直至待写数据传输完毕，进入状态ST_WAIT。

所述的AHB_COMPACT_MAST模块读时序如图5所示。AHBMASTER在AHB_COMPACT_MAST允许传输时发起读请求，AHB_COMPACT_MAST得到HSIZE、HBUST及HTRANS数据，并在下一时钟周期选中AHB_COMPACT_SLAVE，并开始在写数据地址总线A_WDM上依次传输读请求地址，同时开始在配置信号线CFGM上传输HSIZE、HBUST及HTRANS的数据。在整个传输过程中总线A_WDM被占用，从AHB_COMPACT_SLAVE接收到的反馈信号RESPM为低。在AHB_COMPACT_SLAVE接收到完整的读请求地址时将会对AHBSLAVE发起读请求，之后AHB_COMPACT_SLAVE得到读到的数据，并通过读数据总线依次发送给AHB_COMPACT_MAST。AHB_COMPACT_MAST在接收完毕读请求数据后，完成一次读请求。

所述的AHB_COMPACT_MAST模块写时序如图6所示。AHBMASTER在AHB_COMPACT_MAST允许传输时发起写请求，AHB_COMPACT_MAST得到HSIZE、HBUST及HTRANS数据，并在下一时钟周期得到待写数据HWDATA。下一时钟周期AHB_COMPACT_MAST选中AHB_COMPACT_SLAVE，并开始在写数据地址总线A_WDM上依次传输写请求地址，同时开始在配置信号线CFGM上传输HSIZE、HBUST及HTRANS的数据。在写请求地址传输完毕后，接着开始传输写请求数据。在整个传输过程中总线A_WDM被占用，从AHB_COMPACT_SLAVE接收到的反馈信号RESPM为低。在AHB_COMPACT_SLAVE接收到完整的写请求地址及写请求数据时，对AHB_SLAVE发起写请求并完成一次数据写入。

2.AHB_COMPATC_SLAVE的工作流程

首先，总线复位后AHB_COMPACT_SLAVE处于空闲状态ST_WAIT。当有读写请求时，AHB_COMPACT_MAST进入状态ST_A接收读或写的地址。AHB接口的地址位宽为32bits，而在此例中AHB_COMPACT接口的地址位宽为4bits。AHB_COMPACT_SLAVE通过4bits位宽的写数据及地址总线A_WD[3:0]，从AHB_COMPACT_MAST接收完毕32bits宽的地址之前一直处于状态ST_A中。

如果AHB_COMPACT_MAST发起的是读请求，当AHB_COMPACT_MAST得到完整地址后，进入状态ST_RA_READY中。此时AHB_COMPACT_SLAVE模块需要检测AHB_SLAVE是否空闲，即输入信号HREADYOUT是否为高。如果HREADYOUT为高，便可进入状态ST_RD_READY，将读请求地址传输给AHBSLAVE模块；否则，维持状态ST_RA_READY，需要等待直至HREADYOUT为高。在状态ST_RD_READY中，AHB_COMPACT_SLAVE等待直至HREADYOUT为高，得到AHBSLAVE传来的读请求数据。然后进入状态ST_RD，通过AHB_COMPACT读总线RD[3:0]，将得到的32bits读请求数据传输给AHB_COMPACT_MAST。读数据传输完毕后进入ST_WAIT状态。

如果AHBMAST发起的是写请求，当AHB_COMPACT_MAST得到完整地址后，进入状态ST_WD，接收AHB_COMPACT_MAST接着传来的写请求数据。当写请求数据传输完毕后，进入状态ST_WA_READY，如果HREADYOUT为高，则向AHBSLAVE传输写请求地址，并进入状态ST_WD_READY；否则，保持状态ST_WA_READY。在状态ST_WD_READY中，如果HREADYOUT为高，则向AHBSLAVE传输写请求数据，并进入状态ST_WD_WAIT；否则，保持状态ST_WD_READY。

由于传输速率不同，AHB接口下的一次读写请求在AHB_COMPACT接口下需要多个时钟周期，因此在地址或数据传输过程中需要考虑AHB_COMPACT_SLAVE传输给AHBSLAVE的HTRANS信号的值。HTRANS信号默认状态为IDLE。考虑到在此实施例中写数据与地址总线及读数据总线位宽均为4bits，配置信号位宽为1bit，32bits的AHB接口数据和32bits的地址需要16个时钟周期传输完毕，HSIZE[2:0]、HBURST[2:0]及HTRANS[1:0]的值在前8个时钟周期便可传输完毕，其值分别记为HS[2]、HS[1]、HS[0]、HB[2]、HB[1]、HB[0]、HT[1]、HT[0]。对读操作，当AHB_COMPACT_SLAVE向AHBSLAVE进行读请求时，HTRANS信号输出值由HT[1]与HT[0]组成；对写操作，当AHB_COMPACT_SLAVE从AHB_COMAPCT_MAST接收写请求地址和写请求数据完毕后，向AHBSLAVE进行写请求时，HTRANS信号的值由HT[1]与HT[0]组成。当AHB_COMPACT_SLAVE处于正在接收地址或数据状态时，传输给AHBSLAVE的HTRANS应当为IDLE状态还是BUSY状态需要根据HT[1]、HT[0]和此次传输的HBURST的值进行判断。如果HT[1]与HT[0]对应IDLE状态，或HT[1]与HT[0]对应NONSEQ状态且此次传输HBUTST为SINGLE类型，或HT[1]与HT[0]对应SEQ状态，且已经传输到达SEQ序列最后一个数据，则AHB_COMPACT_SLAVE传输给AHBSLAVE的HTRANS应插入IDLE状态；否则，插入BUSY状态。

所述的AHB_COMPACT_SLAVE模块读时序如图7所示。AHB_COMPACT_SLAVE在被选能信号SELS选择后，开始从写地址与数据总线A_WDS接收地址，同时从配置信号线CFGS接收HSIZE[2:0]、HBURST[2:0]及HTRANS[1:0]的值，接着根据标志信号R_WS来判断该次传输是读请求还是写请求。在整个传输过程中总线A_WDM被占用，因此给AHB_COMPACT_MAST的反馈信号RESPS为低。当R_WS为低时对应读请求，AHB_COMPACT_SLAVE将读请求地址传输给AHBSLAVE，得到相应的读请求数据。然后AHB_COMPACT_SLAVE将读请求数据通过读总线RDS传输给AHB_COMPACT_MAST，完成一次读请求。

所述的AHB_COMPACT_SLAVE模块写时序如图8所示。同读请求一样，AHB_COMPACT_SLAVE首先得到写请求地址。紧接着得到写请求数据。在整个地址和数据传输过程中总线A_WDM被占用，因此给AHB_COMPACT_MAST的反馈信号RESPS为低。当得到写请求地址和写请求数据后，AHB_COMPACT_SLAVE向AHBSLAVE发起写请求，依次将得到的地址和数据传输给AHBSLAVE，完成一次写请求。

最后应说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制。很显然仍可以对数据地址位宽及配置信号位宽取不同的值，而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制的。

Claims (8)

1.一种DSP调试装置，其特征在于，包括具有AHB_COMPACT接口的AHB_COMPACT_MAST模块和AHB_COMPACT_SLAVE模块，进一步地，通过AHB_COMPACT_SLAVE_FSM状态机和AHB_COMPACT_MAST_FSM状态机将DSP片上系统与片下测试系统的读写时序，从AHB协议接口转换到AHB_COMPACT接口，完成所述AHB_COMPACT_MAST模块、以及AHB_COMPACT_SLAVE模块在不同的AHB传输模式下的数据传输，其中：

所述AHB_COMPACT_SLAVE模块，用于连接片上AHB总线的SLAVE接口，将其转换为AHB_COMPACT接口，与片下的测试系统相连，使得片下AHBMASTER模块能够通过此通路与片上AHBSLAVE模块进行数据交互；

所述AHB_COMPACT_MAST模块，用于连接片上AHB总线的MAST接口，将其转换为AHB_COMPACT接口，与片下测试系统相连，使得片上AHBMASTER模块能够与片下AHBSLAVE模块进行数据交互；

所述AHB_COMPACT_SLAVE_FSM状态机对应于所述AHB_COMPACT_SLAVE模块；

所述AHB_COMPACT_MAST_FSM状态机对应于AHB_COMPACT_MAST模块。

2.根据权利1所述的DSP调试装置，其特征在于，所述AHB_COMPACT_MAST模块通过选择信号SELM作为数据读写开始的标志；写数据和地址共享总线，记位宽为B1；AHB传输控制信号HSIZE[2:0]、HBURST[2:0]及HTRANS[1:0]通过精简的配置信号线CFGM进行传输；通过R_WM作为数据读或写的标志；读操作的数据位宽为B1；通过检查应答信号RESPM来判断所述AHB_COMPACT_SLAVE模块是否空闲；

进一步地，来自所述AHB_COMPACT_MAST模块的选择信号SELS为所述AHB_COMPACT_SLAVE模块数据读写开始的标志；写数据和地址共享总线，记位宽为B1；AHB传输模式控制信号HSIZE[2:0]、HBURST[2:0]及HTRANS[1:0]通过精简的CFGS信号线进行传输；通过R_WS作为数据读或写的标志；读操作的数据位宽为B1；所述AHB_COMPACT_SLAVE模块通过应答信号RESPS通知所述AHB_COMPACT_MAST模块自己是否空闲；

选择信号SELM，具体为：值为1时选中AHB_COMPACT_MAST进行数据传输；

选择信号SELS，具体为：值为1时选中AHB_COMPACT_SLAVE进行数据传输；

配置信号线CFGM是传输HSIZE[2:0],HBURST[2:0]及HTRANS[1:0]信号的信号线；

读写标志R_WM，具体为，值0表示读操作，值1表示写操作；

信号线CFGS是传输HSIZE[2:0],HBURST[2:0]及HTRANS[1:0]信号的信号线；

读写标志R_WS，具体为，值0表示读操作，值1表示写操作。

3.根据权利1所述的DSP调试装置，其特征在于，将写数据和地址共用一套总线，读数据拥有自己的总线，总线位宽均为B1；AHB控制信号HSIZE、HBURST、HTRANS通过精简的配置信号传输，其位宽为B2；需满足关系：B1≤4*B2。

4.根据权利2所述的DSP调试装置，其特征在于，当所述AHB_COMPACT_SLAVE模块处于正在接收地址或数据状态时，传输给片下AHBSLAVE模块的HTRANS应当为IDLE状态还是BUSY状态根据HT[1]、HT[0]和HBURST信号值进行判断，其中，HT[1]、HT[0]为HTRANS[1:0]的值。

5.根据权利2所述的DSP调试装置，其特征在于，所述AHB_COMPACT_MAST模块与AHB_COMPACT_SLAVE模块之间通过选能信号SELS与应答信号RESPM来完成握手通信，保证数据传输的正确开始与结束。

6.根据权利要求1所述的DSP调试装置，其特征在于，所述AHB_COMPACT_MAST_FSM状态机的状态如下：

ST_WAIT:所述AHB_COMPACT_MAST模块空闲，默认状态；

ST_HRA:所述AHB_COMPACT_MAST模块正在接收读请求的地址；

ST_RA:所述AHB_COMPACT_MAST模块已经完成读请求地址的接收，正在将此地址传输给片外AHB_COMPACT_SLAVE模块；

ST_RD:所述AHB_COMPACT_MAST模块已经完成读操作，正在读到的数据传输给片外AHB_COMPACT_SLAVE模块；

ST_HWD:所述AHB_COMPACT_MAST模块已经得到写请求的地址，正在从片上AHBMASTR模块接收待写的数据；

ST_WA:所述AHB_COMPACT_MAST模块正在将写请求的地址传输给片外AHB_COMPACT_SLAVE模块；

ST_WD:所述AHB_COMPACT_MAST模块正在将待写数据传输给片外AHB_COMPACT_SLAVE模块。

7.根据权利要求1所述的DSP调试装置，其特征在于，所述AHB_COMPACT_MAST_FSM状态机的状态如下：

ST_WAIT:所述AHB_COMPACT_SLAVE模块空闲，默认状态；

ST_A:所述AHB_COMPACT_SLAVE模块正在接收从片外AHB_COMPACT_MAST模块来的地址，包括读请求地址或写请求地址；

ST_WD:所述AHB_COMPACT_SLAVE模块正在将数据写入片上AHBSLAVE模块；

ST_RD:所述AHB_COMPACT_SLAVE模块正在从片上AHBSLAVE模块读入读请求的数据；

ST_WA_READY:所述AHB_COMPACT_SLAVE模块等待片上AHBSLAVE模块的HREADY信号，以向片上AHBSLAVE模块写入写请求地址；

ST_WD_READY:所述AHB_COMPACT_SLAVE模块等待片上AHBSLAVE模块的HREADY信号，以向片上AHBSLAVE模块写入写请求数据；

ST_RA_READY:所述AHB_COMPACT_SLAVE模块等待片上AHBSLAVE模块的HREADY信号，以向片上AHBSLAVE模块写入读请求地址；

ST_RD_READY:所述AHB_COMPACT_SLAVE模块等待片上AHBSLAVE模块的HREADY信号，以向片上AHBSLAVE模块读出读请求数据。

8.一种DSP调试系统，包括DSP片上系统、以及片下测试系统，其特征在于，还包括至少两个如权利要求1所述的DSP调试装置，其中：

一个DSP调试装置，作为独立的IP模块级联于所述DSP片上系统的片上AHB总线，完成AHB接口到AHB_COMPACT接口的变换，通过所述AHB_COMPACT接口与片下测试系统通信；

另一个DSP调试装置，用来将片下激励信号发生模块AHBMAST与片下AHBSLAVE模块，使用所述AHB_COMPACT_MAST模块与AHB_COMPACT_SLAVE模块进行接口封装，将接收到的AHB_COMPACT接口信号转换成AHB接口信号。