CN101930394A - 一种基于usb的ahb总线跟踪测试方法与系统 - Google Patents
一种基于usb的ahb总线跟踪测试方法与系统 Download PDFInfo
- Publication number
- CN101930394A CN101930394A CN 201010264838 CN201010264838A CN101930394A CN 101930394 A CN101930394 A CN 101930394A CN 201010264838 CN201010264838 CN 201010264838 CN 201010264838 A CN201010264838 A CN 201010264838A CN 101930394 A CN101930394 A CN 101930394A
- Authority
- CN
- China
- Prior art keywords
- bus
- ahb
- module
- ahb bus
- tracks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明涉及一种AHB总线测试系统,包括:AHB总线以及与AHB总线相连的主设备和从设备,所述AHB总线上还连接有USB模块,所述USB模块还包括有AHB接口,FIFO缓存以及USB接口。采用本发明的技术方案后,在测试情况下,通过USB口直接输入激励测试总线,大大减少对外部端口数量的需求。同时,提供了一种跟踪的方法,使得系统可以跟踪主处理器对一个或多个外设的具体操作。
Description
技术领域
本发明涉及一种基于USB的AHB总线跟踪测试方法与系统,另外也提供一种基于串口的AHB总线跟踪测试方法与系统。
背景技术
图1是一个典型的基于AMBA AHB(Advanced High-performance Bus,高级高性能总线)架构的SOC(System On Chip,片上系统)。它主要包括AHB总线,高性能处理器,片内高带宽RAM、高性能DMA(Direct Memory Access,直接存储器访问)控制器、高带宽片外存储器接口、APB(Advanced Peripheral Bus,高级外设总线)桥以及APB总线上的外设UART(Universal AsynchronousReceive/Transmitter,通用异步接收/发送)接口、SPI(Serial PeripheralInterface,串行外设接口)接口、IIC(Inter-Integrated Circuit,交互集成电路)接口、GPIO(General Purpose Input Output,通用输入输出)接口等。图1中的SOC架构图是一个公知的SOC架构,各部分作用也是公知的,高性能处理器是整个SOC的控制中心,片内高带宽RAM用于临时保存处理的数据和结果。通过AHB总线将高性能处理器和片内高带宽RAM以及APB总线和外设连接起来。
要保证总线可靠性,需要在测试情况下从外部送激励对总线进行有效测试,也需要在处理器正常运行情况下,设备输出不正确时,跟踪AHB总线上对某一外设的操作以方便查错。在现有技术中,通常只实现了从外部送激励对AHB总线进行测试,方法有两种,
方法一:将AHB总线的所有信号或一部分信号映射到SOC的管脚上,通过SOC的管脚输入激励直接对AHB总线进行测试;
方法二:如图2,在总线上增加一个AHB测试接口,测试接口的作用就是将外部的测试信号转换成AHB总线信号传输。测试接口符合AMBA TIC协议,需要36个外部接口信号(包括控制信号、地址信号和数据信号)。
对于上述两个方法,第一,单纯的送激励的方法只能用于观察使用外部激励的情况下的总线操作然后看相关设备工作是否正常,当使用处理器在正常模式下运行时,如果出现问题,无法查看总线上传输的操作是否出现错误。第二,两个方法都需要增加不少的外部接口,对于管脚数目较少的SOC不适用。
发明内容
本发明的目的是提供一种基于USB的AHB总线跟踪测试方法与系统,可以在使用处理器正常运行的情况下,通过外部USB口跟踪处理器对某一外设的操作,也可以在测试情况下,通过USB口直接输入激励测试总线,大大减少对外部端口数量的需求。
本发明是这样实现的:一种AHB总线测试系统,包括:AHB总线以及与AHB总线相连的主设备和从设备,所述AHB总线上还连接有USB模块,所述USB模块还包括有AHB接口,FIFO缓存以及USB接口。
更进一步,所述AHB总线上还连接有跟踪支持模块,所述支持模块包括模块缓存,通过所述USB模块可以对跟踪支持模块进行操作。
本发明还提供一种AHB总线测试方法,所述方法包括:通过USB模块控制总线;将测试激励输入USB模块;由USB模块将接收的激励转换成AHB总线信号进行测试。
更进一步,所述的AHB总线测试方法还包括:配置跟踪支持模块中的跟踪参数寄存器,选择跟踪的从设备;从跟踪支持模块缓存中读出跟踪的数据。
本发明还提供一种AHB总线跟踪方法,所述方法包括:通过USB模块控制总线;配置跟踪支持模块中的跟踪参数寄存器,选择跟踪的设备;从跟踪支持模块缓存中读出跟踪的数据,完成跟踪。
本发明还提供一种AHB总线测试系统,包括:AHB总线以及与AHB总线相连的主设备和从设备,所述AHB总线上还连接有串口模块,所述串口模块包括AHB接口以及串口接口。
更进一步,所述AHB总线上还连接有跟踪支持模块,所述支持模块包括模块缓存,通过所述串口模块可以对跟踪支持模块进行操作。
本发明还提供一种AHB总线测试方法,所述方法包括:通过串口模块控制总线;将测试激励输入串口模块;由串口模块将接收的激励转换成AHB总线信号进行测试。
更进一步,所述AHB总线测试方法还包括:配置跟踪支持模块中的跟踪参数寄存器,选择跟踪的设备;从跟踪支持模块缓存中读出跟踪的数据。
采用本发明的技术方案后,在测试情况下,通过USB口直接输入激励测试总线,大大减少对外部端口数量的需求。同时,提供了一种跟踪的方法,使得系统可以跟踪主处理器对一个或多个外设的具体操作。
附图说明
图1是一个典型的基于AMBA AHB架构的系统图;
图2是在总线上增加一个AHB测试接口的AHB架构系统图;
图3为本发明提供的AHB总线跟踪方法流程图;
图4为本发明提供的AHB总线测试方法流程图;
图5为本发明本发明的系统状态转换图;
图6为第一较佳实施例系统模块图;
图7为本发明第一实施较佳例AHB总线跟踪测试系统交互信号示意图;
图8为第二较佳实施例系统模块图;
图9本实施例提供的AHB总线跟踪测试系统交互信号示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
图3为本发明提供的AHB总线跟踪方法流程图,具体包括:
第1步,通过USB模块控制总线。
大部分时候,AHB总线上都包含了2个或2个以上的主机,这些主机可以通过请求总线访问来获得总线的控制权限,AHB总线上的控制器会对所有主机的总线控制请求进行仲裁,最终将总线的权限赋给其中的一个主机。
在本发明中,USB模块作为一个主机挂在AHB总线上面。USB模块应当拥有最大的优先权,确保当它需要访问总线的时候,可以立刻拿到总线的控制权。由于总线上仲裁的方法很多,让USB模块获得总线控制权的方式也就很多,本发明不对此做限制。
第2步,配置跟踪支持模块中的跟踪参数寄存器,选择跟踪的设备。
USB模块获得了总线的控制权以后,就可以通过USB接口,去配置跟踪支持模块。跟踪支持模块包含了可配置的参数寄存器,这些寄存器配置的目的是为了确定跟踪的具体设备,可以通过配置来达到定向的跟踪的目的。
第3步,从跟踪支持模块缓存中读出跟踪的数据。
跟踪支持缓存用于保存总线上对所跟踪设备的具体操作信息,保存的信息量的大小和缓存的大小有关,可以根据需要来定。在上一步配置完跟踪参数寄存器之后,USB模块便可以停止对总线的请求,放开总线控制权,仲裁器会让处理器来接管总线,之后处理器对所设定的设备的每一个操作都会被记录下来。处理器对设备操作完了以后,USB模块可以再一次的取得总线的控制权,然后从跟踪支持模块缓存中读出跟踪的数据。
第4步,完成跟踪。
完成一次跟踪以后,当需要进行下一次跟踪操作时,重新配置一遍相应的参数寄存器便可。
图4为本发明提供的AHB总线测试方法流程图,具体包括:
第1步,通过USB模块控制总线。
和跟踪流程一样,USB模块先获得总线的控制权。
第2步,将测试激励输入USB模块。
由于AHB总线传输信号是现有协议中已明确规定的一种总线传输信号,因此,产生AHB总线测试信号的实现方式可以是多种多样的,可以采用现有技术中的各种程序语言来编写产生AHB总线测试信号的相应软件模块,也可以采用信号产生模块直接产生AHB总线测试激励信号,本发明对此不作限定。
通过USB连接,采用USB传输协议将AHB总线的测试激励信号输入,将输入的信号转换成AHB总线信号格式的工作由USB模块自动完成。
第3步,由USB模块将接收的激励转换成AHB总线信号进行测试。
USB模块根据图5所示进行状态转换,完成输入测试信号到AHB总线格式信号的转换。具体的,可以由状态机来实现,状态机包括:空闲状态、控制数据状态、写状态;其中:
空闲状态为初始状态,当接收到控制信号后转换为控制状态;
控制状态发送AHB总线上的控制信息,并转入写状态;
写状态发送总线的写数据,完成写数据操作,并返回空闲状态。
第4步,完成测试。
完成需要的测试以后,USB模块可以停止对总线的请求,释放总线。
在第一较佳实施例中,外部PC机、跟踪测试系统和SOC的连接如图6所示,系统包括:USB模块、USB模块用FIFO(First In First Out)及AHB接口、跟踪支持模块以及跟踪支持模块缓存。
USB模块,作为主设备挂在AHB总线上,具有高于主处理器的优先级,包含了3个部分,分别是USB接口、FIFO以及AHB接口。
USB接口用于和外部进行USB通信,接收外部通过USB口发送的指令和数据,并将这些指令和数据写入模块FIFO。
FIFO用于保存USB接口传入的数据,FIFO的宽度为8比特,深度可以根据自己的需要设定。
AHB接口用于读取FIFO中的指令和数据,并将这些指令和数据转换成AHB总线的信号格式发送到总线上,实现相应的操作。
跟踪支持模块作为从设备接入AHB总线,用于跟踪主处理器对某个或多个从设备的操作,这些操作会被保存在跟踪支持模块的缓存中,以便USB模块来读取。
图7为本发明第一较佳实施例提供的AHB总线跟踪测试系统交互信号示意图,其中:
USB接口与外部的交互信号包括:
D+:USB接口差分信号线,模拟信号线;
D-:USB接口差分信号线,模拟信号线。
USB接口与FIFO的交互信号包括:
WDATA[7:0]:USB接口向FIFO写数据信号,8比特位;
WREN:USB接口向FIFO写数据使能信号,1比特位;
FULL:FIFO反馈USB接口存储满信号,1比特位。
FIFO与AHB接口的交互信号包括:
RDATA[7:0]:AHB接口从FIFO读数据信号,8比特位;
RDEN:AHB接口从FIFO读数据使能信号,1比特位;
EMPTY:FIFO反馈AHB接口存储空信号,1比特位。
AHB接口与AHB总线的交互信号包括:
HBUSREQ:AHB接口发出的总线请求信号,1比特位;
HLOCK:AHB接口发出的总线操作锁定信号,1比特位;
HTRANS[1:0]:AHB接口发出的总线传输类型信号,2比特位;
HBURST[2:0]:AHB接口发出的总线突发类型信号,3比特位;
HADDR[31:0]:AHB接口发出的总线传输地址信号,32比特位;
HWRITE:AHB接口发出的总线传输方向信号,1比特位;
HSIZE[2:0]:AHB接口发出的总线传输大小信号,3比特位;
HWDATA[31:0]:AHB接口发出的总线写数据,32比特位;
HRDATA[31:0]:AHB接口接收的总线读数据,32比特位。
AHB总线与跟踪支持模块的交互信号包括:
HRDATA[31:0]:跟踪支持模块发送给总线的读数据信号,32比特位;
HSEL:总线发出的模块选择信号,1比特位;
HTRANS[1:0]:总线发出的传输类型信号,2比特位;
HBURST[2:0]:总线发出的突发类型信号,3比特位;
HADDR[31:0]:总线发出的传输地址信号,32比特位;
HWRITE:总线发出的传输方向信号,1比特位;
HSIZE[2:0]:总线发出的传输大小信号,3比特位;
HWDATA[31:0]:总线发出的写数据信号,32比特位。
根据图7所示系统中的内部交互信号,以跟踪主处理器对一个从设备的操作为例说明整个系统操作过程。
假定:
1、主处理器从0x0000_0000地址开始读取指令;
2、USB模块拥有最高优先级的总线控制权;
3、需要跟踪的从设备的地址空间为:0x5000_0000-0x6FFF_FFFF;
4、每一个地址的数据位宽为32位。
跟踪的具体步骤如下:
第一步,对SOC进行复位。
第二步,SOC复位完成后,USB模块没有发出总线请求,主处理器获得总线操作权限,开始从0x0000_0000地址存储器中读取指令,进行正常工作。
第三步,接上USB口至任一普通PC机的USB接口。
第四步,向跟踪支持模块配置需要跟踪的从设备的地址空间(根据假设,地址空间为0x5000_0000-0x6FFF_FFFF,可以是一个从设备的地址空间,也可以是多个从设备的)。先配置地址空间的低32位地址,
具体的为:首先,普通PC机向USB口发送由参数写入标识、HTRANS、HBURST、HWRITE、HSIZE、HADDR、HWDATA等信号数据以及参数写入完成标识所组成的数据包(数据包里可以包含一次或者几次总线操作,标识可以自定,如‘0x55aa’等,HADDR的值就是跟踪支持模块低32位地址空间寄存器的地址,而HWDATA则为低32位地址的值0x5000_0000)。数据包会保存在FIFO中,这时,FIFO的EMPTY信号会变‘0’,通知AHB接口FIFO内有数据了。AHB接口从FIFO中按顺序读出数据,识别标识,并依次读出HTRANS、HBURST、HWRITE、HSIZE、HADDR、HWDATA等值,这些值会被AHB接口模块自动的先保存下来;接下来,AHB接口识别参数写入完成标识,进入配置参数状态,将参数自动的按照AHB总线信号格式发送到AHB总线上,HSEL会被拉高;紧接着,跟踪支持模块采样到总线上的操作,根据AHB总线的协议,自动的将0x5000_0000写入低32位地址空间寄存器里面,这样就完成了地址空间低32位的配置。
接着,配置地址空间的高32位地址0x6FFF_FFFF,配置方法同上,不再赘述。
第五步,使用上述的方法向跟踪支持模块配置启动信息,启动跟踪操作。
第六步,配置完成后,USB模块会停止对总线的请求,主处理器获得总线使用权,这时主处理器对所跟踪从设备操作的任何数据都会被记录保存在跟踪支持模块的缓存中。
第七步,USB模块再次请求总线并获得总线操作权限,从跟踪支持模块缓存中读出跟踪的数据。
以上完成一次跟踪操作。而测试的步骤和上面类似,执行第一到第四步即可。
在另一实施例中,可以使用串口来替代USB口,此时外部PC机、跟踪测试系统和SOC的连接如图8所示,系统包括:串口模块、串口模块用AHB接口、跟踪支持模块以及跟踪支持模块缓存。
串口模块,作为主设备挂在AHB总线上,具有高于主处理器的优先级,包含了2个部分,分别是串口接口以及AHB接口。
串口接口用于和外部进行串行通信,接收外部通过串口发送的指令和数据,并将这些指令和数据送给AHB接口。
AHB接口用于接收串口传来的指令和数据,并将这些指令和数据转换成AHB总线的信号格式发送到总线上,实现相应的操作。
本实施例中跟踪支持模块和上一实施例相同,在此不再赘述。
图9所示,为本实施例提供的AHB总线跟踪测试系统交互信号示意图,其中:
串口接口与外部的交互信号包括:
Rx:外部PC机送给串口模块的数据信号,1比特位;
Tx:串口模块送给外部PC机的数据信号,1比特位。
串口接口与AHB接口的交互信号包括:
EN:串口数据使能信号,1比特位;
DATA[7:0]:串口数据信号,8比特位。
AHB接口与AHB总线的交互信号与上一较佳实施例相同,不再赘述。
AHB总线与跟踪支持模块的交互信号与上一较佳实施例相同,不再赘述。
根据图9所示系统中的内部交互信号,再次以跟踪主处理器对一个从设备的操作为例说明此实施例系统操作过程。
假定:
1、主处理器从0x0000_0000地址开始读取指令;
2、串口模块拥有最高优先级的总线控制权;
3、需要跟踪的从设备的地址空间为:0x5000_0000-0x6FFF_FFFF;
4、每一个地址的数据位宽为32位。
跟踪的具体步骤如下:
第一步,对SOC进行复位。
第二步,SOC复位完成后,串口模块没有发出总线请求,主处理器获得总线操作权限,开始从0x0000_0000地址存储器中读取指令,进行正常工作。
第三步,接上串口至任一普通PC机。
第四步,向跟踪支持模块配置需要跟踪的从设备的地址空间(根据假设,地址空间为0x5000_0000-0x6FFF_FFFF,可以是一个从设备的地址空间,也可以是多个从设备的)。先配置地址空间的低32位地址,
具体的为:首先,普通PC机向串口发送参数写入标识(标识可以自定,如‘0x55aa’等),串口模块识别标识,并进入等待参数状态;接着,普通PC机依次向串口发送HTRANS、HBURST、HWRITE、HSIZE、HADDR、HWDATA等值,HADDR的值就是跟踪支持模块低32位地址空间寄存器的地址,而HWDATA则为低32位地址的值0x5000_0000,这些值会被串口模块自动的先保存下来;接下来,PC机通过串口发送参数写入完成标识,串口模块识别标识,进入配置参数状态,将参数自动的按照AHB总线信号格式发送到AHB总线上,HSEL会被拉高;紧接着,跟踪支持模块采样到总线上的操作,根据AHB总线的协议,自动的将0x5000_0000写入低32位地址空间寄存器里面,这样就完成了地址空间低32位的配置。
接着,配置地址空间的高32位地址0x6FFF_FFFF,配置方法同上,不再赘述。
第五步,使用上述的方法向跟踪支持模块配置启动信息,启动跟踪操作。
第六步,配置完成后,串口模块会停止对总线的请求,主处理器获得总线使用权,这时主处理器对所跟踪从设备操作的任何数据都会被记录保存在跟踪支持模块的缓存中。
第七步,串口模块再次请求总线并获得总线操作权限,从跟踪支持模块缓存中读出跟踪的数据。
以上完成一次跟踪操作。而测试的步骤和上面类似,执行第一到第四步即可。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种AHB总线测试系统,包括:AHB总线以及与AHB总线相连的主设备和从设备,其特征在于,所述AHB总线上还连接有USB模块,所述USB模块还包括有AHB接口,FIFO缓存以及USB接口。
2.如权利要求1所述的AHB总线测试系统,其特征在于,所述AHB总线上还连接有跟踪支持模块,所述支持模块包括模块缓存,通过所述USB模块可以对跟踪支持模块进行操作。
3.一种AHB总线测试方法,其特征在于,所述方法包括:
通过USB模块控制总线;
将测试激励输入USB模块;
由USB模块将接收的激励转换成AHB总线信号进行测试。
4.如权利要求3所述的AHB总线测试方法,包括:其特征在于,所述方法还包括:
配置跟踪支持模块中的跟踪参数寄存器,选择跟踪的从设备;
从跟踪支持模块缓存中读出跟踪的数据。
5.一种AHB总线跟踪方法,其特征在于,所述方法包括:
通过USB模块控制总线;
配置跟踪支持模块中的跟踪参数寄存器,选择跟踪的设备;
从跟踪支持模块缓存中读出跟踪的数据,完成跟踪。
6.一种AHB总线测试系统,包括:AHB总线以及与AHB总线相连的主设备和从设备,其特征在于,所述AHB总线上还连接有串口模块,所述串口模块包括AHB接口以及串口接口。
7.如权利要求6所述的AHB总线测试系统,其特征在于,所述AHB总线上还连接有跟踪支持模块,所述支持模块包括模块缓存,通过所述串口模块可以对跟踪支持模块进行操作。
8.一种AHB总线测试方法,其特征在于,所述方法包括:
通过串口模块控制总线;
将测试激励输入串口模块;
由串口模块将接收的激励转换成AHB总线信号进行测试。
9.如权利要求8所述的AHB总线测试方法,包括:其特征在于,所述方法还包括:
配置跟踪支持模块中的跟踪参数寄存器,选择跟踪的设备;
从跟踪支持模块缓存中读出跟踪的数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010264838 CN101930394A (zh) | 2010-08-18 | 2010-08-18 | 一种基于usb的ahb总线跟踪测试方法与系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010264838 CN101930394A (zh) | 2010-08-18 | 2010-08-18 | 一种基于usb的ahb总线跟踪测试方法与系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101930394A true CN101930394A (zh) | 2010-12-29 |
Family
ID=43369585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010264838 Pending CN101930394A (zh) | 2010-08-18 | 2010-08-18 | 一种基于usb的ahb总线跟踪测试方法与系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101930394A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103309798A (zh) * | 2012-03-12 | 2013-09-18 | 上海交通大学 | 一种dsp调试装置 |
CN111506461A (zh) * | 2019-01-14 | 2020-08-07 | 新岸线(北京)科技集团有限公司 | 一种基于总线、用于测试的反压模块及其实现方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7185135B1 (en) * | 2002-07-12 | 2007-02-27 | Cypress Semiconductor Corporation | USB to PCI bridge |
-
2010
- 2010-08-18 CN CN 201010264838 patent/CN101930394A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7185135B1 (en) * | 2002-07-12 | 2007-02-27 | Cypress Semiconductor Corporation | USB to PCI bridge |
Non-Patent Citations (1)
Title |
---|
《微电子学与计算机》 20040331 桑伟伟等 一种基于AMBA总线协议的功能测试方法 p.88-91 1-9 第21卷, 第3期 2 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103309798A (zh) * | 2012-03-12 | 2013-09-18 | 上海交通大学 | 一种dsp调试装置 |
CN103309798B (zh) * | 2012-03-12 | 2016-01-13 | 上海交通大学 | 一种dsp调试装置 |
CN111506461A (zh) * | 2019-01-14 | 2020-08-07 | 新岸线(北京)科技集团有限公司 | 一种基于总线、用于测试的反压模块及其实现方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110213143B (zh) | 一种1553b总线ip核及监视系统 | |
CN105573951B (zh) | 一种针对数据流传输的ahb总线接口系统 | |
CN106815157A (zh) | 一种数据采集模块及数据采集系统 | |
CN103178872B (zh) | 通过以太网延长usb系统传输距离的方法及装置 | |
CN102169470B (zh) | 一种ahb总线到bvci总线的转换桥 | |
CN104901859A (zh) | 一种axi/pcie总线转换装置 | |
CN103605632A (zh) | 一种axi总线与ahb总线的通信方法与装置 | |
CN101937412A (zh) | 一种片上系统及其访问方法 | |
US10019546B1 (en) | Modular system on chip configuration system | |
CN104714907B (zh) | 一种pci总线转换为isa和apb总线设计方法 | |
CN108111382A (zh) | 基于i3c总线的通信装置及其通信方法 | |
KR20120038282A (ko) | 아이디 컨버터를 포함하는 버스 시스템 및 그것의 변환 방법 | |
CN111338996A (zh) | 一种支持多协议的复合总线控制器 | |
US8458389B2 (en) | Apparatus and method for converting protocol interface | |
CN112256615B (zh) | Usb转换接口装置 | |
CN108920193A (zh) | Fpga和cpu间sdio通信接口实现方法、及装置 | |
CN101930394A (zh) | 一种基于usb的ahb总线跟踪测试方法与系统 | |
CN102750254A (zh) | 高速高带宽ahb总线到低速低带宽ahb总线的双向转换桥 | |
CN109522251A (zh) | 一种基于PXIe总线的高速同步串口卡及其工作方法 | |
CN219574799U (zh) | 一种基于amba总线的多总线桥接器及其片上系统 | |
Chhikara et al. | Implementing communication bridge between I2C and APB | |
CN104572515B (zh) | 跟踪模块、方法、系统和片上系统芯片 | |
CN108055460B (zh) | 高速图像处理和采集系统 | |
CN113496108B (zh) | 一种应用于仿真的cpu模型 | |
CN101998135A (zh) | 移动电视信号采集及播放系统、控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20101229 |