CN104572515B - 跟踪模块、方法、系统和片上系统芯片 - Google Patents

Abstract

本发明实施例涉及通信技术领域，公开了一种跟踪模块、方法、系统和片上系统芯片。其中，该跟踪模块包括：跟踪配置单元，用于获取跟踪配置信息，并配置跟踪触发条件；所述跟踪配置信息包括所述跟踪触发条件、至少一个存储地址；跟踪产生单元，用于在所述跟踪触发条件满足时，根据所述存储地址通过总线访问对应的存储单元和/或寄存器，以获取所述存储单元和/或寄存器中存储的信息作为跟踪信息；跟踪输出单元，用于输出所述跟踪信息。实施本发明实施例，可以实现在不影响片上系统芯片中各模块运行的情况下，对片上系统芯片的存储单元和/或寄存器存储的数据进行采集和输出。

Description

跟踪模块、方法、系统和片上系统芯片

技术领域

本发明涉及通信技术领域，具体涉及一种跟踪模块、方法、系统和片上系统芯片。

背景技术

片上系统芯片(SoC，System on a Chip)是一种由具有可编程能力的处理器、功能模块以及片内总线组成的芯片。

片上系统芯片一般包括主控器、片内总线和一些特定的功能模块，例如加速器、或者存储器等。主控制器和各模块作为总线设备挂接在总线上，主控制器以及具有主机功能的设备可通过总线访问总线上的设备。访问的方式是通过设备的总线地址进行，每个设备可以分配一个或多个总线地址；具有多个总线地址的设备，其多个地址分别对应该设备内部的多个单元；根据片上系统芯片实现功能的不同，上述的设备也不尽相同。现有技术中常见的片上系统芯片结构通常包含有1个主控器、多个存储器、多个协处理器，各模块通过总线连接，主控器经过总线访问存储器和协处理器。

现有技术中存在一种利用JTAG（Joint Test Action Group，联合检测行动组）控制器进行调试和跟踪的技术方案。JTAG接口模块可实现多种功能，例如，用于印刷电路板产品测试、片上系统芯片内部信号测试、以及片上系统芯片跟踪。该方案中，片上系统芯片的跟踪系统由片上系统芯片、JTAG转换器、计算机、以及芯片外部的其他外围器件构成。

在需要对片上系统芯片进行跟踪时，计算机首先通过片上系统芯片的JTAG控制器模块向片上系统主控器发送跟踪命令，主控器解析接收到的跟踪命令，需要通过总线向各个模块进行读取数据，然后依照跟踪命令向JTAG回送响应，JTAG在向计算机发送跟踪数据，计算机对接收到的跟踪数据进行分析。

在现有技术的上述方案中，由于主控器需要增加额外的向各个模块发送读取数据的控制，影响正常的工作流程，对主控器、总线及各个协处理器的正常运行都有影响，甚至导致正常的片上系统的工作紊乱，影响总线效率。

发明内容

本发明实施例所要解决的技术问题是提供一种跟踪模块、方法、系统和片上系统芯片，用于实现在不影响片上系统芯片中各模块运行的情况下，对片上系统芯片的存储单元和寄存器存储的数据进行采集和输出。

本发明实施例提供一种跟踪模块，用于片上系统芯片的总线的跟踪，所述跟踪模块包括：

跟踪配置单元，用于获取跟踪配置信息，并配置跟踪触发条件；所述跟踪配置信息包括所述跟踪触发条件、至少一个存储地址；

跟踪产生单元，用于当所述跟踪触发条件满足时，根据所述存储地址通过总线访问对应的存储单元和/或寄存器，以获取所述存储单元和/或寄存器中存储的信息作为跟踪信息；

跟踪输出单元，用于输出所述跟踪信息。

相应的，本发明实施例还提供一种片上系统芯片，所述片上系统芯片包括主控器、片内总线、片内存储器以及如前所述的跟踪模块。

相应的，本发明实施例还提供一种片上系统芯片的跟踪系统，包括如前片上系统芯片以及与所述片上系统芯片连接的数据处理装置，所述数据处理装置用于对所述跟踪信息进行处理和显示。

相应的，本发明实施例还提供一种跟踪方法，用于片上系统芯片的总线的跟踪，所述方法包括：

获取跟踪配置信息，并配置跟踪触发条件；所述跟踪配置信息包括所述跟踪触发条件、至少一个存储地址；

当所述跟踪触发条件满足时，根据所述存储地址通过总线访问所述对应的存储单元和/或寄存器，以获取所述存储单元和/或寄存器中存储的信息作为跟踪信息；

输出所述跟踪信息。

本发明实施例提供的跟踪模块、方法、系统和片上系统芯片，可以用于对片上系统芯片的跟踪，可以实现在不影响片上系统芯片中各模块运行的情况下，对片上系统芯片的存储单元和/或寄存器存储的数据进行采集和输出，相比现有技术，不影响片上系统芯片的正常运行，不影响总线效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例一提供的跟踪模块的结构示意图；

图2是本发明实施例二提供的跟踪模块的结构示意图；

图3是本发明实施例三提供的跟踪模块的结构示意图；

图4是本发明实施例四提供的跟踪方法的流程示意图；

图5是本发明实施例提供的具体实例中的跟踪系统的结构示意图；

图6是图5所示的跟踪系统的信号周期示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例中提供了一种跟踪模块、方法、系统和片上系统芯片，用于实现在不影响片上系统芯片中各模块运行的情况下，对片上系统芯片的存储单元和/或寄存器中存储的数据进行跟踪。以下分别进行详细说明。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

实施例一：

本发明提供一种跟踪模块100，该跟踪模块可用于片上系统芯片的跟踪，如图1所示，该跟踪模块100可以包括：

跟踪配置单元110，用于获取跟踪配置信息，并配置跟踪触发条件；

其中，跟踪配置信息包括上述跟踪触发条件、至少一个存储地址；

跟踪产生单元120，用于当上述跟踪触发条件满足时，根据上述存储地址通过总线访问上述对应的存储单元和/或寄存器，以获取上述存储单元和/或寄存器中存储的信息作为跟踪信息；

跟踪输出单元130，用于输出上述跟踪信息。

本实施例提供的跟踪模块可以用于对片上系统芯片的跟踪，可以实现在不影响片上系统芯片中各模块运行的情况下，对片上系统芯片的存储单元和/或寄存器中存储的数据进行采集和输出，相比现有技术，不影响片上系统芯片的正常运行，不影响总线效率。

实施例二：

本发明实施例提供一种跟踪模块200，该跟踪模块200可用于片上系统芯片的跟踪，如图2所示，该跟踪模块200可以包括：

跟踪配置单元210，用于获取跟踪配置信息，并配置跟踪触发条件；

其中，跟踪配置信息包括上述跟踪触发条件、当触发条件满足时触发总线访问的第一设置信息，或当触发条件满足时触发总线访问和触发总线捕获的第二设置信息、至少一个存储地址；

需要说明的是，上述至少一个存储地址中的每一个存储地址对应于一个存储单元或一个寄存器；

跟踪产生单元220，用于当上述跟踪触发条件满足时，根据上述存储地址通过总线访问对应的存储单元和/或寄存器，以获取上述存储单元和/或寄存器中存储的信息作为跟踪信息；

跟踪产生单元220还可用于当上述跟踪触发条件满足时，通过总线捕获满足上述跟踪触发条件的总线信息，并将上述满足上述跟踪触发条件的总线信息锁存作为跟踪信息；具体地，可以将上述被锁存的跟踪信息存放在跟踪模块200的缓存中；

本实施例中，跟踪配置信息中可以设置为当触发条件满足时，单独的触发总线访问，也可同时触发总线访问和总线捕获，具体的可以根据实际情况进行设置；

跟踪输出单元230，用于输出上述跟踪信息。

本实施例中，总线可以是采用某个标准的协议，如AXI总线（Advanced eXtensibleInterface，高级可扩展接口）、AHB总线(Advanced High performance Bus，先进高性能总线)等，也可以是专用的总线，本实施例对总线类型不做限制。

具体地，跟踪配置单元210可以包括：

从机接口211，用于从总线接收跟踪配置总线信息；

其中，跟踪配置信息可以是由片上系统芯片上的主控器发出的，也可以是由与片上系统芯片连接的计算机通过JTAG接口发出的；

从机适配器212，用于对上述跟踪配置总线信息进行解析，得到跟踪配置信息；

配置子单元213，用于根据该跟踪配置信息，配置触发条件。

具体地，上述跟踪触发条件可以包括下列任意一种触发条件或多种触发条件的组合：

1、定时触发条件，即设置为在某个时间点或某个时间段内进行跟踪；

2、地址触发条件，即设置为对总线上传输的控制命令是针对某一个、某一段或多段地址范围对应的模块（加速器、存储器、寄存器等）进行操作（如读取数据、写入数据等）时进行跟踪；

3、特定数据触发条件，即设置为总线上传输某个特定数据时进行跟踪；

4、特定模块状态触发条件，即设置为特定模块（如特定的硬件加速器）在特定的运行状态时进行跟踪；

5、特定主机触发条件，即设置为当总线上传输的控制命令是来自于某个或某几个特定的主机时进行跟踪。

在具体实施中，本领域技术人员可以根据实际需要将触发条件设置为上述任一种触发条件，当然也可以设置为两种或两种以上触发条件的组合。

例如：

地址触发条件：如果做系统联调的流程分析跟踪时，配置所有的加速器寄存器的地址范围的触发，当总线上出现对这些地址的操作时，可以跟踪所有加速器寄存器中存储的信息和/或对这些寄存器的操作情况，即可知道加速器参数配置和调度情况；

定时和地址触发条件的组合：如果发现某帧物理层加速器异常，需要追查其详细的输入数据、输出数据及其配置和控制寄存器，那么就配置为该帧时间段的该模块的分配的地址段的触发；

地址和特定数据触发条件的组合：如果发现了某个地址对应的存储单元或寄存器被异常写了某个特定数据，即可配置触发条件为对该地址进行写入该特定数据的操作，从而检测向此地址写此数据的时间点、查找发出此写操作的主机等；

地址和特定数据触发条件的组合：如果发现软件数据与配置到加速器的输入数据不一致时，可以通过配置写该加速器的输入数据段为触发条件，同时使能总线捕获和总线访问使能，并且访问地址范围配置为对应的软件数据段，那么可以同时捕获跟踪写入该加速器的输入数据和对应的软件数据段，然后进行定位数据的一致性。

可选地，该跟踪模块200还可包括：

跟踪定时单元，用于提供定时信息。

跟踪定时单元提供的定时信息可以供跟踪产生单元220用于定时触发条件（如果包括）的判断，具体来说，跟踪定时单元可以是一个计数器。

如果片上系统芯片上已有计数器的情况下，例如GSM（全球移动通信系统）、CDMA（码分多址）、LTE（长期演进）等通信片上系统帧计数器，上述跟踪定时单元也可以从片上的计数器获取定时信息，所以在具体实施中，跟踪定时单元可以是跟踪模块200内部的独立计数器来产生并提供定时信息，也可以是从片上的计数器获取定时信息从而提供定时信息。

具体地，跟踪产生单元220包括：

总线解析子单元221，用于从总线获取总线信息，并对上述总线信息进行解析；

跟踪触发子单元222，用于将解析后得到的总线信息与上述跟踪触发条件进行比较，当上述解析后得到的总线信息满足上述跟踪触发条件时，根据上述第一设置信息触发总线访问，或者根据上述第二设置信息触发总线访问和触发总线捕获；

总线访问子单元223，用于当跟踪触发子单元222触发总线访问时，通过总线访问所述存储地址对应的存储单元和/或寄存器，以获取上述存储单元和/或寄存器中存储的信息作为跟踪信息。

进一步的，

所述跟踪产生单元220还可以包括：

总线捕获子单元224，用于当跟踪触发子单元222触发总线捕获时，将满足上述跟踪触发条件的上述解析后得到的总线信息锁存作为跟踪信息。

优选地，所述跟踪触发子单元222，还可用于将解析后得到的总线信息与上述跟踪触发条件进行比较，当上述解析后的总线信息满足上述跟踪触发条件时，使能总线访问，或同时使能总线访问和使能总线捕获。

实施例三：

本发明实施例提供一种跟踪模块300，该跟踪模块可用于片上系统芯片的跟踪，如图3所示，该跟踪模块300可以包括：

跟踪配置单元310，用于获取跟踪配置信息，并配置跟踪触发条件；

其中，上述跟踪配置信息包括上述跟踪触发条件、当触发条件满足时触发总线访问的第一设置信息，或当触发条件满足时触发总线访问和触发总线捕获的第二设置信息、至少一个存储地址；

跟踪产生单元320，用于当上述跟踪触发条件满足时，根据上述存储地址通过总线访问对应的存储单元和/或寄存器，以获取上述存储单元和/或寄存器中存储的信息作为跟踪信息；

跟踪产生单元320还可用于当上述跟踪触发条件满足时，通过总线捕获满足上述跟踪触发条件的总线信息，并将上述满足上述跟踪触发条件的总线信息锁存作为跟踪信息；

具体地，上述被锁存的跟踪信息可以存放在跟踪模块200的缓存中；

跟踪输出单元330，用于输出上述跟踪信息。

本实施例中，总线可以是采用某个标准的协议，如AXI总线（Advanced eXtensibleInterface，高级可扩展接口）、AHB总线(Advanced High performance Bus，先进高性能总线)等，也可以是其它专用的总线，本实施例对总线类型不做限制。

可选地，该跟踪模块300还可包括：

跟踪定时单元，用于提供定时信息。

跟踪定时单元提供的定时信息可以供跟踪产生单元320用于定时触发条件（如果包括）的判断，具体来说，跟踪定时单元可以是一个计数器。

如果片上系统芯片上已有计数器的情况下，例如GSM（全球移动通信系统）、CDMA（码分多址）、LTE（长期演进）等通信片上系统帧计数器，上述跟踪定时单元也可以从片上的计数器获取定时信息，所以在具体实施中，跟踪定时单元可以是跟踪模块200内部的独立计数器来产生并提供定时信息，也可以是从片上的计数器获取定时信息从而提供定时信息。

具体地，跟踪产生单元320包括：

总线解析子单元321，用于从总线获取总线信息，并对上述总线信息进行解析；

其中，如果总线解析子单元从总线获取的总线信息中包括跟踪配置总线信息，则其可对该跟踪配置总线信息进行解析，并将解析后得到的跟踪配置信息发送至跟踪配置单元310；

跟踪触发子单元322，用于将解析后得到的总线信息与上述跟踪触发条件进行比较，当上述解析后得到的总线信息满足上述跟踪触发条件时，根据上述第一设置信息触发总线访问，或根据上述第二设置信息触发总线访问和触发总线捕获；

总线访问子单元，用于当跟踪触发子单元322触发总线访问时，根据上述存储地址通过总线访问对应的存储单元和/或寄存器，以获取上述存储单元和/或寄存器中存储的信息作为跟踪信息。

进一步地，跟踪产生单元320还可包括：

总线捕获子单元324，用于当跟踪触发子单元322触发总线捕获时，将满足上述跟踪触发条件的上述解析后得到的总线信息锁存作为跟踪信息。

优选地，所述跟踪触发子单元222，还可用于将解析后得到的总线信息与上述跟踪触发条件进行比较，当上述解析后的总线信息满足上述跟踪触发条件时，使能总线访问，或同时使能总线访问和使能总线捕获。

相应的，跟踪配置单元310可以包括：

接收单元311，用于接收上述总线解析子单元321发送的跟踪配置信息；

配置子单元312，用于根据该跟踪配置信息，配置跟踪触发条件。

在本实施例中，由于利用了跟踪产生单元320中的总线解析子单元321来对跟踪配置总线信息进行解析，从而得到跟踪配置信息，则在跟踪配置单元中可以不包括从机适配器，有利于降低跟踪模块的制造成本。

实施例四：

本发明还提供一种片上系统芯片（SoC），该片上系统芯片可以包括主控器、片内存储器以及如实施例一或二或三所描述的跟踪模块，具体内容可以参考实施例一至三的描述，在此不予赘述。

优选地，该片上系统芯片还可以包括一些其它功能模块，例如加速器、协处理器等。

实施例五：

本发明还提供一种片上系统芯片的跟踪系统，该跟踪系统可以包括如实施例四所描述的片上系统芯片以及与该片上系统芯片连接的数据处理装置，该数据处理装置可以用于对片上系统芯片中的跟踪模块跟踪得到的跟踪信息进行处理和显示。

举例来说，该数据处理装置可以是个人计算机、服务器或者其它数据处理装置，在此不作具体的限定。

举例来说，片上系统芯片（具体是跟踪输出单元）可以通过但不限于UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)、SPI(SerialPeripheral Interface--串行外设接口)、USB（Universal Serial Bus，通用串行总线）等接口和数据处理装置进行连接，以将跟踪信息发送到数据处理装置。

实施例六：

本发明还提供一种跟踪方法，用于片上系统芯片的总线的跟踪，如图4所示，上述跟踪方法包括：

401、获取跟踪配置信息，并配置跟踪触发条件；

上述跟踪配置信息包括上述跟踪触发条件、至少一个存储地址；

402、在上述跟踪触发条件满足时，根据上述存储地址通过总线访问对应的存储单元和/或寄存器，以获取上述存储单元和/或寄存器中存储的信息作为跟踪信息；

403、输出上述跟踪信息。

进一步地，在上述输出上述跟踪信息的步骤之前，所述方法还包括：

当上述跟踪触发条件满足时，通过总线捕获满足上述跟踪触发条件的总线信息，并将上述满足上述跟踪触发条件的总线信息锁存作为跟踪信息。

下面以一个具体的实例来说明本发明提供的跟踪模块、方法、系统和片上芯片系统。

如图5所示，跟踪系统包括计算机和一个LTE基带片上系统芯片，该芯片中包括两个子系统，分别为ARM子系统和DSP（digital signal processor，数字信号处理器）子系统，其中，ARM子系统用于ARM的运行基带协议栈，DSP子系统用于物理层的调制解调和编解码。

ARM子系统包括ARM处理器、DMA1（Digital Media Adapter，数字媒体适配器）、协议栈加速器、外部存储器及外设接口，各个模块由片上总线1连接，总线1为AXI总线；

DSP子系统包括DSP、DMA2、物理层加速器和片内存储器、LTE系统的帧计数器，各个模块由片上总线2连接，总线2为DSP专用总线；

两个子系统的总线通过一个总线桥接，连通片上总线1和2。

此芯片中，ARM对应前面描述的跟踪系统的主控制器；

DSP、DMA1、DMA2、协议栈加速器、物理层加速器、片内存储器、片外存储器接口，都可以对应为前面描述的片上系统芯片的总线上的其他功能模块。其中，DSP在DSP专用总线上作为主控制器。

AXI总线和DSP专用总线，以及这两套总线的桥接单元，都对应前面描述的片上系统芯片的总线部分。

帧计数器对应为前面描述的片上系统芯片的跟踪模块中的跟踪定时单元。

在此片上系统芯片中，跟踪模块连接到2套总线上，同时完成AXI和DSP专用总线的监视，同时，LTE帧计数器的信号，连接到跟踪模块上为跟踪模块提供定时信息，跟踪模块可以通过此配置触发，也可以对此计数时间进行时间的捕获。另外，物理层加速器和协议栈加速器的启动信号和中断信号也连接到跟踪产生单元，可以通过配置所述启动信号和/或中断信号来触发跟踪。

计算机通过UART接口与该片上系统芯片连接，计算机可通过JTAG口配置跟踪配置信息，具体地可以通过调用ARM，配置跟踪模块。跟踪模块在跟踪触发条件满足时，可根据跟踪配置信息捕获总线信息和访问需要访问的存储器和/或寄存器中的信息，输出到UART接口。计算机接收到跟踪信息，进行分析打印成跟踪报告。

在此系统中，跟踪模块可包括的接口有：

1个AXI slave口（从机接口），即通过此接口进行跟踪配置总线信息的接收；

1个AXI master口（总线主机接口），跟踪模块通过此接口，可以对总线上所有IP的信息进行读取；

2个监控口，一个是总线解析单元与AXI总线的接口，另外一个是与DSP专用总线的接口；

1个帧计数器接口，从帧计数器上过来；

2个IP的状态信号线接口，从物理层加速器和协议栈加速器上分别连接过来。

此系统的总线解析子单元，包括AXI总线解析子单元和DSP专用总线解析子单元。

AXI总线解析子单元，依据标准的AXI总线协议，解析控制、地址和数据等信息。

DSP专用总线解析子单元，本实施例中自定义的总线协议如图6所示：

CSn=0，WRn=1，表示读，并且同时Addr（地址）有效，下一个周期对应Data（数据）有效；CSn=0，WRn=0，表示写，并且同时Addr和Data都有效。对应的协议解析单元对此协议判断，识别出有效的Addr和Data。

其中图6中，CLK（clock）表示计数器的时钟信号，CSn为片选信号，WRn为written的缩写，为读写信号。

以上各实施例均基于同一发明构思，在个别实施例中描述未详尽之处，可参考其它实施例中的描述。

本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：闪存盘、只读存储器（Read-Only Memory，ROM）、随机存取器（Random AccessMemory，RAM）、磁盘或光盘等。

以上对本发明实施例所提供的跟踪模块、方法、系统和片上系统芯片进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种跟踪模块，用于片上系统芯片的总线的跟踪，其特征在于，所述跟踪模块包括：

跟踪配置单元，用于获取跟踪配置信息，并配置跟踪触发条件；所述跟踪配置信息包括所述跟踪触发条件、至少一个存储地址；

跟踪产生单元，用于当所述跟踪触发条件满足时，根据所述存储地址通过总线访问对应的存储单元和/或寄存器，以获取所述存储单元和/或寄存器中存储的信息作为跟踪信息；

跟踪输出单元，用于输出所述跟踪信息；

其中，所述跟踪配置单元，具体用于：

接收所述跟踪产生单元从总线获取跟踪配置总线信息后，对所述跟踪配置总线信息进行解析得到的跟踪配置信息；

根据所述跟踪配置信息，配置跟踪触发条件，所述跟踪触发条件包括定时触发条件、地址触发条件、特定数据触发条件、特定模块状态触发条件以及特定主机触发条件中的任意一种触发条件或多种触发条件的组合；

其中，所述根据所述跟踪配置信息，配置跟踪触发条件包括：

当所述跟踪配置信息指示系统联调的流程分析跟踪时，所述触发条件为地址触发条件；

当所述跟踪配置信息指示某一帧物理层加速器异常时，所述触发条件为定时和地址触发条件的组合；

当所述跟踪配置信息指示某一地址对应的存储单元或寄存器被异常写了某个特定数据时，所述触发条件为地址和特定数据触发条件的组合；

当所述跟踪配置信息指示软件数据与配置到加速器的输入数据不一致时时，所述触发条件为地址和特定数据触发条件的组合。

2.根据权利要求1所述的跟踪模块，其特征在于，

所述跟踪产生单元还用于当所述跟踪触发条件满足时，通过总线捕获满足所述跟踪触发条件的总线信息，并将所述满足所述跟踪触发条件的总线信息锁存作为跟踪信息。

3.根据权利要求2所述的跟踪模块，其特征在于，所述跟踪配置信息还包括当触发条件满足时触发总线访问的第一设置信息，或者当触发条件满足时触发总线访问和触发总线捕获的第二设置信息；

所述跟踪产生单元包括：

总线解析子单元，用于从总线获取总线信息，并对所述总线信息进行解析；

跟踪触发子单元，用于将解析后得到的总线信息与所述跟踪触发条件进行比较，当所述解析后得到的总线信息满足所述跟踪触发条件时，根据所述第一设置信息触发总线访问，或根据所述第二设置信息触发总线访问和触发总线捕获；

总线访问子单元，用于当所述跟踪触发子单元触发总线访问时，根据所述存储地址通过总线访问对应的存储单元和/或寄存器，以获取所述存储单元和/或寄存器中存储的信息作为跟踪信息；

总线捕获子单元，用于当所述跟踪触发子单元触发总线捕获时，将满足所述跟踪触发条件的所述解析后得到的总线信息锁存作为跟踪信息。

4.根据权利要求3所述的跟踪模块，其特征在于，

所述总线解析子单元还用于从总线获取跟踪配置总线信息，对所述跟踪配置总线信息进行解析，并将解析后得到的跟踪配置信息发送至所述跟踪配置单元；

所述跟踪配置单元包括：

接收单元，用于接收所述总线解析子单元发送的跟踪配置信息；

配置子单元，用于根据所述跟踪配置信息，配置跟踪触发条件。

5.根据权利要求4所述的跟踪模块，其特征在于，所述跟踪模块还包括：

跟踪定时单元，用于提供定时信息。

6.根据权利要求1所述的跟踪模块，其特征在于，其特征在于，所述跟踪配置单元包括：

从机接口，用于从总线接收跟踪配置总线信息；

从机适配器，用于对所述跟踪配置总线信息进行解析，得到跟踪配置信息；

配置子单元，用于根据所述跟踪配置信息，配置跟踪触发条件。

7.一种片上系统芯片，其特征在于，所述片上系统芯片包括主控器、片内总线、片内存储器以及如权利要求1-6任一项所述的跟踪模块。

8.一种片上系统芯片的跟踪系统，其特征在于，包括如权利要求7所述的片上系统芯片以及与所述片上系统芯片连接的数据处理装置，所述数据处理装置用于对所述跟踪信息进行处理和显示。

9.一种跟踪方法，用于片上系统芯片的总线的跟踪，其特征在于，所述方法包括：

获取跟踪配置信息，并配置跟踪触发条件；所述跟踪配置信息包括所述跟踪触发条件、至少一个存储地址；

当所述跟踪触发条件满足时，根据所述存储地址通过总线访问对应的存储单元和/或寄存器，以获取所述存储单元和/寄存器中存储的信息作为跟踪信息；

输出所述跟踪信息；

其中，所述获取跟踪配置信息，并配置跟踪触发条件包括：

接收所述跟踪产生单元从总线获取跟踪配置总线信息后，对所述跟踪配置总线信息进行解析得到的跟踪配置信息；

根据所述跟踪配置信息，配置跟踪触发条件，所述跟踪触发条件包括定时触发条件、地址触发条件、特定数据触发条件、特定模块状态触发条件以及特定主机触发条件中的任意一种触发条件或多种触发条件的组合；

其中，所述根据所述跟踪配置信息，配置跟踪触发条件包括：

当所述跟踪配置信息指示系统联调的流程分析跟踪时，所述触发条件为地址触发条件；

当所述跟踪配置信息指示某一帧物理层加速器异常时，所述触发条件为定时和地址触发条件的组合；

当所述跟踪配置信息指示某一地址对应的存储单元或寄存器被异常写了某个特定数据时，所述触发条件为地址和特定数据触发条件的组合；

当所述跟踪配置信息指示软件数据与配置到加速器的输入数据不一致时时，所述触发条件为地址和特定数据触发条件的组合。

10.根据权利要求9所述的方法，其特征在于，

在所述输出所述跟踪信息之前，所述方法还包括：

当所述跟踪触发条件满足时，通过总线捕获满足所述跟踪触发条件的总线信息，并将所述满足所述跟踪触发条件的总线信息锁存作为跟踪信息。