CN111338996A - 一种支持多协议的复合总线控制器 - Google Patents

一种支持多协议的复合总线控制器 Download PDF

Info

Publication number
CN111338996A
CN111338996A CN202010104362.0A CN202010104362A CN111338996A CN 111338996 A CN111338996 A CN 111338996A CN 202010104362 A CN202010104362 A CN 202010104362A CN 111338996 A CN111338996 A CN 111338996A
Authority
CN
China
Prior art keywords
interface
protocol
slave
bus controller
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010104362.0A
Other languages
English (en)
Other versions
CN111338996B (zh
Inventor
刘尚
孙中琳
刘大铕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN202010104362.0A priority Critical patent/CN111338996B/zh
Publication of CN111338996A publication Critical patent/CN111338996A/zh
Application granted granted Critical
Publication of CN111338996B publication Critical patent/CN111338996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种支持多协议的复合总线控制器，通过建立该复合总线控制器，实现了支持AXI协议、AHB协议以及APB协议之间的协议转换，不需要主、从设备增加协议转换，简化了系统总线的互联难度，在AMBA协议2.0和3.0迭代升级情况下，支持AHB接口、APB接口和AXI接口的主从设备，增强了原有模块和IP的复用性。实现P‑Q多路复用器策略，对主机端接口和从机端接口之间的地址和数据信号在仲裁器和译码器的控制下进行选通，降低了在系统总线高频率时序收敛的难度。实现了N‑M全互联控制器对应AXI总线特性，满足系统总线高性能要求。

Description

一种支持多协议的复合总线控制器
技术领域
本发明涉及AMBA总线技术领域，具体涉及一种支持多协议的复合总线控制器。
背景技术
AMBA(Advanced Microcontroller Bus Architecture)总线协议是由ARM公司研发退出的片上总线协议。AMBA 2.0版定义了三组总线：AHB(Advanced High-performanceBus)、ASB(Advanced System Bus)和APB(Advanced Peripheral Bus)。AHB总线协议是AMBA2.0协议最重要的一部分，被大多数SoC设计采用，用于高性能、高时钟频率的系统结构，APB总线用于连接外部设备，对性能要求不高，而考虑低功耗问题时使用。AXI(AdvancedeXtensible Interface)总线协议是AMBA 3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。AXI是AMBA中一个新的高性能协议。AXI技术丰富了现有的AMBA标准内容，满足超高性能和复杂的片上系统(SoC)设计的需求。AXI系统总线是AXI总线系统中的控制器，连接多个AXI MASTER主设备到多个AXI SLAVE从设备，实现多个内存映射的设备之间的地址和数据传输。目前系统总线可支持N-M全互联工作模式，支持读写通道并行发送，支持乱序传输，能够有效地利用总线的带宽，具有高灵活性和高效性等优势。但由于AMBA总线协议的迭代，部分模块依然保留AHB或APB接口，并且AHB总线具有在系统高频率下易于实现时序收敛等优点，因此如何实现AXI与AHB、APB协议的兼容互换互连成为需要研究的方向。
发明内容
本发明为了克服以上技术的不足，提供了一种支持AXI、AHB、APB总线协议之间的转换，实现全互联互联总线和多路复用器的支持多协议的复合总线控制器。本发明克服其技术问题所采用的技术方案是：
一种支持多协议的复合总线控制器，包括：
M个主机端接口Ⅰ、N个主机端接口Ⅱ以及O个从机端接口，每个主机端接口Ⅱ与O个从机端接口相连接构成N-M全互联控制器；
SASD总线控制器，M个主机端接口Ⅰ连接于SASD总线控制器的输入端，O个从机端接口连接于SASD总线控制器的输出端，当主机端接口Ⅰ发出连接某一从机端接口时，SASD总线控制器选通该主机端接口Ⅰ与该从机端接口；
主机端接口Ⅰ包括用于发送APB协议信号的信号接口M1′、用于发送AHB协议信号的信号接口M1″、用于发送接收AXI协议信号的信号接口M1″′以及连接于信号接口M1′、信号接口M1″以及信号接口M1″′的协议选择组件Ⅰ，所述协议选择组件Ⅰ将信号接口M1′发出的APB协议信号以及信号接口M1″发出的AHB协议信号转换为AXI协议信号后进行封装包操作；
从机端接口包括用于接收APB协议信号的信号接口S1′、用于接收AHB协议信号的信号接口S2″、用于接收AXI协议信号的信号接口S2″′以及协议择组件Ⅱ，协议择组件Ⅱ输入端连接于协议选择组件Ⅰ的输出端，协议选择组件Ⅱ的输出端连接于信号接口S1′、信号接口S2″以及信号接口S2″′，协议选择组件Ⅱ将协议选择组件Ⅰ发出的封装包进行拆解，拆解后将AXI协议信号转换为APB信号后发送至信号接口S1′或将AXI协议信号转换为AHB信号后发送至信号接口S2″。
进一步的，上述SASD总线控制器包括：
仲裁单元，其接收主机端接口Ⅰ发出的读写操作请求并对读写操作请求进行仲裁；
多路选择单元Ⅰ，其连接于仲裁单元，多路选择单元Ⅰ将经仲裁单元仲裁授权后的读写操作请求开启通路；
地址译码器，连接于多路选择单元Ⅰ，地址译码器对读写操作请求进行译码，译码得到对应连接的从机端接口的地址；以及
多路选择单元Ⅱ，其连接于地址译码器，多路选择单元Ⅱ开启译码得到对应连接的从机端接口的连接通路。
协议选择组件Ⅰ将信号接口M1″′发出的AXI协议信号中去除从机端接口不支持的协议后进行封装包操作。
优选的，上述主机端接口Ⅱ中设有唯一的TAG信号，读数据通道和写相应通道中的TAG信号决定选通向所需的主机端接口Ⅱ申请仲裁。
优选的，上述从机端接口设有唯一的地址空间，写指令通道和读指令通道空地址空间匹配决定选通所需的从机端接口申请仲裁。
本发明的有益效果是：通过建立该复合总线控制器，实现了支持AXI协议、AHB协议以及APB协议之间的协议转换，不需要主、从设备增加协议转换，简化了系统总线的互联难度，在AMBA协议2.0和3.0迭代升级情况下，支持AHB接口、APB接口和AXI接口的主从设备，增强了原有模块和IP的复用性。实现P-Q多路复用器策略，对主机端接口和从机端接口之间的地址和数据信号在仲裁器和译码器的控制下进行选通，降低了在系统总线高频率时序收敛的难度。实现了N-M全互联控制器对应AXI总线特性，满足系统总线高性能要求。
附图说明
图1为本发明的多协议复合总线控制器的结构图；
图2为本发明的SASD控制器的架构图；
图3为本发明的主机端接口的架构图；
图4为本发明的从机端接口的架构图。
具体实施方式
下面结合附图1至附图4对本发明做进一步说明。
一种支持多协议的复合总线控制器，包括：M个主机端接口Ⅰ、N个主机端接口Ⅱ以及O个从机端接口，每个主机端接口Ⅱ与O个从机端接口相连接构成N-M全互联控制器；SASD总线控制器，M个主机端接口Ⅰ连接于SASD总线控制器的输入端，O个从机端接口连接于SASD总线控制器的输出端，当主机端接口Ⅰ发出连接某一从机端接口时，SASD总线控制器选通该主机端接口Ⅰ与该从机端接口；主机端接口Ⅰ包括用于发送APB协议信号的信号接口M1′、用于发送AHB协议信号的信号接口M1″、用于发送接收AXI协议信号的信号接口M1″′以及连接于信号接口M1′、信号接口M1″以及信号接口M1″′的协议选择组件Ⅰ，所述协议选择组件Ⅰ将信号接口M1′发出的APB协议信号以及信号接口M1″发出的AHB协议信号转换为AXI协议信号后进行封装包操作；从机端接口包括用于接收APB协议信号的信号接口S1′、用于接收AHB协议信号的信号接口S2″、用于接收AXI协议信号的信号接口S2″′以及协议择组件Ⅱ，协议择组件Ⅱ输入端连接于协议选择组件Ⅰ的输出端，协议选择组件Ⅱ的输出端连接于信号接口S1′、信号接口S2″以及信号接口S2″′，协议选择组件Ⅱ将协议选择组件Ⅰ发出的封装包进行拆解，拆解后将AXI协议信号转换为APB信号后发送至信号接口S1′或将AXI协议信号转换为AHB信号后发送至信号接口S2″。
通过建立该复合总线控制器，实现了支持AXI协议、AHB协议以及APB协议之间的协议转换，不需要主、从设备增加协议转换，简化了系统总线的互联难度，在AMBA协议2.0和3.0迭代升级情况下，支持AHB接口、APB接口和AXI接口的主从设备，增强了原有模块和IP的复用性。实现P-Q多路复用器策略，对主机端接口和从机端接口之间的地址和数据信号在仲裁器和译码器的控制下进行选通，降低了在系统总线高频率时序收敛的难度。实现了N-M全互联控制器对应AXI总线特性，实现了读写命令通道、读写数据通道、写响应通道分别单独仲裁，每一个主机端接口Ⅰ、主机端接口Ⅱ从机端接口均实行独立仲裁，极大的提高了系统总线的传输性能，满足系统总线高性能要求。
进一步的，上述SASD总线控制器包括：
仲裁单元，其接收主机端接口Ⅰ发出的读写操作请求并对读写操作请求进行仲裁；
多路选择单元Ⅰ，其连接于仲裁单元，多路选择单元Ⅰ将经仲裁单元仲裁授权后的读写操作请求开启通路；
地址译码器，连接于多路选择单元Ⅰ，地址译码器对读写操作请求进行译码，译码得到对应连接的从机端接口的地址；以及
多路选择单元Ⅱ，其连接于地址译码器，多路选择单元Ⅱ开启译码得到对应连接的从机端接口的连接通路。
协议选择组件Ⅰ将信号接口M1″′发出的AXI协议信号中去除从机端接口不支持的协议后进行封装包操作。
进一步的，上述主机端接口Ⅱ中设有唯一的TAG信号，读数据通道和写相应通道中的TAG信号决定选通向所需的主机端接口Ⅱ申请仲裁。从机端接口设有唯一的地址空间，写指令通道和读指令通道空地址空间匹配决定选通所需的从机端接口申请仲裁。多通道的独立仲裁，不仅实现了读写指令的隔离，也可以使主机端接口Ⅱ按照自己工作需求来决定先完成哪个从机端接口的读操作。

Claims (5)

1.一种支持多协议的复合总线控制器，其特征在于，包括：
M个主机端接口Ⅰ、N个主机端接口Ⅱ以及O个从机端接口，每个主机端接口Ⅱ与O个从机端接口相连接构成N-M全互联控制器；
SASD总线控制器，M个主机端接口Ⅰ连接于SASD总线控制器的输入端，O个从机端接口连接于SASD总线控制器的输出端，当主机端接口Ⅰ发出连接某一从机端接口时，SASD总线控制器选通该主机端接口Ⅰ与该从机端接口；
主机端接口Ⅰ包括用于发送APB协议信号的信号接口M1′、用于发送AHB协议信号的信号接口M1″、用于发送接收AXI协议信号的信号接口M1″′以及连接于信号接口M1′、信号接口M1″以及信号接口M1″′的协议选择组件Ⅰ，所述协议选择组件Ⅰ将信号接口M1′发出的APB协议信号以及信号接口M1″发出的AHB协议信号转换为AXI协议信号后进行封装包操作；
从机端接口包括用于接收APB协议信号的信号接口S1′、用于接收AHB协议信号的信号接口S2″、用于接收AXI协议信号的信号接口S2″′以及协议择组件Ⅱ，协议择组件Ⅱ输入端连接于协议选择组件Ⅰ的输出端，协议选择组件Ⅱ的输出端连接于信号接口S1′、信号接口S2″以及信号接口S2″′，协议选择组件Ⅱ将协议选择组件Ⅰ发出的封装包进行拆解，拆解后将AXI协议信号转换为APB信号后发送至信号接口S1′或将AXI协议信号转换为AHB信号后发送至信号接口S2″。
2.根据权利要求1所述的支持多协议的复合总线控制器，其特征在于，所述SASD总线控制器包括：
仲裁单元，其接收主机端接口Ⅰ发出的读写操作请求并对读写操作请求进行仲裁；
多路选择单元Ⅰ，其连接于仲裁单元，多路选择单元Ⅰ将经仲裁单元仲裁授权后的读写操作请求开启通路；
地址译码器，连接于多路选择单元Ⅰ，地址译码器对读写操作请求进行译码，译码得到对应连接的从机端接口的地址；以及
多路选择单元Ⅱ，其连接于地址译码器，多路选择单元Ⅱ开启译码得到对应连接的从机端接口的连接通路。
3.根据权利要求1所述的支持多协议的复合总线控制器，其特征在于：协议选择组件Ⅰ将信号接口M1″′发出的AXI协议信号中去除从机端接口不支持的协议后进行封装包操作。
4.根据权利要求1所述的支持多协议的复合总线控制器，其特征在于：所述主机端接口Ⅱ中设有唯一的TAG信号，读数据通道和写相应通道中的TAG信号决定选通向所需的主机端接口Ⅱ申请仲裁。
5.根据权利要求1所述的支持多协议的复合总线控制器，其特征在于：所述从机端接口设有唯一的地址空间，写指令通道和读指令通道空地址空间匹配决定选通所需的从机端接口申请仲裁。
CN202010104362.0A 2020-02-20 2020-02-20 一种支持多协议的复合总线控制器 Active CN111338996B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010104362.0A CN111338996B (zh) 2020-02-20 2020-02-20 一种支持多协议的复合总线控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010104362.0A CN111338996B (zh) 2020-02-20 2020-02-20 一种支持多协议的复合总线控制器

Publications (2)

Publication Number Publication Date
CN111338996A true CN111338996A (zh) 2020-06-26
CN111338996B CN111338996B (zh) 2022-04-22

Family

ID=71183551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010104362.0A Active CN111338996B (zh) 2020-02-20 2020-02-20 一种支持多协议的复合总线控制器

Country Status (1)

Country Link
CN (1) CN111338996B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112929252A (zh) * 2021-05-11 2021-06-08 上海擎昆信息科技有限公司 一种适用于总线端口的并行数据传输系统及方法
CN112965924A (zh) * 2021-02-26 2021-06-15 西安微电子技术研究所 一种AHB-to-AXI桥接器及激进式处理方法
CN113496108A (zh) * 2021-06-29 2021-10-12 山东华芯半导体有限公司 一种应用于仿真的cpu模型
CN114416621A (zh) * 2021-12-29 2022-04-29 苏州雄立科技有限公司 一种基于axi协议的总线通信方法及装置
CN116633719A (zh) * 2023-07-20 2023-08-22 北谷电子(无锡)有限公司 数据传输架构、方法、电子设备和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1852296A (zh) * 2005-09-30 2006-10-25 华为技术有限公司 一种多协议支持系统及方法
KR101015939B1 (ko) * 2010-08-10 2011-02-23 주식회사 휴미디어 Ｍｈｕ 광신호 절체장치
CN104281548A (zh) * 2013-07-03 2015-01-14 炬芯（珠海）科技有限公司 一种基于axi总线传输数据的方法、装置及系统
CN206922798U (zh) * 2017-04-06 2018-01-23 北京首都机场节能技术服务有限公司 一种多协议转换器、数据发送设备及通信系统
CN110430219A (zh) * 2019-08-24 2019-11-08 深圳旦倍科技有限公司 多种协议物联网设备自适配的方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1852296A (zh) * 2005-09-30 2006-10-25 华为技术有限公司 一种多协议支持系统及方法
KR101015939B1 (ko) * 2010-08-10 2011-02-23 주식회사 휴미디어 Ｍｈｕ 광신호 절체장치
CN104281548A (zh) * 2013-07-03 2015-01-14 炬芯（珠海）科技有限公司 一种基于axi总线传输数据的方法、装置及系统
CN206922798U (zh) * 2017-04-06 2018-01-23 北京首都机场节能技术服务有限公司 一种多协议转换器、数据发送设备及通信系统
CN110430219A (zh) * 2019-08-24 2019-11-08 深圳旦倍科技有限公司 多种协议物联网设备自适配的方法及系统

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112965924A (zh) * 2021-02-26 2021-06-15 西安微电子技术研究所 一种AHB-to-AXI桥接器及激进式处理方法
CN112965924B (zh) * 2021-02-26 2023-02-24 西安微电子技术研究所 一种AHB-to-AXI桥接器及激进式处理方法
CN112929252A (zh) * 2021-05-11 2021-06-08 上海擎昆信息科技有限公司 一种适用于总线端口的并行数据传输系统及方法
CN112929252B (zh) * 2021-05-11 2021-07-09 上海擎昆信息科技有限公司 一种适用于总线端口的并行数据传输系统及方法
CN113496108A (zh) * 2021-06-29 2021-10-12 山东华芯半导体有限公司 一种应用于仿真的cpu模型
CN113496108B (zh) * 2021-06-29 2024-03-15 山东华芯半导体有限公司 一种应用于仿真的cpu模型
CN114416621A (zh) * 2021-12-29 2022-04-29 苏州雄立科技有限公司 一种基于axi协议的总线通信方法及装置
CN114416621B (zh) * 2021-12-29 2023-08-15 苏州雄立科技有限公司 一种基于axi协议的总线通信方法及装置
CN116633719A (zh) * 2023-07-20 2023-08-22 北谷电子(无锡)有限公司 数据传输架构、方法、电子设备和存储介质
CN116633719B (zh) * 2023-07-20 2024-03-01 北谷电子(无锡)有限公司 数据传输架构、方法、电子设备和存储介质

Also Published As

Publication number Publication date
CN111338996B (zh) 2022-04-22

Similar Documents

Publication Publication Date Title
CN111338996B (zh) 一种支持多协议的复合总线控制器
JP4799417B2 (ja) ホストコントローラ
US8165120B2 (en) Buffering architecture for packet injection and extraction in on-chip networks
US7506077B2 (en) Unified controller having host and device functionality
US5826048A (en) PCI bus with reduced number of signals
CN112965924B (zh) 一种AHB-to-AXI桥接器及激进式处理方法
CN109634900B (zh) 一种基于axi协议的多层次低延迟互连结构
CN109656851B (zh) 一种时间确定的包括多路高速总线通道及共享接口的系统
CN116841932B (zh) 一种可灵活连接的便携式高速数据存取设备及其工作方法
CN105224488A (zh) 一种pci总线控制器及其控制方法
CN110635985A (zh) 一种FlexRay-CPCIe通信模块
WO2021113778A1 (en) Data transfers between a memory and a distributed compute array
US6925519B2 (en) Automatic translation from SCSI command protocol to ATA command protocol
US9104819B2 (en) Multi-master bus architecture for system-on-chip
CN109840233A (zh) 基于fpga的60x总线桥接系统、方法及介质
CN117806999A (zh) 一种位宽和通道可调的片上总线
CN109522251A (zh) 一种基于PXIe总线的高速同步串口卡及其工作方法
CN112231261A (zh) 一种用于axi总线的id号压缩装置
CN115328832B (zh) 一种基于pcie dma的数据调度系统与方法
CN111221754A (zh) 一种自带防读写冲突功能的存储装置
CN116737624A (zh) 一种高性能数据存取装置
CN108055460B (zh) 高速图像处理和采集系统
CN115934436A (zh) 一种光通信总线测试板卡
CN111241024A (zh) 一种全互联axi总线的级联方法
CN112835834A (zh) 数据传输系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant