CN111241024A - 一种全互联axi总线的级联方法 - Google Patents
一种全互联axi总线的级联方法 Download PDFInfo
- Publication number
- CN111241024A CN111241024A CN202010103905.7A CN202010103905A CN111241024A CN 111241024 A CN111241024 A CN 111241024A CN 202010103905 A CN202010103905 A CN 202010103905A CN 111241024 A CN111241024 A CN 111241024A
- Authority
- CN
- China
- Prior art keywords
- subsystem
- slave
- host
- cascade
- interactive device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000002452 interceptive effect Effects 0.000 claims description 45
- 230000003993 interaction Effects 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 abstract description 12
- 238000004891 communication Methods 0.000 abstract description 4
- 239000013598 vector Substances 0.000 abstract description 3
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
一种全互联AXI总线的级联方法，在不增加信号的情况下，级联中枢单元解析该信号选通对应的子系统内的通道传输，缩短了AXI系统总线内的关键路径延迟，降低全互联系统时序收敛难度。由于每一个AXI子系统均实行独立仲裁，对应不同的系统环境，可以灵活配置子系统内每一个主机端和从机端的仲裁优先级向量，保证系统总线的独立性和灵活性。每一个AXI子系统均实现了N‑M全互联，因此支持在同一时刻不同子系统内的主机端同时发起读写操作，支持并行通信能力，提高系统总线的带宽和传输高效性。每个子系统之间相互独立、子系统内的各主从机之间相互独立，子系统插拔和主从机的增减不影响原有系统架构，更便于进行系统级联。
Description
技术领域
本发明涉及AXI总线技术领域，具体涉及一种全互联AXI总线的级联方法。
背景技术
AXI（Advanced eXtensible Interface)是一种总线协议，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写地址通道、并支持显著传输访问和乱序访问。AXI是AMBA中一个新的高性能协议。AXI技术丰富了现有的AMBA标准内容，满足超高性能和复杂的片上系统（SoC）设计的需求。随着芯片复杂程度剧增，AXI系统总线面临互联延迟、存储带宽、功耗极限等问题。
AXI系统总线是AXI总线系统中的控制器，连接多个AXI MASTER主设备到多个AXISLAVE从设备，实现多个内存映射的设备之间的地址和数据传输。AXI的全互联总线架构，允许系统中同时存在多个主机和多个从机之间的传输通路，但随着系统规模的逐渐扩大，主从机数目指数级增长，系统设计的时序收敛成为限制系统性能的难题。为了使系统在高频率下运行，只能放弃全互联的形式，系统总线由多个MASTER主设备共享，多个MASTER可同时发起读写操作，系统总线中的仲裁器负责仲裁MASTER主设备的指令，通过冲裁将总线授权给对应的MASTER，将指令发送给对应SLAVE从设备，但一方面无法实现多个MASTER主设备同时通信，这种串行访问机制限制了系统总线的带宽和传输效率；另一方面由于系统总线地址资源并不能随着主机端口的增加而无线扩展，也不能随着需求变更而随意更改总线架构，降低了系统总线的可扩展性和可重用性。
发明内容
本发明为了克服以上技术的不足，提供了一种切割成若干全互联子系统，解决系统时序收敛问题，提高系统最高工作频率，提高系统总线带宽的全互联AXI总线的级联方法。
本发明克服其技术问题所采用的技术方案是：
一种全互联AXI总线的级联方法，包括如下步骤：
a)在AXI总线中设置N个子系统，N为大于等于2的正整数，子系统中包括若干主机端和若干从机端，每个主机端均与各个从机端相连接；
b)设置级联中枢单元，在级联中枢单元中设置有N组交互装置Ⅰ，在每个子系统中设置有交互装置Ⅱ，每个子系统通过交互装置Ⅱ与级联中枢单元的对应的交互装置Ⅰ相互交互连接；
c)当一个子系统中的一主机端访问该子系统中的一从机端时，该主机端直接访问该从机端；
d)当一个子系统中的一主机端访问其它子系统中的一从机端时，发出访问请求的子系统中的主机端将访问请求发送至交互装置Ⅱ，该交互装置Ⅱ将访问请求信息通过与其交互连接的交互装置Ⅰ发送至级联中枢单元，级联中枢单元将访问请求发送至与所需访问的子系统相交互连接的交互装置Ⅰ上，该交互装置Ⅰ将访问请求发送至与其交互连接的子系统中的交互装置Ⅱ，该子系统的交互装置Ⅱ将访问请求发送至对应的从机端。
优选的，步骤b)中的交互装置Ⅰ包括设置于级联中枢单元上的中枢单元主机端接口和中枢单元从机端接口，每个交互装置Ⅰ的中枢单元主机端接口均与除该交互装置Ⅰ之外的其它各个交互装置Ⅰ的中枢单元从机端接口相连接。
优选的，步骤b)中的交互装置Ⅱ包括设置于子系统中的子系统主机端接口和子系统从机端接口，子系统中的各个主机端连接于子系统从机端接口，子系统中的各个从极端连接于子系统主机端接口，子系统主机端接口连接于级联中枢单元上对应的交互装置Ⅰ中的中枢单元从机端接口，子系统从机端接口连接于级联中枢单元上对应的交互装置Ⅰ中的中枢单元主机端接口。
优选的，步骤d)中发出访问请求的子系统中的主机端利用AXI总线中的user信号或region信号或id信号发出包含所要访问的子系统编号的信号。
本发明的有益效果是：在不增加信号的情况下，级联中枢单元解析该信号选通对应的子系统内的通道传输，缩短了AXI系统总线内的关键路径延迟，降低全互联系统时序收敛难度。由于每一个AXI子系统均实行独立仲裁，对应不同的系统环境，可以灵活配置子系统内每一个主机端和从机端的仲裁优先级向量，保证系统总线的独立性和灵活性。每一个AXI子系统均实现了N-M全互联，因此支持在同一时刻不同子系统内的主机端同时发起读写操作，支持并行通信能力，提高系统总线的带宽和传输高效性。每个子系统之间相互独立、子系统内的各主从机之间相互独立，子系统插拔和主从机的增减不影响原有系统架构，更便于进行系统级联，更契合低功耗设计理念。
附图说明
图1为本发明的全互联总线级联的结构框图。
具体实施方式
下面结合附图1对本发明做进一步说明。
一种全互联AXI总线的级联方法，包括如下步骤：
a)在AXI总线中设置N个子系统，N为大于等于2的正整数，子系统中包括若干主机端和若干从机端，每个主机端均与各个从机端相连接；
b)设置级联中枢单元，在级联中枢单元中设置有N组交互装置Ⅰ，在每个子系统中设置有交互装置Ⅱ，每个子系统通过交互装置Ⅱ与级联中枢单元的对应的交互装置Ⅰ相互交互连接；
c)当一个子系统中的一主机端访问该子系统中的一从机端时，该主机端直接访问该从机端；
d)当一个子系统中的一主机端访问其它子系统中的一从机端时，发出访问请求的子系统中的主机端将访问请求发送至交互装置Ⅱ，该交互装置Ⅱ将访问请求信息通过与其交互连接的交互装置Ⅰ发送至级联中枢单元，级联中枢单元将访问请求发送至与所需访问的子系统相交互连接的交互装置Ⅰ上，该交互装置Ⅰ将访问请求发送至与其交互连接的子系统中的交互装置Ⅱ，该子系统的交互装置Ⅱ将访问请求发送至对应的从机端。
在不增加信号的情况下，级联中枢单元解析该信号选通对应的子系统内的通道传输，缩短了AXI系统总线内的关键路径延迟，降低全互联系统时序收敛难度。由于每一个AXI子系统均实行独立仲裁，对应不同的系统环境，可以灵活配置子系统内每一个主机端和从机端的仲裁优先级向量，保证系统总线的独立性和灵活性。每一个AXI子系统均实现了N-M全互联，因此支持在同一时刻不同子系统内的主机端同时发起读写操作，支持并行通信能力，提高系统总线的带宽和传输高效性。每个子系统之间相互独立、子系统内的各主从机之间相互独立，子系统插拔和主从机的增减不影响原有系统架构，更便于进行系统级联，更契合低功耗设计理念。
进一步的，步骤b)中的交互装置Ⅰ包括设置于级联中枢单元上的中枢单元主机端接口和中枢单元从机端接口，每个交互装置Ⅰ的中枢单元主机端接口均与除该交互装置Ⅰ之外的其它各个交互装置Ⅰ的中枢单元从机端接口相连接。步骤b)中的交互装置Ⅱ包括设置于子系统中的子系统主机端接口和子系统从机端接口，子系统中的各个主机端连接于子系统从机端接口，子系统中的各个从极端连接于子系统主机端接口，子系统主机端接口连接于级联中枢单元上对应的交互装置Ⅰ中的中枢单元从机端接口，子系统从机端接口连接于级联中枢单元上对应的交互装置Ⅰ中的中枢单元主机端接口。
优选的，步骤d)中发出访问请求的子系统中的主机端利用AXI总线中的user信号或region信号或id信号发出包含所要访问的子系统编号的信号，不额外增加信号。
下面通过一个具体的实例对本发明做出进一步说明：
如附图1所示，当子系统4的主机端M1要访问子系统2的从机端S3时，子系统4的主机端M1发起访问从机端S3的读写操作，子系统4中的仲裁模块通过解析主机端M1发出的user信号或region信号或id信号判读该读写操作是访问子系统2。（假如子系统4中的主机端M1访问子系统4内的从机端，仲裁模块输出信号选通对应的从机通道）。子系统4中的仲裁模块输出信号选通子系统4的子系统从机端接口
，子系统4的子系统从机端接口接受访问读写操作后，向对应连接的中枢单元主机端接口M4，级联中枢单元内的仲裁模块通过解析中枢单元主机端接口M4发出的user信号或region信号或id信号判断该读写操作是访问子系统2，映射到级联中枢系统内的与子系统2连接的中枢单元从机端接口S2，级联中枢系统内的中枢单元从机端接口S2接收读写访问后通过仲裁模块输出信号选通子系统2内的子系统主机端接口
，子系统主机端接口
发起读写操作，子系统2的仲裁模块通过地址译码映射到子系统2内对应的从机端S3，从机端S3接收读写指令，完成读写操作。
Claims (4)
1.一种全互联AXI总线的级联方法，其特征在于，包括如下步骤：
a)在AXI总线中设置N个子系统，N为大于等于2的正整数，子系统中包括若干主机端和若干从机端，每个主机端均与各个从机端相连接；
b)设置级联中枢单元，在级联中枢单元中设置有N组交互装置Ⅰ，在每个子系统中设置有交互装置Ⅱ，每个子系统通过交互装置Ⅱ与级联中枢单元的对应的交互装置Ⅰ相互交互连接；
c)当一个子系统中的一主机端访问该子系统中的一从机端时，该主机端直接访问该从机端；
d)当一个子系统中的一主机端访问其它子系统中的一从机端时，发出访问请求的子系统中的主机端将访问请求发送至交互装置Ⅱ，该交互装置Ⅱ将访问请求信息通过与其交互连接的交互装置Ⅰ发送至级联中枢单元，级联中枢单元将访问请求发送至与所需访问的子系统相交互连接的交互装置Ⅰ上，该交互装置Ⅰ将访问请求发送至与其交互连接的子系统中的交互装置Ⅱ，该子系统的交互装置Ⅱ将访问请求发送至对应的从机端。
2.根据权利要求1所述的全互联AXI总线的级联方法，其特征在于：步骤b)中的交互装置Ⅰ包括设置于级联中枢单元上的中枢单元主机端接口和中枢单元从机端接口，每个交互装置Ⅰ的中枢单元主机端接口均与除该交互装置Ⅰ之外的其它各个交互装置Ⅰ的中枢单元从机端接口相连接。
3.根据权利要求2所述的全互联AXI总线的级联方法，其特征在于：步骤b)中的交互装置Ⅱ包括设置于子系统中的子系统主机端接口和子系统从机端接口，子系统中的各个主机端连接于子系统从机端接口，子系统中的各个从极端连接于子系统主机端接口，子系统主机端接口连接于级联中枢单元上对应的交互装置Ⅰ中的中枢单元从机端接口，子系统从机端接口连接于级联中枢单元上对应的交互装置Ⅰ中的中枢单元主机端接口。
4.根据权利要求1所述的全互联AXI总线的级联方法，其特征在于：步骤d)中发出访问请求的子系统中的主机端利用AXI总线中的user信号或region信号或id信号发出包含所要访问的子系统编号的信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010103905.7A CN111241024A (zh) | 2020-02-20 | 2020-02-20 | 一种全互联axi总线的级联方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010103905.7A CN111241024A (zh) | 2020-02-20 | 2020-02-20 | 一种全互联axi总线的级联方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111241024A true CN111241024A (zh) | 2020-06-05 |
Family
ID=70869968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010103905.7A Pending CN111241024A (zh) | 2020-02-20 | 2020-02-20 | 一种全互联axi总线的级联方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111241024A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114968865A (zh) * | 2022-07-22 | 2022-08-30 | 中科声龙科技发展（北京）有限公司 | 总线传输结构及方法、芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103294612A (zh) * | 2013-03-22 | 2013-09-11 | 浪潮电子信息产业股份有限公司 | 一种在多级缓存一致性域系统局部域构造Share-F状态的方法 |
| CN103870435A (zh) * | 2014-03-12 | 2014-06-18 | 华为技术有限公司 | 服务器及数据访问方法 |
| CN105912492A (zh) * | 2016-04-01 | 2016-08-31 | 西北工业大学 | Axi互联总线的扩展方法 |
| CN110716888A (zh) * | 2019-09-27 | 2020-01-21 | 山东华芯半导体有限公司 | 一种axi总线缓存机制的实现方法 |
-
2020
- 2020-02-20 CN CN202010103905.7A patent/CN111241024A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103294612A (zh) * | 2013-03-22 | 2013-09-11 | 浪潮电子信息产业股份有限公司 | 一种在多级缓存一致性域系统局部域构造Share-F状态的方法 |
| CN103870435A (zh) * | 2014-03-12 | 2014-06-18 | 华为技术有限公司 | 服务器及数据访问方法 |
| CN105912492A (zh) * | 2016-04-01 | 2016-08-31 | 西北工业大学 | Axi互联总线的扩展方法 |
| CN110716888A (zh) * | 2019-09-27 | 2020-01-21 | 山东华芯半导体有限公司 | 一种axi总线缓存机制的实现方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114968865A (zh) * | 2022-07-22 | 2022-08-30 | 中科声龙科技发展（北京）有限公司 | 总线传输结构及方法、芯片 |
| CN114968865B (zh) * | 2022-07-22 | 2022-09-27 | 中科声龙科技发展（北京）有限公司 | 总线传输结构及方法、芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109471816B (zh) | 一种基于描述符的pcie总线dma控制器及数据传输控制方法 | |
| WO2021207919A1 (zh) | 控制器、存储器件访问系统、电子设备和数据传输方法 | |
| US7191268B2 (en) | Combined host interface controller for conducting communication between a host system and multiple devices in multiple protocols | |
| US7305510B2 (en) | Multiple master buses and slave buses transmitting simultaneously | |
| US6199133B1 (en) | Management communication bus for networking devices | |
| EP1021756B1 (en) | Direct memory access (dma) transactions on a low pin count bus | |
| US6769046B2 (en) | System-resource router | |
| US6108738A (en) | Multi-master PCI bus system within a single integrated circuit | |
| CN111338996B (zh) | 一种支持多协议的复合总线控制器 | |
| CN108228492B (zh) | 一种多通道ddr交织控制方法及装置 | |
| US6801971B1 (en) | Method and system for shared bus access | |
| US7136400B2 (en) | Method and apparatus for multiplexing multiple protocol handlers on a shared memory bus | |
| US6493785B1 (en) | Communication mode between SCSI devices | |
| CN112988647A (zh) | 一种TileLink总线到AXI4总线转换系统及方法 | |
| US11704263B2 (en) | Configurable multi-function PCIe endpoint controller in an SoC | |
| CN111241024A (zh) | 一种全互联axi总线的级联方法 | |
| US11169947B2 (en) | Data transmission system capable of transmitting a great amount of data | |
| CN213582152U (zh) | 台式机和服务器系统的pcie信号位宽自动切换装置 | |
| US6804737B2 (en) | Methods and systems for intelligent I/O controller with channel expandability via master/slave configuration | |
| US5664213A (en) | Input/output (I/O) holdoff mechanism for use in a system where I/O device inputs are fed through a latency introducing bus | |
| KR100487218B1 (ko) | 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법 | |
| CN110765057A (zh) | 一种基于spi通信的端口复用系统 | |
| CN113961502B (zh) | 一种交换机接口管理系统和方法 | |
| US20210334230A1 (en) | Method for accessing data bus, accessing system, and device | |
| CN117806999A (zh) | 一种位宽和通道可调的片上总线 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200605 |