CN113961502B - 一种交换机接口管理系统和方法 - Google Patents

一种交换机接口管理系统和方法 Download PDF

Info

Publication number
CN113961502B
CN113961502B CN202111196255.6A CN202111196255A CN113961502B CN 113961502 B CN113961502 B CN 113961502B CN 202111196255 A CN202111196255 A CN 202111196255A CN 113961502 B CN113961502 B CN 113961502B
Authority
CN
China
Prior art keywords
unit
interface
chip
control unit
spi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111196255.6A
Other languages
English (en)
Other versions
CN113961502A (zh
Inventor
王金友
韩威
季冬冬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111196255.6A priority Critical patent/CN113961502B/zh
Publication of CN113961502A publication Critical patent/CN113961502A/zh
Application granted granted Critical
Publication of CN113961502B publication Critical patent/CN113961502B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提出了一种交换机接口管理系统和方法，该系统包括通信连接的中央处理器和可编程逻辑芯片；可编程逻辑芯片包括从PCIE单元、若干接口控制单元和端口配置单元；且从PCIE单元分别与若干接口控制单元和端口配置单元通信连接，用于接收中央处理器发出的管理指令，通过端口配置单元实现片外GPIO信号的读写配置，控制接口控制单元实现各个接口的相应功能。基于该系统，还提出了一种交换机接口管理方法。本发明中央控制单元通过一个PCIE接口统一处理各种外设设备，后续开发不同端口的驱动即实现不同外设访问，以及将不同外设时序接口挂载到PCIE接口寄存器上实现接口扩展，减小了开发复杂度和设计难度，提高了可靠性。

Description

一种交换机接口管理系统和方法
技术领域
本发明属于交换机接口管理技术领域，特别涉及一种交换机接口管理系统和方法。
背景技术
最近的几年时间，数据中心产业发展的迅速。为满足快速发展的需求，各大数据中心厂商都在推动基于x86架构的白盒交换机的方案，屏蔽传统闭环生态的商业交换机。这样的做法所带来的好处除了节省成本外，便于各交换节点的统一监控管理，同时方便了自动化运维测试。
在数据中心里对交换机的管理是通过管理网络来实现的。管理网络是交换机上单独的一路网络接口，区别与数据网络，管理网络一般是千兆的网络接口，通过内部的共享网络单元连接到交换机上的CPU和BMC上。其中CPU为中央处理器（CPU，Central ProcessingUnit / Processor），BMC为基板管理控制器（BMC，Baseboard Management Controller.）。
交换机各端口工作状态都是挂载到CPU或者BMC的i2c接口上，受CPU和BMC芯片上i2c通道数量限制，不能挂载太多i2c设备，同时受限于CPU和BMC上厂商的I2C驱动，有些设备不能直接挂载到芯片专用I2C通道上。因此需要一种可以满足更多i2c，spi，smi，ethernet等端口接入且统一的接口管理方案。
发明内容
为了解决上述技术问题，本发明提出了一种交换机接口管理系统和方法，减小了开发复杂度和设计难度，降低开发风险，提高了可靠性，从而起到了节约成本的作用。
为实现上述目的，本发明采用以下技术方案：
一种交换机接口管理系统，包括中央处理器、可编程逻辑芯片；所述中央处理器与可编程逻辑芯片通信连接；
所述可编程逻辑芯片包括从PCIE单元、若干接口控制单元和端口配置单元；且所述从PCIE单元分别与若干接口控制单元和端口配置单元通信连接，用于接收中央处理器发出的管理指令，通过端口配置单元实现片外GPIO信号的读写配置，控制接口控制单元实现各个接口的相应功能。
进一步的，所述若干接口控制单元包括但不限于I2C控制单元、Smi控制单元和SPI控制单元；
所述I2C控制单元用于实现I2C从设备的读写访问；
所述SMI控制单元用于实现片外物理芯片的读写配置；
所述SPI控制单元用于通过片外存储单元实现可编程逻辑芯片的在线升级。
进一步的，所述架构还包括交换芯片；
所述中央处理器与交换芯片通信连接；所述交换芯片用于接收中央处理器下发的与交换机相关的指令，实现交换机业务配置。
进一步的，所述I2C控制单元包括字节控制模块、位传输模块和时钟分频模块；所述字节控制模块的输入端连接从PCIE单元的寄存器；所述字节控制模块的输出端连接位传输模块；且从PCIE单元的寄存器还通过时钟分频模块连接至位传输模块
所述字节控制模块用于获取从PCIE单元的寄存器信息，所述寄存器信息包括读写数据；并将获取的读写数据单位从字节转换成位；所述位传输模块在时钟分频模块发出的时钟信号控制下，将转化成位的寄存器信息传输出去。
进一步的，所述SPI控制单元包括升级模块和SPI串行器；且所述升级模块与SPI串行器通信连接；所述升级模块用于获取从PCIE单元的寄存器信息，执行可编程逻辑芯片的更新，并通过SPI串行器发出更新后的管理信号。
进一步的，所述SPI串行器发出更新后的管理信号包括SPI时钟信号、SPI片选信号、主发→从收信号和主收→从发信号。
本发明还提出了一种交换机接口管理方法，是基于一种交换机接口管理系统实现的，所述方法包括以下步骤：
中央处理器向可编程逻辑芯片发出的管理指令；
可编程逻辑芯片接收所述管理指令，根据片外GPIO信号的读写配置，控制接口控制单元实现各个接口的相应功能。
进一步的，所述控制接口控制单元实现各个接口的相应功能包括：
控制I2C控制单元实现I2C从设备的读写访问；
控制SMI控制单元实现片外物理芯片的读写配置；
控制SPI控制单元通过片外存储单元实现可编程逻辑芯片的在线升级。
进一步的，所述可编程逻辑芯片的在线升级还包括：
将从PCIE单元、寄存器、I2C控制单元和SPI控制单元添加至vivado工程中；
在所述vivado工程中添加约束条件，生成I2C端口和spi端口，并将生成的I2C端口和spi端口集成到pcie接口，生成对应的镜像约束文件；
合并生成的镜像约束文件得到一个镜像然后烧录到flash指定地址空间；
通过中央处理单元驱动访问与I2C控制单元连接的i2c设备。
进一步的，所述约束条件包括golden约束和update约束。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
本发明提出了一种交换机接口管理系统和方法，该系统包括中央处理器、可编程逻辑芯片；中央处理器与可编程逻辑芯片通信连接；可编程逻辑芯片包括从PCIE单元、若干接口控制单元和端口配置单元；且从PCIE单元分别与若干接口控制单元和端口配置单元通信连接，用于接收中央处理器发出的管理指令，通过端口配置单元实现片外GPIO信号的读写配置，控制接口控制单元实现各个接口的相应功能。I2C控制单元用于实现I2C从设备的读写访问；SMI控制单元用于实现片外物理芯片的读写配置；SPI控制单元用于通过片外存储单元实现可编程逻辑芯片的在线升级。基于一种交换机接口管理系统，还提出了一种交换机接口管理方法。本发明提出的接口管理系统和管理方法可以方便扩展外设接口，中央控制单元可以通过一个PCIE接口统一处理各种外设设备，后续开发不同端口的驱动即可以实现不同外设访问，可编程逻辑芯片段只需要将不同外设时序接口挂载到PCIE接口寄存器上即可以实现接口扩展，减小了开发复杂度和设计难度，降低开发风险，提高了可靠性，从而起到了节约成本的作用。
本发明还提出了可编程逻辑芯片的双镜像升级及超时跳转的方法，提高了系统的安全性。
附图说明
如图1为本发明实施例1一种交换机接口管理系统连接示意图；
如图2为本发明实施例1一种交换机接口管理系统中I2C控制单元连接示意图；
如图3为本发明实施例1一种交换机接口管理系统中字节控制单元控制流程图；
如图4为本发明实施例1一种交换机接口管理系统中SPI控制单元连接示意图；
如图5为本发明实施例1一种交换机接口管理系统中升级模块升级流程图；
如图6为本发明实施例2一种交换机接口管理方法流程图；
如图7为本发明实施例2一种交换机接口管理方法中双镜像升级及超时跳框图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例1
本发明实施例1提出了一种交换机接口管理系统，用于解决管理芯片IIC端口少，协议不够灵活，扩展麻烦的技术问题。该系统包括中央处理器、可编程逻辑芯片；中央处理器与可编程逻辑芯片通信连接；
可编程逻辑芯片包括从PCIE单元、若干接口控制单元和端口配置单元；且从PCIE单元分别与若干接口控制单元和端口配置单元通信连接，用于接收中央处理器发出的管理指令，通过端口配置单元实现片外GPIO信号的读写配置，控制接口控制单元实现各个接口的相应功能。
若干接口控制单元包括但不限于I2C控制单元、Smi控制单元和SPI控制单元；
I2C控制单元用于实现I2C从设备的读写访问；
SMI控制单元用于实现片外物理芯片的读写配置；
SPI控制单元用于通过片外存储单元实现可编程逻辑芯片的在线升级。
本发明中，IIC:( Inter Integrated Circuit ) 内置集成电路；
SPI:( Serial Peripheral Interface ) 串行外围设备接口；
PCIE:( Peripheral component interconnect express) 高速串行计算机扩展总线标准；
FPGA:(Field Programmable Gate Array ) 现场可编程门阵列。
如图1为本发明实施例1一种交换机接口管理系统连接示意图；图1中CPU模块即中央管理模块为核心管理芯片，通过两组PCIE接口与FPGA和交换芯片连接，分别管理FPGA外设和交换机业务。FPGA模块主要实现从PCIE功能，I2C_master功能，SPI_master功能，SMI_master功能和port_gpio功能。其中I2C_master具体实现各I2C从设备的读写访问；SPI_master通过读写片外flash进而实现fpga在线升级功能；SMI_master实现片外phy芯片读写配置。Port_gpio实现片外GPIO信号读写配置。SW模块实现PCIE endpoint功能和交换机业务配置功能。
如图2为本发明实施例1一种交换机接口管理系统中I2C控制单元连接示意图；I2C控制单元包括字节控制模块、位传输模块和时钟分频模块；字节控制模块的输入端连接从PCIE单元的寄存器；字节控制模块的输出端连接位传输模块；且从PCIE单元的寄存器还通过时钟分频模块连接至位传输模块
如图3为本发明实施例1一种交换机接口管理系统中字节控制单元控制流程图；字节控制模块用于获取从PCIE单元的寄存器信息，寄存器信息包括读写数据；并将获取的读写数据单位从字节转换成位；位传输模块在时钟分频模块发出的时钟信号控制下，将转化成位的寄存器信息传输出去。
如图4为本发明实施例1一种交换机接口管理系统中SPI控制单元连接示意图；SPI控制单元包括升级模块和SPI串行器；且升级模块与SPI串行器通信连接；所述升级模块用于获取从PCIE单元的寄存器信息，执行可编程逻辑芯片的更新，并通过SPI串行器发出更新后的管理信号。
如图5为本发明实施例1一种交换机接口管理系统中升级模块升级流程图；
SPI串行器发出更新后的管理信号包括SPI时钟信号、SPI片选信号、主发→从收信号和主收→从发信号。
本发明实施例1还可以实现双镜像升级，将PCIE_endpoint，Register_interface，I2C_master和Spi_master添加到vivado工程中，添加相应约束文件，即可以生成I2C端口，spi端口等集成到pcie接口。生成的golden.bit和update.bit，将两个bit镜像合成一个镜像然后烧录到flash指定地址空间，即可以通过上层cpu驱动访问底层i2c设备。
本发明实施例1提供了一种统一的交换机管理接口系统，通过引入该管理接口，可以方便扩展外设接口，上层CPU端可以通过一个PCIE接口统一处理各种外设设备，后续开发不同端口的驱动即可以实现不同外设访问，FPGA端只需要将不同外设时序接口挂载到PCIE接口寄存器上即可以实现接口扩展，减小了开发复杂度和设计难度，降低开发风险，提高了可靠性，从而起到了节约成本的作用。
实施例2
基于本发明实施例1提出的一种交换机接口管理系统，本发明实施例2提出了一种交换机接口管理方法，该方法包括中央处理器向可编程逻辑芯片发出的管理指令；可编程逻辑芯片接收管理指令，根据片外GPIO信号的读写配置，控制接口控制单元实现各个接口的相应功能。
如图6为本发明实施例2一种交换机接口管理方法流程图；
在步骤S601中，中央处理器向可编程逻辑芯片发出的管理指令，中央处理器为核心管理芯片，通过两组PCIE接口与FPGA和交换芯片连接，分别管理FPGA外设和交换机业务。
在步骤S602中，可编程逻辑芯片接收管理指令，根据片外GPIO信号的读写配置，控制接口控制单元实现各个接口的相应功能。
控制I2C控制单元实现I2C从设备的读写访问；
控制SMI控制单元实现片外物理芯片的读写配置；
控制SPI控制单元通过片外存储单元实现可编程逻辑芯片的在线升级。
其中可编程逻辑芯片的在线升级还包括：
将从PCIE单元、寄存器、I2C控制单元和SPI控制单元添加至vivado工程中；
在vivado工程中添加约束条件，生成I2C端口和spi端口，并将生成的I2C端口和spi端口集成到pcie接口，生成对应的镜像约束文件；
合并生成的镜像约束文件得到一个镜像然后烧录到flash指定地址空间；
通过中央处理单元驱动访问与I2C控制单元连接的i2c设备。
约束条件包括golden约束和update约束。
如图7为本发明实施例2一种交换机接口管理方法中双镜像升级及超时跳框图。
将PCIE_endpoint，Register_interface，I2C_master和Spi_master添加到vivado工程中，添加相应约束文件，即可以生成I2C端口，spi端口等集成到pcie接口。生成的golden.bit和update.bit，将两个bit镜像合成一个镜像然后烧录到flash指定地址空间，即可以通过上层cpu驱动访问底层i2c设备。
本发明实施例2提供了一种统一的交换机管理接口方法，通过引入该管理接口，可以方便扩展外设接口，上层CPU端可以通过一个PCIE接口统一处理各种外设设备，后续开发不同端口的驱动即可以实现不同外设访问，FPGA端只需要将不同外设时序接口挂载到PCIE接口寄存器上即可以实现接口扩展，减小了开发复杂度和设计难度，降低开发风险，提高了可靠性，从而起到了节约成本的作用。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。另外，本申请实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明，以免过多赘述。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制。对于所属领域的技术人员来说，在上述说明的基础上还可以做出其它不同形式的修改或变形。这里无需也无法对所有的实施方式予以穷举。在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (7)

1.一种交换机接口管理系统，其特征在于，包括中央处理器、可编程逻辑芯片；所述中央处理器与可编程逻辑芯片通信连接；
所述可编程逻辑芯片包括从PCIE单元、若干接口控制单元和端口配置单元；且所述从PCIE单元分别与若干接口控制单元和端口配置单元通信连接，用于接收中央处理器发出的管理指令，通过端口配置单元实现片外GPIO信号的读写配置，控制接口控制单元实现各个接口的相应功能；
所述若干接口控制单元包括但不限于I2C控制单元、SMI控制单元和SPI控制单元；所述I2C控制单元用于实现I2C从设备的读写访问；所述SMI控制单元用于实现片外物理芯片的读写配置；所述SPI控制单元用于通过片外存储单元实现可编程逻辑芯片的在线升级；
所述I2C控制单元包括字节控制模块、位传输模块和时钟分频模块；所述字节控制模块的输入端连接从PCIE单元的寄存器；所述字节控制模块的输出端连接位传输模块；且从PCIE单元的寄存器还通过时钟分频模块连接至位传输模块；所述字节控制模块用于获取从PCIE单元的寄存器信息，所述寄存器信息包括读写数据；并将获取的读写数据单位从字节转换成位；所述位传输模块在时钟分频模块发出的时钟信号控制下，将转化成位的寄存器信息传输出去；
所述SPI控制单元包括升级模块和SPI串行器；且所述升级模块与SPI串行器通信连接；所述升级模块用于获取从PCIE单元的寄存器信息，执行可编程逻辑芯片的更新，并通过SPI串行器发出更新后的管理信号 。
2.根据权利要求1所述的一种交换机接口管理系统，其特征在于，架构还包括交换芯片；
所述中央处理器与交换芯片通信连接；所述交换芯片用于接收中央处理器下发的与交换机相关的指令，实现交换机业务配置。
3.根据权利要求1所述的一种交换机接口管理系统，其特征在于，所述SPI串行器发出更新后的管理信号包括SPI时钟信号、SPI片选信号、主发→从收信号和主收→从发信号 。
4.一种交换机接口管理方法，是基于权利要求1至3任意一项所述的一种交换机接口管理系统实现的，其特征在于，所述方法包括以下步骤：
中央处理器向可编程逻辑芯片发出的管理指令；
可编程逻辑芯片接收所述管理指令，根据片外GPIO信号的读写配置，控制接口控制单元实现各个接口的相应功能 。
5.根据权利要求4所述的一种交换机接口管理方法，其特征在于，所述控制接口控制单元实现各个接口的相应功能包括：
控制I2C控制单元实现I2C从设备的读写访问；
控制SMI控制单元实现片外物理芯片的读写配置；
控制SPI控制单元通过片外存储单元实现可编程逻辑芯片的在线升级。
6.根据权利要求5所述的一种交换机接口管理方法，其特征在于，所述可编程逻辑芯片的在线升级还包括：
将从PCIE单元、寄存器、I2C控制单元和SPI控制单元添加至vivado工程中；
在所述vivado工程中添加约束条件，生成I2C端口和SPI端口，并将生成的I2C端口和SPI端口集成到PCIE接口，生成对应的镜像约束文件；
合并生成的镜像约束文件得到一个镜像然后烧录到flash指定地址空间；
通过中央处理单元驱动访问与I2C控制单元连接的i2c设备。
7.根据权利要求6所述的一种交换机接口管理方法，其特征在于，所述约束条件包括golden约束和update约束。
CN202111196255.6A 2021-10-14 2021-10-14 一种交换机接口管理系统和方法 Active CN113961502B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111196255.6A CN113961502B (zh) 2021-10-14 2021-10-14 一种交换机接口管理系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111196255.6A CN113961502B (zh) 2021-10-14 2021-10-14 一种交换机接口管理系统和方法

Publications (2)

Publication Number Publication Date
CN113961502A CN113961502A (zh) 2022-01-21
CN113961502B true CN113961502B (zh) 2023-07-14

Family

ID=79464130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111196255.6A Active CN113961502B (zh) 2021-10-14 2021-10-14 一种交换机接口管理系统和方法

Country Status (1)

Country Link
CN (1) CN113961502B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209120216U (zh) * 2018-08-09 2019-07-16 迈普通信技术股份有限公司 一种通信设备
CN213581897U (zh) * 2020-09-30 2021-06-29 长沙湘计海盾科技有限公司 一种新型显示控制计算模块
CN113434442A (zh) * 2021-06-30 2021-09-24 新华三信息安全技术有限公司 一种交换机及数据访问方法
CN214337931U (zh) * 2021-08-31 2021-10-01 紫光恒越技术有限公司 一种网络数据传输系统及内置该系统的交换机

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7430624B2 (en) * 2005-10-04 2008-09-30 International Business Machines Corporation High speed on-chip serial link apparatus and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209120216U (zh) * 2018-08-09 2019-07-16 迈普通信技术股份有限公司 一种通信设备
CN213581897U (zh) * 2020-09-30 2021-06-29 长沙湘计海盾科技有限公司 一种新型显示控制计算模块
CN113434442A (zh) * 2021-06-30 2021-09-24 新华三信息安全技术有限公司 一种交换机及数据访问方法
CN214337931U (zh) * 2021-08-31 2021-10-01 紫光恒越技术有限公司 一种网络数据传输系统及内置该系统的交换机

Also Published As

Publication number Publication date
CN113961502A (zh) 2022-01-21

Similar Documents

Publication Publication Date Title
US7249209B2 (en) System and method for dynamically allocating inter integrated circuits addresses to multiple slaves
TW201937381A (zh) 支援多模式及/或多速度之跨架構高速非揮發性記憶體裝置的系統與方法及儲存裝置
EP3168752B1 (en) Chipset and server system using the same
US8626973B2 (en) Pseudo multi-master I2C operation in a blade server chassis
CA2558360A1 (en) Pvdm (packet voice data module) generic bus protocol
US8041867B2 (en) Method and apparatus for enhancing data rate of advanced micro-controller bus architecture
KR20140078161A (ko) Ｐｃｉ 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템
CN116680220B (zh) 一种信号收发机及信号收发系统
CN110968352B (zh) 一种pcie设备的复位系统及服务器系统
US20220035765A1 (en) Data communications with enhanced speed mode
US10176133B2 (en) Smart device with no AP
CN112988637A (zh) 促进与i2c的向后兼容性的i3c集线器
CN113961502B (zh) 一种交换机接口管理系统和方法
CN115509985A (zh) 一种处理器的i/o控制器
CN216352292U (zh) 服务器主板及服务器
US7958514B2 (en) Apparatus, system, and method for managing tray devices
US20050193154A1 (en) Controller for peripheral communications with processing capacity for peripheral functions
CN114443517B (zh) 一种交互式可编程逻辑器件互联服务器系统
CN216014148U (zh) 一种服务器和服务器背板
CN110955629B (zh) 计算装置
CN115129643A (zh) Bmc与cmc间传输频宽提升方法、装置、设备及存储介质
KR100775961B1 (ko) 프로세서의 유에스비 인터페이스 장치
JPH07334564A (ja) 微調整自在な接続アダプター生成自動化装置
JP2004523041A (ja) 高速書込トランザクション対応ａｇｐ
CN117880660A (zh) Soc标准模块及汽车信息娱乐系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant