KR100775961B1 - 프로세서의 유에스비 인터페이스 장치 - Google Patents

프로세서의 유에스비 인터페이스 장치 Download PDF

Info

Publication number
KR100775961B1
KR100775961B1 KR1020060013453A KR20060013453A KR100775961B1 KR 100775961 B1 KR100775961 B1 KR 100775961B1 KR 1020060013453 A KR1020060013453 A KR 1020060013453A KR 20060013453 A KR20060013453 A KR 20060013453A KR 100775961 B1 KR100775961 B1 KR 100775961B1
Authority
KR
South Korea
Prior art keywords
processor
usb
usb interface
host
multiplexer
Prior art date
Application number
KR1020060013453A
Other languages
English (en)
Other versions
KR20070081519A (ko
Inventor
조홍규
임채열
Original Assignee
주식회사 렛스비전
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 렛스비전 filed Critical 주식회사 렛스비전
Priority to KR1020060013453A priority Critical patent/KR100775961B1/ko
Publication of KR20070081519A publication Critical patent/KR20070081519A/ko
Application granted granted Critical
Publication of KR100775961B1 publication Critical patent/KR100775961B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 유에스비 인터페이스 장치로, 디지털 회로인 프로세서내에서 USB 인터페이스를 다중화할 수 있도록 구현하여 하나의 시스템에 다수개 프로세서가 구비되는 경우 호스트와의 데이터 송수신에 효과적인 인터페이스를 제공한다.
본 발명은 하나의 시스템에 N개의 프로세서가 사용되고, 각각의 프로세서에 USB 인터페이스부가 구비되는 프로세서의 유에스비 인터페이스 장치에 있어서,
상기 하나의 시스템에 구비되는 N개의 프로세서중 어느 하나의 프로세서에 USB 다중화부를 구비하고, USB 다중화부는 자신을 포함하고 있는 프로세서에 구비되는 USB 인터페이스부 및 외부장치인 호스트와 물리계층을 접속하고 있는 하나의 PHY와 USB 규격에서 정해진 규칙에 따라 접속되며, 다른 프로세서에 구비되는 USB 인터페이스부와 병렬로 접속되는 것을 특징으로 한다.
USB 인터페이스, 호스트, 데이터 송수신, USB 다중화부

Description

프로세서의 유에스비 인터페이스 장치 {Universal Serial BUS Interface Device of Processor}
도 1은 종래의 프로세서와 호스트간의 USB 인터페이스 접속 구조를 도시한 도면이다.
도 2는 종래의 다수개 프로세서와 호스트간의 USB 인터페이스 접속 구조를 도시한 도면이다.
도 3은 본 발명에 따른 USB 인터페이스장치의 접속 구조를 도시한 도면이다.
도 4는 본 발명에 따른 실시예로 다수개의 프로세서에 구비되는 USB 인터페이스를 캐스케이스 방식으로 접속한 구조를 도시한 도면이다.
도 5는 본 발명에 따른 실시예로 다수개의 프로세서에 구비되는 USB 인터페이스를 병렬 방식으로 접속한 구조를 도시한 도면이다.
본 발명은 유에스비(USB;Universal Serial Bus) 인터페이스 장치에 관한 것으로, 더 상세하게는 디지털 회로인 프로세서내에서 USB 인터페이스를 다중화할 수 있도록 구현하여 하나의 시스템에 구비되는 다수개 프로세서와 호스트간의 데이터 송수신에 효과적인 인터페이스를 제공하도록 하는 프로세서의 유에스비 인터페이스 장치에 관한 것이다.
통상적인 시스템에 구비되는 프로세서가 외부장치와의 데이터 송수신을 통해 데이터 백업, 업그레이드, 펌 웨어 다운로드 등을 수행함에 있어 송수신 수단으로 USB 인터페이스를 일반적으로 사용하고 있다.
이에 대하여 도 1을 참조하여 좀 더 구체적으로 설명하면 다음과 같다.
도 1은 종래의 프로세서와 호스트간의 USB 인터페이스 접속 구조를 도시한 도면이다.
도시된 바와 같이, 프로세서(10)는 외부장치와의 데이터 송수신을 통해 데이터 백업, 업그레드, 펌 웨어 다운로드 등을 수행하게 되므로, 접속되는 외부장치와 데이터 송수신을 위한 제공하기 위한 USB 인터페이스부(11)가 구비된다.
상기 프로세서(10)내에 구비되는 USB 인터페이스부(11)는 아날로그 입출력 소자인 PHY(20)와 USB 규격에 정해진 바에 따라 인터페이스 접속된다.
즉, 프로세서(10)내의 USB 인터페이스부(11)와 PHY(20)의 인터페이스 접속에서 'SEND'는 프로세서(10)에서 외부장치인 호스트(30)에 데이터 송신을 인에이블하는 신호이고, 'O_Data+'는 프로세서(10)에서 외부장치인 호스트(30)에 송신하는 데이터 신호중 플러스 단자의 신호이고, 'O_Data-'는 프로세서(10)에서 외부장치인 호스트(30)에 송신하는 데이터 신호중 마이너스 단자의 신호이다.
또한, 'RCV'는 외부장치인 호스트(30)로부터 프로세서(10)에의 데이터 수신을 인에이블하는 신호이고, 'I_Data+'는 외부장치인 호스트(30)에서 프로세서(10) 에 수신되는 데이터 신호중 플러스 단자의 신호이고, 'I_Data-'는 외부장치인 호스트(30)에서 프로세서(30)에 수신되는 데이터 신호중 마이너스 단자의 신호이다.
상기 PHY(20)는 외부장치와 물리계층을 접속하는 아날로그 소자로, 외부장치인 호스트(30)와 USB 데이터 송수신 플러스 단자(D+) 및 USB 데이터 송수신 마이너스 단자(D-)로 접속된다.
따라서, 프로세서(10)와 외부장치인 호스트(30)간에 USB 인터페이스가 연결되어 USB 규격에 따라 데이터 백업, 업그레드, 펌 웨어 다운로드 등의 데이터 송수신이 제공된다.
전술한 바와 같은 USB 인터페이스 접속으로 하나의 프로세서(10)가 외부장치인 호스트(30)와 접속되어 1 : 1의 데이터 송수신을 수행하는 있어서는 지장을 초래하지 않는다.
그러나, 하나의 시스템에 2개 이상의 프로세서가 외부장치와 USB 인터페이스로 접속되어 N : 1의 데이터 송수신을 수행하기 위해서는 도 2와 같은 접속 구조로 구현된다.
도시된 바와 같이, 프로세서1(10A)내에 구비되는 USB 인터페이스부1(11A)은 자신과 대응되는 아날로그 입출력 소자인 PHY-1(20A)과 USB 인터페이스 규격에 정해진 바에 따라 접속되고, 프로세서N(10N)은 자신과 대응되는 아날로그 입출력 소자인 PHY-N(20N)과 USB 인터페이스 규격에 정해진 바에 따라 접속된다.
그리고, 상기 아날로그 입출력 소자인 다수개의 PHY-1(20A) 내지 PHY-N(20N)은 USB 허브(40)를 통해 호스트(30)와 접속된다.
상기 USB 허브(40)는 호스트(30)에서 프로세서1(10A) 내지 프로세서N(10N)에 송신하는 데이터 신호의 충돌이 발생되지 않도록 다중화하여 대응되는 PHY에 전송되도록 하고, PHY-1(20A) 내지 PHY-N(20N)를 통해 프로세서1(10A) 내지 프로세서N(10N)에서 호스트(30)에 송신하는 데이터 신호를 라운드 로빈 방식으로 엑세스하여 호스트(30)에 전송함으로써, 다수개의 프로세서와 호스트간의 데이터 송수신이 이루어지도록 한다.
이와 같이 하나의 시스템내에 다수개의 프로세서가 사용되고 있으면, 해당 프로세서들 각각은 USB 인터페이스부를 갖고 있으므로, 호스트와 USB 인터페이스로 접속되어 데이터 송수신을 수행하기 위해서는 각각의 프로세서와 송수신되는 데이터의 다중화를 제공하는 중재 매체인 USB 허브가 반드시 요구된다.
상기와 같이 하나의 시스템에 다수개의 프로세서가 사용되는 경우에 있어서의 USB 인터페이스 접속은 다음과 같은 문제점을 갖게 된다.
다수개의 프로세서 각각이 USB 인터페이스부를 갖고 있으므로 USB 인터페이스 접속을 위한 PHY가 프로세서에 대응되는 개수 만큼 다수개 구비되어야 하고, 다수개 구비되는 PHY는 하나의 허브를 통해 호스트와 접속되어야 한다.
따라서, 다수개의 PHY의 구비의 구비와 송수신 데이터 신호의 다중화를 제공하는 허브의 구비가 반드시 요구되므로, 시스템의 구현에 고가의 비용 상승이 유발되는 문제점이 발생한다.
또한, 아날로그 소자인 PHY를 디지털 소자인 프로세서내에 실장하는 경우 반도체 제작 공정상의 수율이 낮아지는 효과가 있어 프로세서의 가격이 상승하는 문 제점이 발생한다.
그리고, USB 인터페이스로 송수신되는 데이터 신호의 다중화를 위하여 반드시 USB 허브가 사용되어야 하며, 휴대폰과 같이 부품의 밀집도가 높은 다기능 소형의 전자기기 세트에서는 다수개의 부품의 사용에 따른 공간상 제약과 패턴 어레이 등에 많은 제약을 주게 되며, 이에 따라 수율이 저하되는 문제점이 발생한다.
또한, 어느 하나의 소자에서 에러가 발생하는 경우에도 수리 복구가 용이하지 못한 문제점이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 발명한 것으로, 그 목적은 디지털 회로인 프로세서내에서 USB 인터페이스를 다중화할 수 있도록 구현하여 하나의 시스템에 구비되는 다수개 프로세서와 호스트간의 데이터 송수신에 효과적인 인터페이스를 제공하도록 한 것이다.
상기와 같은 목적을 실현하기 위한 본 발명은 하나의 시스템에 N개의 프로세서가 사용되고, 각각의 프로세서에 USB 인터페이스부가 구비되는 프로세서의 유에스비 인터페이스 장치에 있어서,
상기 시스템에 구비되는 N개의 프로세서중 어느 하나의 프로세서에 USB 다중화부를 구비하고,
상기 어느 하나의 프로세서에 구비되는 USB 다중화부는 자신을 포함하고 있는 프로세서에 구비되는 USB 인터페이스부 및 외부장치인 호스트와 물리계층을 접 속하고 있는 하나의 PHY와 USB 규격에서 정해진 규칙에 따라 접속되고,
다른 프로세서에 구비되는 USB 인터페이스부와 병렬로 접속되는 것을 특징으로 하는 프로세서의 유에스비 인터페이스 장치를 제공한다.
또한, 본 발명은 하나의 시스템에 N개의 프로세서가 사용되고, 각각의 프로세서에 USB 인터페이스부가 구비되는 프로세서의 유에스비 인터페이스 장치에 있어서,
제1번째 프로세서를 제외한 각각의 프로세서에 USB 다중화부를 구비하고,
각각의 프로세서에 구비되는 USB 다중화부는 자신을 포함하고 있는 프로세서에 구비되는 USB 인터페이스부와 다른 하나의 프로세서에 구비되는 USB 다중화부와 USB 규격에서 정해진 규칙에 따라 접속되며,
N-1번째 프로세서에 구비되는 USB 다중화부는 자신을 포함하고 있는 프로세서에 구비되는 USB 인터페이스부와 제1번째 프로세서에 구비되는 USB 인터페이스부와 USB 규격에서 정해진 규칙에 따라 접속되며,
N번째 프로세서에 구비되는 USB 다중화부는 호스트와 물리계층을 접속하고 있는 하나의 PHY와 USB 규격에서 정해진 규칙에 따라 접속되는 것을 특징으로 하는 프로세서의 유에스비 인터페이스 장치를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세하게 설명하면 다음과 같다.
도 3은 본 발명에 따른 USB 인터페이스장치의 접속 구조를 도시한 도면으로, 하나의 시스템에 두 개의 프로세서가 사용되고 있으며, 이들 프로세서와 호스트간 의 데이터 송수신을 위한 USB 인터페이스 접속을 도시한 도면이다.
프로세서1(110)과 프로세서2(120)의 각각에는 USB 인터페이스을 통해 호스트(140)와 데이터 송수신을 위한 USB 인터페이스부1,2(111)(122)가 각각 구비되고, 두 개의 프로세서중에서 어느 하나의 프로세서인 프로세서2(120)에 USB 다중화부(121)가 더 구비된다.
상기 USB 다중화부(121)는 외부장치인 호스트(14)와 접속되며, 아날로그 소자인 PHY(130)와 프로세서1(110)에 구비되는 USB 인터페이스부1(111) 및 프로세서2(120)에 구비되는 USB 인터페이스부2(122)와 USB 규격에 정해진 바에 따라 인터페이스 접속된다.
상기 USB 다중화부(121)는 호스트(140)와 프로세서1(110) 및 프로세서2(120)와의 데이터 송수신에서 송수신되는 데이터에 대하여 신호의 충돌이 발생되지 않도록 다중화하여 다수개 프로세서와 호스트(140)간의 안정된 데이터 송수신이 이루어지도록 한다.
상기한 구조의 USB 인터페이스 접속을 갖는 본 발명에서, 프로세서1(110)과 프로세서2(120)가 외부장치인 호스트(140)와 데이터 백업, 업그레이드, 펌 웨어 다운로드 등을 위한 데이터 송수신이 요구되는 경우는 다음과 같다.
프로세서1(110)에서 호스트(140)에 데이터를 송신하는 경우 프로세서1(110)에 구비되는 USB 인터페이스부1(111)는 'SEND1' 신호를 프로세서2(120)에 구비되는 USB 다중화부(121)에 전송하여, 프로세서1(110)의 데이터 송신을 요구를 인에이블시킨다.
따라서, USB 다중화부(121)는 프로세서1(110)의 데이터 송신 인에이블 요구에 따라 프로세서1(110)에 구비되는 USB 인터페이스부1(111)와 링크를 연결함과 동시에 호스트(140)와 접속되어 있는 아날로그 소자인 PHY(130)에 인에이블 요구신호인 'SEND'을 전송하여 USB 다중화부(121)와 PHY(130)의 링크를 연결한다.
이후, USB 다중화부(121)는 프로세서1(110)에서 송신하는 데이터 신호(O_Data1+)(O_Data1-)를 PHY(130)를 통해 호스트(140)에 전송한다.
또한, 프로세서2(120)에서 호스트(140)에 데이터를 송신하는 경우 프로세서2(120)에 구비되는 USB 인터페이스부2(122)는 'SEND2' 신호를 USB 다중화부(121)에 전송하여, 프로세서2(120)의 데이터 송신 요구를 인에이블시킨다.
따라서, USB 다중화부(121)는 프로세서2(120)의 데이터 송신 인에이블 요구에 따라 프로세서2(120)에 구비되는 USB 인터페이스부2(122)와 링크를 연결함과 동시에 호스트(140)와 접속되어 있는 아날로그 소자인 PHY(130)에 인에이블 요구신호인 'SEND'을 전송하여 USB 다중화부(121)와 PHY(130)의 링크를 연결한다.
이후, USB 다중화부(121)는 프로세서2(120)에서 송신하는 데이터 신호(O_Data2+)(O_Data2-)를 PHY(130)를 통해 호스트(140)에 전송한다.
이와 반대로, 호스트(140)에서 프로세서1(110) 혹은 프로세서2(120)에 데이터를 전송하는 경우, 아날로그 소자인 PHY(130)는 호스트(140)의 데이터 전송 요구에 따라 전송 대상의 프로세서를 지정하는 정보를 포함하여, 프로세서2(120)에 구비되어 USB 다중화부(121)에 'RCV' 신호를 전송하여 데이터 전송의 인에이블을 요구한다.
이때, USB 다중화부(121)는 PHY(130)에서 수신되는 'RCV'의 신호에 따라 인에이블된 다음 전송 대상의 프로세서를 지정하는 정보를 분석하여 프로세서1(110) 혹은 프로세서2(120)와의 링크를 연결한다.
이후, PHY(130)에서 수신되는 데이터 신호(I_Data+)(I_Data-)를 링크 연결된 프로세서1(110) 혹은 프로세서2(120)에 전송하여, 호스트(140)에서 전송되는 데이터가 프로세서1(110) 혹은 프로세서2(120)에 수신되도록 한다.
즉, USB 다중화부(121)는 PHY(30)에서 수신되는 데이터 신호(I_Data+) (I_Data-)가 프로세서1(110)에 전송하기 위한 신호이면 프로세서1(110)에 구비되는 USB 인터페이스부1(111)에 인에이블을 요구하는 'RCV1'을 전송하여 링크를 연결한 다음 수신되는 데이터 신호((I_Data1+)(I_Data1-)를 전송한다.
또한, USB 다중화부(121)는 PHY(30)에서 수신되는 데이터 신호(I_Data+) (I_Data-)가 프로세서2(120)에 전송하기 위한 신호이면 프로세서2(120)에 구비되는 USB 인터페이스부2(122)에 인에이블을 요구하는 'RCV2'을 전송하여 링크를 연결한 다음 수신되는 데이터 신호((I_Data2+)(I_Data2-)를 전송한다.
상기한 바와 같이, 하나의 시스템에 2개의 프로세서를 사용하고, 각각의 프로세서가 USB 인터페이스를 갖는 경우 2개의 프로세서중에서 어느 하나의 프로세서에 USB 다중화부를 구비하여 USB 다중화부에 의한 중재로 2개의 프로세서 각각이 외부장치인 호스트와 데이터 송수신을 수행할 수 있게 된다.
따라서, 하나만의 PHY를 사용하게 되어, 시스템의 구현에 따른 비용 절감과 한정된 공간의 사용에 효율성을 제공하여 시스템의 제작에 효율성 및 저원가의 시 스템을 제공할 수 있게 된다.
또한, 다수개 프로세서와의 접속을 위한 USB 허브의 사용이 배제된다.
상기한 방법을 적용하는 경우 도 5에 도시된 바와 같이, 하나의 시스템에 2개 이상 다수개의 프로세서(310-330)가 사용되며, 각각의 프로세서에 USB 인터페이스부(311)(321)(332)가 구비되는 경우 다수개의 프로세서중 어느 하나의 프로세서인 프로세서3(330)에 USB 다중화부(331)를 구비하고, 프로세서3(330)에 구비되는 USB 다중화부(331)를 통해 프로세서1(310)에 구비되는 USB 인터페이스부1(311)과 프로세서2(320)에 구비되는 USB 인터페이스부2(321) 및 프로세서3(320)에 구비되는 USB 인터페이스부3(332)을 USB 규격으로 병렬 접속한다.
그리고, 프로세서3(330)에 구비되는 USB 다중화부(331)와 아날로그 소자로 외부장치인 호스트(350)와 물리계층을 접속하는 PHY(340)를 USB 규격으로 접속한다.
따라서, 프로세서1(310), 프로세서2(320), 프로세서3(330)과 외부장치인 호스트(350)와의 송수신되는 데이터는 프로세서3(330)에 구비되는 USB 다중화부(331)에 의해 중재되어 대응되는 프로세서로의 안정된 송수신이 제공된다.
상기한 도 3 및 도 4의 경우 하나의 시스템에 N개의 프로세서가 구비되고, 각각의 프로세서에 USB 인터페이스부가 구비되는 경우, N개의 프로세서중 어느 하나의 프로세서에 USB 다중화부를 구비하고, USB 다중화부를 자신을 포함하고 있는 프로세서에 구비되는 USB 인터페이스부와 외부장치인 호스트와 물리계층을 접속하고 있는 하나의 PHY와 USB 규정에 따른 규칙으로 접속한다.
그리고, 상기 USB 다중화부는 하나의 시스템에 구비되는 N-1개의 다른 프로세서에 구비되는 USB 인터페이스부와 병렬 방식으로 접속되어 각 프로세서와의 링크 다중화를 통해 송수신 데이터의 중재를 제공한다.
이와 같이 하나의 시스템에서 다수개의 프로세서가 사용되고, 각각의 프로세서에 USB 인터페이스가 구비되는 경우 다수개의 프로세서 중에서 어느 하나의 프로세서에 USB 다중화부를 구비하고, USB 다중화부에 각각의 프로세서에 구비되는 USB 인터페이스를 병렬로 접속하여, USB 다중화부에 위한 링크의 접속과 송수신되는 데이터의 중재로 호스트와의 안정된 데이터 송수신을 제공함으로써, 시스템의 구현에 효율성을 제공한다.
또한, 각각의 프로세서에 구비되는 USB 인터페이스를 접속하기 위한 PHY를 하나만 구비함으로써, 한정된 시스템 공간의 사용에 효율성을 제공하며, 시스템의 제작 원가를 절감시키는 효과를 제공한다.
도 4는 본 발명에 따른 실시예로 하나의 시스템에 구비되는 다수개 프로세서의 USB 인터페이스를 캐스케이스(Cascade) 방식으로 접속한 구조이다.
도시된 바와 같이, 하나의 시스템에 프로세서1(210)과 프로세서2(220) 및 프로세서3(230)이 구비되고, 프로세서1(210)과 프로세서2(220) 및 프로세서3(230)은 각각에 USB 인터페이스부1(211)과 USB 인터페이스부2(222) 및 USB 인터페이스부3(232)가 구비되는 경우, 프로세서3(230)에 USB 다중화부1(231)을 구비하고, 프로세서2(220)에 USB 다중화부2(221)를 구비한다.
상기 프로세서3(230)에 구비되는 USB 다중화부1(231)에 프로세서3(230)에 구 비되는 USB 인터페이스부3(232)와 프로세서2(220)에 구비되는 USB 다중화부2(221) 및 아날로그 소자로 외부장치인 호스트(250)를 접속하고 있는 PHY(240)를 USB 규격에서 정해진 규칙에 따라 접속한다.
그리고, 프로세서2(220)에 구비되는 USB 다중화부(221)는 프로세서2(220)에 구비되는 USB 인터페이스부2(222)와 프로세서1(210)에 구비되는 USB 인터페이스부1(211)를 USB 규격에서 정해진 규칙에 따라 접속한다.
즉, 하나의 시스템에 N개의 프로세서가 사용되고, 각각의 프로세서에 USB 인터페이스부가 구비되는 경우 제1번째 프로세서를 제외한 각각의 프로세서에 USB 다중화부를 구비하고, 각각의 프로세서에 구비되는 USB 다중화부는 자신을 포함하고 있는 프로세서에 구비되는 USB 인터페이스부와 다른 하나의 프로세서에 구비되는 USB 다중화부와 USB 규격에서 정해진 규칙에 따라 접속되며, N-1번째 프로세서에 구비되는 USB 다중화부는 자신을 포함하고 있는 프로세서에 구비되는 USB 인터페이스부와 제1번째 프로세서에 구비되는 USB 인터페이스부와 USB 규격에서 정해진 규칙에 따라 접속된다.
또한, N번째 프로세서에 구비되는 USB 다중화부는 외부장치인 호스트(240)와 물리계층을 접속하고 있는 아날로그 소자인 하나의 PHY(240)와 USB 규격에서 정해진 규칙에 따라 접속된다.
따라서, 호스트(250)와 시스템에 구비되는 다수개의 프로세서의 데이터 송수신이 있는 경우 각각의 프로세서는 'SEND1', 'SEND2', 'SEND3' 신호를 접속되는 USB 다중화부에 전송하여 데이터 송신을 인에이블 요구하고, USB 다중화부는 인에 이블 요구에 따라 데이터 송신을 위한 링크를 접속한 다음 각각의 프로세서에서 송신되는 데이터를 병렬 방식으로 중재하여 PHY(240)가 접속하고 있는 호스트(250)에 전송되도록 한다.
또한, 호스트(250)에서 각각의 프로세서에 전송되는 데이터 역시 각각의 프로세서에 구비되는 USB 다중화부에 병렬 방식의 중재로 해당하는 프로세서에 전송된다.
상기에서는 본 발명에 따른 프로세서의 유에스비 인터페이스 장치의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고, 이 또한 본 발명의 범위에 속한다.
이상에서 설명한 바와 같이 본 발명은 하나의 시스템에 다수개의 프로세서가 사용되고, 각각의 프로세서에 USB 인터페이스부가 구비되는 경우 어느 하나의 프로세서 혹은 각 프로세서에 USB 다중화부를 구비하여 USB 다중화부에 의한 중재로 외부장치인 호스트와 각 프로세서간의 안정된 데이터 송수신을 제공함으로써, USB 인터페이스를 위한 소자를 최소화하여 시스템의 한정된 공간을 효율적으로 사용하고, 소자의 사용을 최소하여 시스템의 제작원가를 절감시키는 효과를 제공한다.

Claims (4)

  1. 시스템에 N개의 프로세서가 사용되고, 각각의 프로세서에 USB 인터페이스부가 구비되는 프로세서의 유에스비 인터페이스 장치에 있어서,
    상기 시스템에 구비되는 N개의 프로세서중 어느 하나의 프로세서에 USB 다중화부를 구비하고,
    상기 어느 하나의 프로세서에 구비되는 USB 다중화부는 자신을 포함하고 있는 프로세서에 구비되는 USB 인터페이스부 및 외부장치인 호스트와 물리계층을 접속하고 있는 하나의 PHY와 USB 규격에서 정해진 규칙에 따라 접속되고,
    다른 프로세서에 구비되는 USB 인터페이스부와 병렬로 접속되는 것을 특징으로 하는 프로세서의 유에스비 인터페이스 장치.
  2. 청구항 1에 있어서,
    상기 시스템에 구비되는 N개의 프로세서중 어느 하나의 프로세서에 구비되는 USB 다중화부는 다중화를 통해 프로세서와 호스트간의 데이터 송수신 링크를 접속하여, 송수신 데이터의 중재를 수행하는 것을 특징으로 하는 프로세서의 유에스비 인터페이스 장치.
  3. 하나의 시스템에 N개의 프로세서가 사용되고, 각각의 프로세서에 USB 인터페이스부가 구비되는 프로세서의 유에스비 인터페이스 장치에 있어서,
    제1번째 프로세서를 제외한 각각의 프로세서에 USB 다중화부를 구비하고,
    각각의 프로세서에 구비되는 USB 다중화부는 자신을 포함하고 있는 프로세서에 구비되는 USB 인터페이스부와 다른 하나의 프로세서에 구비되는 USB 다중화부와 USB 규격에서 정해진 규칙에 따라 접속되며,
    N-1번째 프로세서에 구비되는 USB 다중화부는 자신을 포함하고 있는 프로세서에 구비되는 USB 인터페이스부와 제1번째 프로세서에 구비되는 USB 인터페이스부와 USB 규격에서 정해진 규칙에 따라 접속되며,
    N번째 프로세서에 구비되는 USB 다중화부는 호스트와 물리계층을 접속하고 있는 하나의 PHY와 USB 규격에서 정해진 규칙에 따라 접속되는 것을 특징으로 하는 프로세서의 유에스비 인터페이스 장치.
  4. 청구항 3에 있어서,
    상기 제1번째 프로세서를 제외한 각각의 프로세서에 구비되는 USB 다중화부는 이웃하는 다른 프로세서와 캐시캐이드 방식으로 접속되는 것을 특징으로 하는 프로세서의 유에스비 인터페이스 장치.
KR1020060013453A 2006-02-13 2006-02-13 프로세서의 유에스비 인터페이스 장치 KR100775961B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060013453A KR100775961B1 (ko) 2006-02-13 2006-02-13 프로세서의 유에스비 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060013453A KR100775961B1 (ko) 2006-02-13 2006-02-13 프로세서의 유에스비 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR20070081519A KR20070081519A (ko) 2007-08-17
KR100775961B1 true KR100775961B1 (ko) 2007-11-13

Family

ID=38611403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060013453A KR100775961B1 (ko) 2006-02-13 2006-02-13 프로세서의 유에스비 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR100775961B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105867874A (zh) * 2016-03-25 2016-08-17 乐视控股（北京）有限公司 用户设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050005603A (ko) * 2003-07-05 2005-01-14 삼성전자주식회사 복합 멀티미디어 개인 휴대 통신 단말기
KR200413588Y1 (ko) * 2006-01-24 2006-04-07 박성수 영상장치와 ｐｃ를 중계하는 복합신호 중계장치.
KR100647906B1 (ko) * 2005-09-15 2006-11-23 한국전자통신연구원 초광대역방식의 무선 ｕｓｂ 호스트 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050005603A (ko) * 2003-07-05 2005-01-14 삼성전자주식회사 복합 멀티미디어 개인 휴대 통신 단말기
KR100647906B1 (ko) * 2005-09-15 2006-11-23 한국전자통신연구원 초광대역방식의 무선 ｕｓｂ 호스트 장치
KR200413588Y1 (ko) * 2006-01-24 2006-04-07 박성수 영상장치와 ｐｃ를 중계하는 복합신호 중계장치.

Also Published As

Publication number Publication date
KR20070081519A (ko) 2007-08-17

Similar Documents

Publication Publication Date Title
US8585442B2 (en) Expansion card adapter
US10198382B2 (en) 12C bus controller slave address register and command FIFO buffer
US7606959B2 (en) Multiprocessor system using stacked processor modules and board to board connectors
US8214571B2 (en) Simple serial interface—method of communication and information exchange, and electronic devices based on this method
US8626973B2 (en) Pseudo multi-master I2C operation in a blade server chassis
TWI464596B (zh) 促進可攜式電子裝置中之組件間之通訊之系統及方法與可攜式電子裝置
US9043528B2 (en) Bridge between a peripheral component interconnect express interface and a universal serial bus 3.0 device
US20090271557A1 (en) Non-volatile memory storage device with high transmission rate
TWI663505B (zh) 功能電路板模組
US20170286357A1 (en) Method, Apparatus And System For Communicating Between Multiple Protocols
US20090210603A1 (en) Flash memory circuit with combinational interface
CN117056249B (zh) 一种mdio到ahb的转换方法、系统、设备及介质
US20090228628A1 (en) Multi-fpga pci express x16 architecture
US10712793B2 (en) External device, electronic device and electronic system
KR100775961B1 (ko) 프로세서의 유에스비 인터페이스 장치
JP2008041022A (ja) Ｉ／ｏ装置、通信装置、サーボモータ制御装置、制御システムおよびロボットシステム
US20200117248A1 (en) External electrical connector and computer system
US20140047145A1 (en) Expansion module
CN116502594A (zh) 一种服务器安全管理模块及服务器
CN213276462U (zh) 双路服务器主板及双路服务器
US20040205283A1 (en) Interface module
CN204189089U (zh) 一种服务器
CN102902647B (zh) 设置在i2c从机印刷电路板的asic芯片和印刷电路板
US9928198B2 (en) Adapter card with a computer module form factor
CN107247677B (zh) 一种转换装置和电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee