KR100737943B1 - 네트워크-온-칩 응답 신호 제어 장치 및 그 방법 - Google Patents
네트워크-온-칩 응답 신호 제어 장치 및 그 방법 Download PDFInfo
- Publication number
- KR100737943B1 KR100737943B1 KR1020060088652A KR20060088652A KR100737943B1 KR 100737943 B1 KR100737943 B1 KR 100737943B1 KR 1020060088652 A KR1020060088652 A KR 1020060088652A KR 20060088652 A KR20060088652 A KR 20060088652A KR 100737943 B1 KR100737943 B1 KR 100737943B1
- Authority
- KR
- South Korea
- Prior art keywords
- response signal
- transaction
- signal
- slave
- wire
- Prior art date
Links
- 230000004044 response Effects 0.000 title claims abstract description 224
- 238000000034 method Methods 0.000 title claims abstract description 46
- 230000004913 activation Effects 0.000 claims abstract description 56
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 6
- 230000006854 communication Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Information Transfer Systems (AREA)
- Programmable Controllers (AREA)
Abstract
NoC(Network-on-Chip) 응답 신호 제어 장치 및 그 방법이 개시된다. 본 발명의 NoC 응답신호 제어 장치는 슬레이브(slave) IP(Intellectual Property)로부터 응답 신호가 입력된 경우 응답 신호 와이어를 통해 상기 응답 신호에 대한 활성화 신호를 출력하는 NI 슬레이브 및 상기 NI 슬레이브와 직접 연결된 상기 응답 신호 와이어를 통해 상기 활성화 신호가 입력된 경우 상기 응답 신호에 대한 트랜잭션(transaction)을 생성하여 마스터(master) IP로 출력하는 NI(Network Interface) 마스터를 포함하는 것을 특징으로 한다. 따라서, 본 발명은 응답 신호의 대기시간을 줄일 수 있다.
NoC, NI, 대기시간, 응답, 와이어
Description
도 1은 본 발명에 따른 NoC 응답 신호 제어에 대한 일 실시예 구성 블록도이다.
도 2는 도 1에 도시한 NIS에 대한 상세 구성 블록도이다.
도 3은 도 1에 도시한 NIM에 대한 상세 구성 블록도이다.
도 4는 본 발명이 NoC 라우터의 로컬 영역에 적용된 경우에 대한 일 예시도이다.
도 5는 기존의 라우터를 통한 응답 대기시간과 본 발명에 따른 응답 대기시간을 비교한 일 예의 파형도이다.
도 6은 본 발명에 따른 NoC 응답 신호 제어 방법에 대한 일 실시예 동작 흐름도이다.
도 7은 도 6에 도시한 S610 단계에 대한 일 실시예 상세 동작 흐름도이다.
도 8은 도 6에 도시한 S620 단계에 대한 일 실시예 상세 동작 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
110,310: NI 마스터
111,340: 디코더
120: NoC 라우터
130,220: NI 슬레이브
131, 260: 패킷 빌더
140,270,370: 응답 신호 와이어
본 발명은 NoC(Network-on-Chip) 응답신호 제어에 관한 것으로, 더욱 상세하게는 응답 신호에 의해 발생되는 NoC 대기시간(Latency)을 줄이기 위한 NoC 응답신호 제어 장치 및 그 방법에 관한 것이다.
컴퓨터, 통신, 방송 등이 점차 통합되는 컨버전스(Convergence)화에 따라, 기존 ASIC(Application Specific IC: 주문형 반도체)과 ASSP(Application-Specific Standard Product: 특정용도 표준제품)의 수요가 SoC(System-on-Chip)로 전환되어 가고 있는 추세이다. 또한, IT(Information Technology)기기의 경박 단소화 및 고기능화 추세도 SoC 산업을 촉진시키는 요인이 되고 있다.
SoC는 기존의 여러가지 기능을 가진 복잡한 시스템을 하나의 칩으로 구현한 기술 집약적 반도체 기술이다. SoC의 현실화를 위해 많은 기술들이 연구되고 있으며, 특히 칩 내에 내재되어 있는 여러 지능소자(intellectual property: IP)들을 연결하는 방안이 매우 중요한 사항으로 대두되고 있다.
IP들을 연결하기 위한 기술로는 버스를 기반으로 한 연결 방식이 주를 이루 고 있는 실정이다. 그러나, 칩의 집적도가 높아지고 IP간의 정보 흐름의 양이 급격히 증가함에 따라, 버스구조를 이용한 SoC는 그 구조적 한계에 도달하였다.
이와 같이 버스구조를 이용한 SoC의 구조적 한계를 해소하기 위한 방안으로, 일반적인 네트워크 기술을 칩 내에 응용하여 IP들을 연결하는 방식인 NoC(Network-on-Chip) 기술이 새롭게 제시되었다.
NoC는 기존 버스 구조의 구조적 한계를 극복하고자 만들어진 네트워크 형태의(network style) OCI(On-Chip Interconnect)로서, NoC를 통해 고속/고성능/저전력의 SoC를 구현할 수 있다.
하지만, NoC는 IP들간 패킷을 전달하기 위해 많은 대기시간(Latency)을 필요로 한다. 즉, 마스터 IP로부터 발생된 신호(읽기/쓰기 어드레스 신호, 쓰기데이터 신호)를 마스터 NI(Network Interface)에서 패킷화하여 슬레이브 IP로 전송하거나, 마찬가지로 슬레이브 IP로부터 발생한 신호(읽기데이터 신호, 응답 신호)들을 슬레이브 NI에서 패킷화하여 전송하는 과정에 많은 대기시간을 필요로 하게 된다.
즉, 마스터 IP로부터 발생된 패킷을 슬레이브 IP로 전송하고, 슬레이브 IP로부터 상기 패킷에 대한 응답 신호를 전송하는 과정에 많은 대기시간을 필요로 한다.
종래 패킷 대기시간을 줄이기 위한 방법으로 라우터끼리 직접 연결하는 경로를 만들어 줌으로써, 패킷 대기시간을 줄일 수 있었다.
하지만, 이런 종래 방법은 많은 라우터끼리 직접 연결하기 때문에 와이어 복잡도(Wire Complexity)가 증가하고, 게이트 카운트(Gate Count)가 증가하는 단점이 있다.
또한, 기존의 AXI Interconnect와 NoC 각각의 응답 시간을 비교할 때 NoC의 응답 시간이 AXI Interconnect의 응답 시간에 비해 많이 걸리는 단점이 있다. 예를 들어, 마스터와 슬레이브 IP가 각각 1개씩 연결되어 있는 1:1 구조에서의 AXI Interconnect의 응답시간에 1 클럭을 필요한 반면, NoC의 응답시간에 9 클럭 정도를 필요로 한다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 마스터 IP로부터 발생된 쓰기 트랜잭션(transaction)에 대한 응답 신호의 대기시간을 줄일 수 있는 NoC 응답 신호 제어 장치 및 그 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 NoC의 응답 신호에 대한 대기시간을 줄이면서 구현 비용을 최소화하는 것을 목적으로 한다.
또한, 본 발명은 낮은 와이어 복잡도로 패킷 대기시간을 감소시키는 것을 목적으로 한다.
상기의 목적을 달성하고 종래기술의 문제점을 해결하기 위하여, 본 발명의 NoC 응답신호 제어 장치는 슬레이브(slave) IP(Intellectual Property)로부터 응답 신호가 입력된 경우 응답 신호 와이어를 통해 상기 응답 신호에 대한 활성화 신호를 출력하는 NI 슬레이브 및 상기 NI 슬레이브와 직접 연결된 상기 응답 신호 와이 어를 통해 상기 활성화 신호가 입력된 경우 상기 응답 신호에 대한 트랜잭션(transaction)을 생성하여 마스터(master) IP로 출력하는 NI(Network Interface) 마스터를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 NoC 응답 신호 제어 방법은 NI(Network Interface) 슬레이브(slave)에서 슬레이브 IP(Intellectual Property)로부터 응답 신호가 입력된 경우 응답 신호 와이어를 통해 상기 응답 신호에 대한 활성화 신호를 출력하는 단계 및 NI 마스터(master)에서 상기 NI 슬레이브와 직접 연결된 상기 응답 신호 와이어를 통해 상기 활성화 신호가 입력된 경우 상기 응답 신호에 대한 트랜잭션(transaction)을 생성하여 마스터 IP로 출력하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 응답 신호 와이어는 1비트 와이어일 수 있다.
이때, 상기 트랜잭션은 AXI(Advanced Extensible Interface) 트랜잭션일 수 있다.
이때, 상기 NI 마스터에서 상기 NI 슬레이브와 직접 연결된 상기 응답 신호 와이어를 통해 상기 활성화 신호가 입력된 경우 상기 응답 신호에 대한 트랜잭션을 생성하여 마스터 IP로 출력하는 단계는 상기 마스터 IP로부터 입력된 aWID 신호를 추가적으로 이용하여 상기 응답 신호에 대한 트랜잭션을 생성하고, 상기 생성된 응답 신호에 대한 트랜잭션을 상기 마스터 IP로 출력할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
본 발명에서 사용되는 트랜잭션은 AXI(Advanced Extensible Interface), AHB(AMBA High-Performance Bus) 및 OCP(Open Core Protocol) 트랜잭션을 모두 포함할 수 있지만, 본 발명의 상세한 설명에서는 AXI 트랜잭션에 한정하여 설명한다.
일반적으로 NI(Network Interface) 마스터에서 마스터 IP로 출력하는 응답 AXI 트랜잭션은 4[bit]의 bID 신호, 2[bit]의 BResp 신호 및 1[bit]의 BValid 신호를 포함한다.
도 1은 본 발명에 따른 NoC 응답 신호 제어 장치에 대한 일 실시예 구성 블록도이다.
도 1을 참조하면, 본 발명에 따른 NoC 응답 신호 제어 장치는 NI 마스터(이하, "NIM"이라 칭함)(110), NoC 라우터(120) 및 NI 슬레이브(이하, "NIS"이라 칭함)(130)를 포함한다.
NIM(110)은 마스터 IP로부터 발생된 읽기 어드레스, 쓰기 어드레스 또는 쓰기 데이터 AXI 트랜잭션을 입력받아 NoC 패킷으로 변환하여 NoC 라우터(120)로 출력하고, NIS(130)와 직접 연결된 응답 신호 와이어(140)로부터 응답 신호에 대한 활성화 신호가 입력된 경우 응답 트랜잭션(B)을 마스터 IP로 출력한다.
이때, 응답 신호 와이어(140)는 1[bit]의 와이어일 수 있고, NIM(110)은 1[bit]의 응답 신호 와이어를 통해 응답 신호에 대한 활성화 신호를 입력받는다.
이때, 응답 신호 와이어(140)는 NIM(110)에 구비된 디코더(decoder)(111)에 직접 연결되고, 디코더로 응답 신호에 대한 활성화 신호가 입력되면 디코더에서 NIM으로 입력된 AXI 트랜잭션에 포함된 aWID 신호를 추가적으로 이용하여 응답 트 랜잭션을 생성하여 마스터 IP로 출력한다. 즉, 디코더(111)에서 4[bit]의 bID 정보를 NIM에 저장된 aWID 신호로 하여 응답 AXI 트랜잭션을 생성하다.
NoC 라우터(120)는 NIM(110)으로부터 입력된 NoC 패킷을 NIS(130)로 출력하고, NIS(130)로부터 입력된 NoC 패킷을 NIM(110)으로 출력한다.
NIS(130)는 NoC 라우터(120)로부터 입력된 읽기 또는 쓰기에 대한 패킷을 입력받아 읽기 또는 쓰기 AXI 트랜잭션으로 변환한 후 슬레이브 IP로 출력하고, 슬레이브 IP로부터 상기 마스터 IP로부터 발생된 AXI 트랜잭션에 대한 "OKAY"의 응답 신호가 입력된 경우 1 [bit]의 응답 신호 와이어(140)를 통해 응답 신호에 대한 활성화 신호를 NIM(110)으로 출력한다. 물론, 슬레이브 IP로부터 "OKAY"의 응답 신호가 입력되지 않는 경우에는 기존의 처리 과정을 수행하며, 기존의 처리 과정은 이 기술 분야에 종사하는 당업자라면 알 수 있는 기술 사항이므로 설명은 생략한다.
이때, NIM에 구비된 디코더와 직접 연결된 응답 신호 와이어는 NIM에 구비된 패킷 빌더(packet builder)(131)에 직접 연결되고, NIS(130)로 "OKAY"의 응답 신호가 입력되면 패킷 빌더(131)에서 응답 신호에 대한 패킷을 생성하지 않고, 응답 신호에 대한 활성화 신호를 생성하여 응답 신호 와이어(140)를 통해 NIM의 디코더(111)로 출력한다.
이와 같은 구성을 갖는 본 발명에 대한 동작을 동작을 도 2와 도 3을 참조하여 설명한다. 여기서, 본 발명에 대한 동작은 마스터 IP로부터 발생된 AXI 트랜잭션이 NIM과 라우터를 통하고, NIS를 거쳐 다시 NIM까지 전달되는 과정 예를 들어, 읽기 어드레스, 쓰기 어드레스 AXI 트랜잭션 또는 읽기데이터, 쓰기데이터 AXI 트랜잭션에 대한 패킷이 NoC 라우터를 통해 NIM까지 전달되는 과정은 기존 패킷 처리 과정을 통해 수행되기 때문에 마스터 IP로부터 발생된 쓰기 AXI 트랜잭션에 대한 응답 AXI 트랜잭션을 생성하는 과정에 대해서만 설명한다.
도 2는 본 발명에 따른 NIS에 대한 상세 구성 블록도이다.
도 2를 참조하면, NIS(220)는 패킷 수신부(230), 디코더(240), 패킷 빌더(260) 및 아비터(250)를 포함한다.
패킷 수신부(230)는 NoC 라우터(210)로부터 수신된 플릿(flit)(또는 패킷) 형태로 들어오는 신호에 대응하는 플릿 채널로 입력된 신호를 전송한다.
디코더(240)는 각 플릿 채널별로 플릿에 대응하는 AXI 트랜잭션으로 변환하여 슬레이브 IP로 출력한다. 이때, 디코더는 쓰기 어드레스 패킷과 쓰기 데이터 패킷을 결합하는 쓰기 어드레스 CAM(write Address CAM)을 포함한다.
아비터(250)는 패킷 빌더(260)로부터 입력된 플릿 중 하나를 선택하여 NoC 라우터(210)로 출력한다.
패킷 빌더(260)는 슬레이브 IP로부터 입력된 응답 신호 및 읽기 데이터에 대한 AXI 트랜잭션을 플릿(또는 패킷) 형태로 변환하여 아비터(250)로 출력하는 것으로, 본 발명에 따른 패킷 빌더(260)는 슬레이브 IP로부터 응답 신호가 입력되면 그 입력된 응답신호가 "OKAY"인지 판단하고, "OKAY"인 경우에만 패킷 빌더에 직접 연결된 1[bit]의 응답 신호 와이어(270)를 활성화시켜 응답 신호 와이어(270)로 응답 신호에 대한 활성화 신호 예를 들어, '1'을 출력한다. 이때, 응답 신호는 BReady 신호와 BValid 신호의 핸드쉐이크(handshake)에 의해 생성되고, 응답 신호에 대한 활성화 신호는 BResp 신호가 "OKAY"이면서 BValid 신호가 "High"인 것을 의미한다.
이때, 응답 신호에 대한 활성화 신호는 응답 신호 와이어가 연결된 NIM의 디코더로 출력된다.
이때, 본 발명에 따른 NIS 패킷 빌더는 슬레이브 IP로부터 입력된 응답 신호만을 판단하여 동작하며, 기타 다른 신호 예를 들어, 자주 발생하지 않는 에러 신호인 EXOKAY, SLVERR, DECERR 등에 대한 신호는 기존 방식과 동일하게 패킷 형식으로 변환하여 NoC 라우터를 통해 전송한다.
도 3은 본 발명에 따른 NIM에 대한 상세 구성 블록도이다.
도 3을 참조하면, NIM(310)은 패킷 빌더(320), 아비터(330), 패킷 수신부(350) 및 디코더(340)를 포함한다.
아비터(330) 및 패킷 수신부(350)는 도 2에 도시한 아비터 및 패킷 수신부와 같은 기능을 수행하기에 설명하지 않는다.
패킷 빌더(320)는 마스터 IP로부터 발생된 읽기 어드레스, 쓰기 어드레스 또는 쓰기 데이터 AXI 트랜잭션을 각각의 채널에 맞는 플릿(또는 패킷) 형태로 변환하여 아비터(330)로 전송한다.
디코더(340)는 각 플릿 채널별로 플릿에 대응하는 AXI 트랜잭션으로 변환하여 마스터 IP로 출력하는 것으로, 본 발명에 따른 디코더(340)는 NIS의 패킷 빌더와 응답 신호 와이어(370)를 통해 직접 연결되고, 응답 신호 와이어(370)로 응답 신호에 대한 활성화 신호가 입력되면 패킷 빌더(320) 내에서 어드레스 에러를 체크 하기 위해 저장하고 있는 aWID 신호(WADDR Error Flit)를 이용하여 응답 AXI 트랜잭션을 생성하여 마스터 IP로 출력한다. 이때, 디코더(340)로 응답 신호에 대한 활성화 신호가 입력된 경우는 BResp 신호가 "OKAY"이면서 BValid 신호가 "High"인 것을 의미하기 때문에 WADDR Error Flit에 포함된 aWID 신호인 4[bit]의 bID 신호, 2[bit]의 BResp 신호 및 1[bit]의 BValid 신호의 응답 AXI 트랜잭션 신호를 생성하여 마스터 IP로 출력한다.
본 발명에 따른 일 실시예에서 알 수 있듯이, 마스터 IP로부터 발생된 쓰기 AXI 트랜잭션에 대한 응답 AXI 트랜잭션이 NIS의 아비터, NoC 라우터 및 NIM의 패킷 수신부를 거치지 않고 NIM에서 응답 신호 와이어를 통해 NIS로부터 응답 신호에 대한 활성화 신호를 직접 입력받아 응답 AXI 트랜잭션을 생성하여 마스터 IP로 출력하기 때문에 응답 대기시간을 줄일 수 있다.
도 4는 본 발명에 따른 NoC 응답신호 제어 장치를 로컬(local)한 부분에 적용한 일 예시도이다.
도 4에서 알 수 있듯이, 본 발명에 따른 NoC 응답신호 제어 장치가 동일한 라우터(Router)에 연결된 NIM과 NIS에 적용된 것을 알 수 있다. 즉, 동일한 라우터에 연결된 IP들간 데이터 교환이 자주 발생하는 경우에 적용될 수 있고, 1[bit]의 응답 신호 와이어만 NIM과 NIS에 직접 연결하면 되기 때문에 와이어의 복잡도는 최소화되면서 응답 신호에 대한 대기시간을 줄일 수 있는 장점이 있다.
여기서, 로컬한 부분이 아닌 서로 다른 라우터와 연결된 IP들 간에 통신이 이루어진 경우에는 기존 처리 과정을 통해 수행되는 것은 자명하다.
도 5는 기존의 라우터를 통한 응답 대기시간과 본 발명에 따른 응답 대기시간을 비교한 일 예의 파형도로서, 동일한 라우터에 연결된 IP들간의 응답 대기시간에 관한 파형도이다.
도 5에서 알 수 있듯이, 기존 방식에 의한 응답 대기시간(495[ns])에 비해 본 발명에 따른 응답 대기시간(415[ns])이 작은 것을 알 수 있다. 따라서, IP들간 데이터 교환이 자주 발생하게 되면 그만큼의 응답 대기시간이 줄어들게 되어 전체 대기시간을 줄일 수 있다.
또한, 본 발명은 로컬한 부분이 아닌 글로벌(global)한 부분에도 적용될 수 있다. 즉, 한 NIM과 NoC를 구성하는 모든 NIS 사이에 1[bit]의 응답 신호 와이어를 직접 연결하고, 한 NIS와 NoC를 구성하는 모든 NIM 사이에 1[bit]의 응답 신호 와이어를 직접 연결하여 본 발명에 따른 NoC 응답 신호 제어 장치를 구성할 수도 있다. 여기서, 응답 신호 와이어를 글로벌한 부분에 적용하였기 때문에 서로 다른 라우터에 연결된 IP들 간에 통신 시에도 라우터를 거치지 않고, 응답 신호 와이어를 통해 응답 신호에 대한 활성화 신호를 출력하여 응답 신호에 대한 대기 시간을 줄일 수 있다.
이때, 본 발명을 글로벌한 부분에 적용하는 경우에는 비록 와이어 복잡도가 증가하고, 차지하는 면적이 커질 수 있지만, 대기시간이 시스템의 성능에 지대한 영향을 미치는 경우에 적용할 수 있다.
물론, 글로벌한 부분에 적용할 경우 NoC를 구성하는 "NIM의 개수ⅹNIS의 개수"만큼의 응답 신호 와이어가 필요한 것은 자명하다.
반면, 본 발명에 따른 NIM이 멀티플 아웃스탠딩(multiple outstanding)을 지원하는 경우에는 쓰기 어드레스가 발생한 순서대로 응답 신호에 대한 활성화 신호가 NIM의 디코더로 도착한다고 볼 수 없기 때문에 1[bit]의 응답 신호 와이어를 사용하면 도 3에 도시한 WADDR Error Flit 정보에 포함된 aWID 신호를 사용할 수 없다. 따라서, NIM이 멀티플 아웃스탠딩을 지원하는 경우에는 NIS로부터 4[bit]의 bID 정보를 직접 수신하기 위해 5[bit]의 응답 신호 와이어를 사용해야 한다. 즉, 슬레이브 IP로부터 "OKAY" 응답 신호가 NIS의 패킷 빌더로 입력되면, NIS 패킷 빌더에서 4[bit]의 bID 정보가 포함된 5[bit]의 응답 신호에 대한 활성화 신호를 NIM의 디코더로 출력한다.
이와 같이 본 발명은 NoC를 구성하는 NIM의 디코더와 NIS의 패킷 빌더를 1[bit] 또는 5[bit]의 응답 신호 와이어로 직접 연결하고, 응답 신호에 대한 활성화 신호가 발생한 경우 NIS의 아비터, NoC 라우터 및 NIM의 패킷 수신부를 거치지 않고 NIM의 디코더에서 응답 AXI 트랜잭션을 생성하여 마스터 IP로 출력하기 때문에 응답 신호에 의한 대기시간을 줄일 수 있다.
도 6은 본 발명에 따른 NoC 응답 신호 제어 방법에 대한 일 실시예 동작 흐름도이다.
도 6을 참조하면, 본 발명에 따른 NoC 응답 신호 제어 방법은 NIS에서 슬레이브 IP로부터 응답 신호가 입력된 경우 그 입력된 응답 신호에 대한 활성화 신호를 NIM으로 직접 출력한다(S610).
이때, 응답 신호에 대한 활성화 신호는 슬레이브 IP로부터 입력된 응답 신호 가 "OKAY"인 경우에 NIM으로 직접 출력한다.
이때, 응답 신호에 대한 활성화 신호는 NIS와 NIM을 직접 연결하는 응답 신호 와이어를 통해 출력된다.
이때, 응답 신호 와이어는 1[bit]의 와이어일 수 있다.
이때, NIM이 멀티플 아웃스탠딩을 지원하는 경우 응답 신호 와이어는 5[bit] 와이어 일 수 있고, 응답 신호에 대한 활성화 신호는 4[bit]의 bID 신호를 포함할 수 있다.
NIM에서 NIS로부터 응답 신호에 대한 활성화 신호를 입력받는 경우 응답신호에 대한 트랜잭션을 생성하여 마스터 IP로 출력한다(S620).
이때, 생성되는 응답 신호에 대한 트랜잭션의 크기는 7[bit]로, 응답 신호에 대한 활성화 신호가 입력된 경우 2[bit]의 BResp가 "OKAY"이고, 1[bit]의 BValid가 "HIGH"인 경우이기 때문에 NIM은 마스터 IP로부터 입력된 aWID 신호를 이용하여 4[bit]의 bID 신호를 생성하고, 응답 신호에 대한 활성화 신호를 이용하여 2[bit]의 BResp 신호 및 1[bit]의 BValid 신호를 생성하여 응답 신호에 대한 트랜잭션을 생성한다.
이때, NIM과 NIS를 직접 연결하는 응답 신호 와이어가 5[bit]인 경우에는 NIS로부터 4[bit]의 bID 신호를 입력받기 때문에 NIM에서 응답 신호 와이어를 통해 입력된 4[bit]의 bID 신호, 응답 신호에 대한 활성화 신호에 의한 2[bit]의 BResp 신호 및 1[bit]의 BValid 신호를 생성하여 응답 신호에 대한 트랜잭션을 생성한다.
물론, NIS에서 응답 신호 와이어가 연결되지 않은 NIM으로 응답 신호를 출력 해야 하는 경우에는 기존 처리 과정을 수행한다. 예컨대, 응답 신호 와이어가 동일 라우터와 연결된 NIM과 NIS 사이에만 직접 연결되고, 서로 다른 라우터에 연결된 IP들 간 통신이 발생한 경우 마스터 IP와 연결된 NIM과 슬레이브 IP와 연결된 NIM 사이에 응답 신호 와이어가 연결된 상태가 아니기 때문에 기존 처리 과정을 통해 응답 신호를 처리한다.
도 7은 도 6에 도시한 S610 단계에 대한 상세 동작 흐름도로, NIS에서의 동작 흐름도이다.
도 7을 참조하면, NIS는 슬레이브 IP로부터 응답 신호가 입력되면(S710), 그 입력된 응답 신호가 "OKAY"인지 판단한다(S720). 이때, 응답 신호는 BReady 신호와 BValid 신호의 핸드쉐이크에 의해 생성된다.
상기 응답 신호가 "OKAY"가 아닌 경우 응답 패킷을 발생시키고, 발생된 응답 패킷을 NoC 라우터를 통해 NIM으로 출력되는 기존의 처리 과정을 수행한다(S750).
반면, 상기 응답 신호가 "OKAY"이면 응답 신호에 대한 활성화 신호를 생성한다(S730). 이때, 응답 신호에 대한 활성화 신호는 BResp 신호가 "OKAY"이면서 BValid 신호가 "High"인 것을 의미한다.
상기 생성된 응답 신호에 대한 활성화 신호는 NIS와 NIM이 직접 연결된 1[bit]의 응답 신호 와이어를 통해 NIS에서 NIM으로 출력된다(S740).
이때, NIS와 NIM이 5[bit]의 응답 신호 와이어로 직접 연결된 경우에는 응답 신호에 대한 활성화 신호에 4[bit]의 bID 신호를 포함하고, 5[bit]의 응답 신호에 대한 활성화 신호를 NIM으로 출력한다. 여기서, 5[bit]의 응답 신호 와이어 중 1[bit]는 NIM에서 응답 신호에 대한 활성화 신호의 입력 여부를 판단하기 위한 와이어로 사용될 수 있다.
도 8은 도 6에 도시한 S620 단계에 대한 상세 동작 흐름도로, NIM에서의 동작 흐름도이다.
도 8을 참조하면, NIM은 NIS로부터 응답 신호 와이어를 통해 응답 신호에 대한 활성화 신호가 수신되면(S810), 응답 AXI 트랜잭션을 생성한다(S820).
이때, 응답 신호 와이어가 1[bit] 와이어인 경우에는 어드레스 에러를 체크하기 위해 저장하고 있는 aWID 신호를 이용하여 응답 AXI 트랜잭션을 생성한다. 즉, 응답 AXI 트랜잭션의 bID 정보는 aWID 신호를 사용하고, 응답 신호에 대한 활성화 신호가 입력된 것은 BResp 신호가 "OKAY"이면서 BValid 신호가 "High"인 것을 의미하기 때문에 aWID 신호인 4[bit]의 bID 신호, 2[bit]의 BResp 신호 및 1[bit]의 BValid 신호를 포함하는 응답 AXI 트랜잭션 신호를 생성한다.
이때, NIM이 멀티플 아웃스탠딩을 지원하는 경우에는 5[bit]의 응답 신호 와이어를 통해 수신된 응답 신호에 대한 활성화 신호에 4[bit]의 bID 정보가 포함되기 때문에 활성화 신호에 포함된 4[bit]의 bID 신호와 응답 신호에 대한 활성화 신호의 입력이 의미하는 2[bit]의 BResp 신호 및 1[bit]의 BValid 신호를 포함하는 응답 AXI 트랜잭션 신호를 생성한다.
NIM에서 생성된 응답 AXI 트랜잭션은 마스터 IP로 출력되어 IP들 간 통신 과정이 완료된다(S830).
이와 같은 과정의 상세 흐름도는 NIM에 구비된 디코더에서 수행될 수 있다.
본 발명에 따른 NoC 응답 신호 제어 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 상기 매체는 프로그램 명령, 데이터 구조 등을 지정하는 신호를 전송하는 반송파를 포함하는 광 또는 금속선, 도파관 등의 전송 매체일 수도 있다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
본 발명의 NoC 응답 신호 제어 장치 및 그 방법은, NIS에서 직접 연결된 응답 신호 와이어를 통해 응답 신호에 대한 활성화 신호를 NIM으로 출력하고, NIM에서 응답 트랜잭션을 생성하여 마스터 IP로 출력하기 때문에 응답 신호의 대기시간을 줄일 수 있다.
또한, 본 발명은 NIS와 NIM을 직접 연결한 응답 신호 와이어를 이용함으로써, NoC의 응답 신호에 대한 대기시간을 줄이면서 구현 비용을 최소화할 수 있다.
또한, 본 발명은 낮은 와이어 복잡도로 패킷 대기시간을 감소시킬 수 있다.
Claims (19)
- 슬레이브(slave) IP(Intellectual Property)로부터 기 설정된 응답 신호가 입력된 경우 응답 신호 와이어를 통해 상기 응답 신호에 대한 활성화 신호를 출력하는 NI 슬레이브; 및상기 NI 슬레이브와 직접 연결된 상기 응답 신호 와이어를 통해 상기 활성화 신호가 입력된 경우 상기 응답 신호에 대한 트랜잭션(transaction)을 생성하여 마스터(master) IP로 출력하는 NI(Network Interface) 마스터를 포함하는 것을 특징으로 하는 NoC 응답신호 제어 장치.
- 제1항에 있어서,상기 응답 신호 와이어는1비트 와이어인 것을 특징으로 하는 NoC 응답신호 제어 장치.
- 제2항에 있어서,상기 트랜잭션은AXI(Advanced Extensible Interface) 트랜잭션인 것을 특징으로 하는 NoC 응답신호 제어 장치.
- 제3항에 있어서,상기 NI 마스터는상기 활성화 신호가 입력된 경우 상기 마스터 IP로부터 입력된 aWID 신호를 추가적으로 이용하여 상기 응답 신호에 대한 트랜잭션을 생성하는 것을 특징으로 하는 NoC 응답신호 제어 장치.
- 제3항에 있어서,상기 NI 마스터는상기 슬레이브 IP로부터 "OKAY"의 응답 신호(BResp)가 입력된 경우 상기 응답 신호 와이어를 통해 상기 응답 신호에 대한 활성화 신호를 출력하는 것을 특징으로 하는 NoC 응답신호 제어 장치.
- 제2항에 있어서,상기 응답 신호 와이어는상기 NI 마스터에 구비된 디코더(decoder)와 상기 NI 슬레이브에 구비된 패킷 빌더(packet builder)를 직접 연결하는 것을 특징으로 하는 NoC 응답신호 제어 장치.
- 제1항에 있어서,상기 응답 신호 와이어는상기 NI 마스터가 멀티플-아웃스탠딩(Multiple-Outstanding)을 지원하는 경 우 5비트 와이어인 것을 특징으로 하는 NoC 응답신호 제어 장치.
- 제7항에 있어서,상기 활성화 신호는상기 트랜잭션이 AXI 트랜잭션인 경우 4비트의 bID 신호를 포함하는 것을 특징으로 하는 NoC 응답신호 제어 장치.
- 제1항에 있어서,상기 트랜잭션은AHB(AMBA High-Performance Bus) 트랜잭션 또는 OCP(Open Core Protocol) 트랜잭션인 것을 특징으로 하는 NoC 응답신호 제어 장치.
- NI(Network Interface) 슬레이브(slave)에서 슬레이브 IP(Intellectual Property)로부터 응답 신호가 입력된 경우 응답 신호 와이어를 통해 상기 응답 신호에 대한 활성화 신호를 출력하는 단계; 및NI 마스터(master)에서 상기 NI 슬레이브와 직접 연결된 상기 응답 신호 와이어를 통해 상기 활성화 신호가 입력된 경우 상기 응답 신호에 대한 트랜잭션(transaction)을 생성하여 마스터 IP로 출력하는 단계를 포함하는 것을 특징으로 하는 NoC 응답신호 제어 방법.
- 제10항에 있어서,상기 응답 신호 와이어는1비트 와이어인 것을 특징으로 하는 NoC 응답신호 제어 방법.
- 제11항에 있어서,상기 트랜잭션은AXI(Advanced Extensible Interface) 트랜잭션인 것을 특징으로 하는 NoC 응답신호 제어 방법.
- 제12항에 있어서,상기 NI 마스터에서 상기 NI 슬레이브와 직접 연결된 상기 응답 신호 와이어를 통해 상기 활성화 신호가 입력된 경우 상기 응답 신호에 대한 트랜잭션을 생성하여 마스터 IP로 출력하는 단계는상기 마스터 IP로부터 입력된 aWID 신호를 추가적으로 이용하여 상기 응답 신호에 대한 트랜잭션을 생성하고, 상기 생성된 응답 신호에 대한 트랜잭션을 상기 마스터 IP로 출력하는 것을 특징으로 하는 NoC 응답신호 제어 방법.
- 제12항에 있어서,상기 NI 슬레이브에서 슬레이브 IP로부터 응답 신호가 입력된 경우 응답 신호 와이어를 통해 상기 응답 신호에 대한 활성화 신호를 출력하는 단계는상기 슬레이브 IP로부터 "OKAY"의 응답 신호(BResp)가 입력된 경우 상기 응답 신호 와이어를 통해 상기 응답 신호에 대한 활성화 신호를 출력하는 것을 특징으로 하는 NoC 응답신호 제어 방법.
- 제11항에 있어서,상기 NI 슬레이브에서 슬레이브 IP로부터 응답 신호가 입력된 경우 응답 신호 와이어를 통해 상기 응답 신호에 대한 활성화 신호를 출력하는 단계는상기 응답 신호가 슬레이브 IP로부터 상기 NI 슬레이브로 입력된 경우 상기 NI 슬레이브에 구비된 패킷 빌더(packet builder)에서 생성된 활성화 신호를 상기 응답 신호 와이어를 통해 상기 NI 마스터에 구비된 디코더(decoder)로 출력하는 것을 특징으로 하는 NoC 응답신호 제어 방법.
- 제10항에 있어서,상기 응답 신호 와이어는상기 NI 마스터가 멀티플-아웃스탠딩(Multiple-Outstanding)을 지원하는 경우 5비트 와이어인 것을 특징으로 하는 NoC 응답신호 제어 방법.
- 제16항에 있어서,상기 활성화 신호는상기 트랜잭션이 AXI 트랜잭션인 경우 4비트의 bID 신호를 포함하는 것을 특 징으로 하는 NoC 응답신호 제어 방법.
- 제10항에 있어서,상기 트랜잭션은AHB(AMBA High-Performance Bus) 트랜잭션 또는 OCP(Open Core Protocol) 트랜잭션인 것을 특징으로 하는 NoC 응답신호 제어 방법.
- 제10항 내지 제18항 중 어느 한 항의 방법을 실행하기 위한 프로그램이 기록되어 있는 것을 특징으로 하는 컴퓨터에서 판독 가능한 기록 매체.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060088652A KR100737943B1 (ko) | 2006-09-13 | 2006-09-13 | 네트워크-온-칩 응답 신호 제어 장치 및 그 방법 |
US11/652,010 US20080126569A1 (en) | 2006-09-13 | 2007-01-11 | Network on chip (NoC) response signal control apparatus and NoC response signal control method using the apparatus |
EP07100855A EP1914637A3 (en) | 2006-09-13 | 2007-01-19 | Network on chip (noc) response signal control apparatus and noc response signal control method using the apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060088652A KR100737943B1 (ko) | 2006-09-13 | 2006-09-13 | 네트워크-온-칩 응답 신호 제어 장치 및 그 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100737943B1 true KR100737943B1 (ko) | 2007-07-13 |
Family
ID=38503924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060088652A KR100737943B1 (ko) | 2006-09-13 | 2006-09-13 | 네트워크-온-칩 응답 신호 제어 장치 및 그 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080126569A1 (ko) |
EP (1) | EP1914637A3 (ko) |
KR (1) | KR100737943B1 (ko) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100653087B1 (ko) * | 2005-10-17 | 2006-12-01 | 삼성전자주식회사 | AXI가 적용된 NoC 시스템 및 그 인터리빙 방법 |
WO2008038235A2 (en) * | 2006-09-27 | 2008-04-03 | Ecole Polytechnique Federale De Lausanne (Epfl) | Method to manage the load of peripheral elements within a multicore system |
CN101335606B (zh) * | 2008-07-25 | 2012-07-11 | 中国科学院计算技术研究所 | 一种高可靠片上网络路由器系统及其设计方法 |
CN101447931B (zh) * | 2008-12-26 | 2011-05-11 | 华为技术有限公司 | 一种排他操作的实现方法和装置 |
KR101077900B1 (ko) * | 2010-04-09 | 2011-10-31 | 숭실대학교산학협력단 | 네트워크 효율성을 고려한 SoC 기반 시스템 네트워크에서의 인터페이스 장치의 통신방법 및 그에 의해 통신하는 인터페이스 장치 |
US8885510B2 (en) | 2012-10-09 | 2014-11-11 | Netspeed Systems | Heterogeneous channel capacities in an interconnect |
DE102013203365A1 (de) * | 2013-02-28 | 2014-08-28 | Siemens Aktiengesellschaft | Verfahren und Schaltungsanordnung für kontrollierte Zugriffe auf Slave-Einheiten in einem Ein-Chip-System |
US9471726B2 (en) | 2013-07-25 | 2016-10-18 | Netspeed Systems | System level simulation in network on chip architecture |
US9473388B2 (en) | 2013-08-07 | 2016-10-18 | Netspeed Systems | Supporting multicast in NOC interconnect |
US20150103822A1 (en) * | 2013-10-15 | 2015-04-16 | Netspeed Systems | Noc interface protocol adaptive to varied host interface protocols |
US9699079B2 (en) | 2013-12-30 | 2017-07-04 | Netspeed Systems | Streaming bridge design with host interfaces and network on chip (NoC) layers |
US9473415B2 (en) | 2014-02-20 | 2016-10-18 | Netspeed Systems | QoS in a system with end-to-end flow control and QoS aware buffer allocation |
US9742630B2 (en) | 2014-09-22 | 2017-08-22 | Netspeed Systems | Configurable router for a network on chip (NoC) |
US9571341B1 (en) | 2014-10-01 | 2017-02-14 | Netspeed Systems | Clock gating for system-on-chip elements |
US9660942B2 (en) | 2015-02-03 | 2017-05-23 | Netspeed Systems | Automatic buffer sizing for optimal network-on-chip design |
US9444702B1 (en) | 2015-02-06 | 2016-09-13 | Netspeed Systems | System and method for visualization of NoC performance based on simulation output |
US9568970B1 (en) | 2015-02-12 | 2017-02-14 | Netspeed Systems, Inc. | Hardware and software enabled implementation of power profile management instructions in system on chip |
US9928204B2 (en) | 2015-02-12 | 2018-03-27 | Netspeed Systems, Inc. | Transaction expansion for NoC simulation and NoC design |
US10050843B2 (en) | 2015-02-18 | 2018-08-14 | Netspeed Systems | Generation of network-on-chip layout based on user specified topological constraints |
US10348563B2 (en) | 2015-02-18 | 2019-07-09 | Netspeed Systems, Inc. | System-on-chip (SoC) optimization through transformation and generation of a network-on-chip (NoC) topology |
US9864728B2 (en) | 2015-05-29 | 2018-01-09 | Netspeed Systems, Inc. | Automatic generation of physically aware aggregation/distribution networks |
US9825809B2 (en) | 2015-05-29 | 2017-11-21 | Netspeed Systems | Dynamically configuring store-and-forward channels and cut-through channels in a network-on-chip |
US10218580B2 (en) | 2015-06-18 | 2019-02-26 | Netspeed Systems | Generating physically aware network-on-chip design from a physical system-on-chip specification |
US10452124B2 (en) | 2016-09-12 | 2019-10-22 | Netspeed Systems, Inc. | Systems and methods for facilitating low power on a network-on-chip |
US20180159786A1 (en) | 2016-12-02 | 2018-06-07 | Netspeed Systems, Inc. | Interface virtualization and fast path for network on chip |
KR102651127B1 (ko) * | 2016-12-15 | 2024-03-26 | 삼성전자주식회사 | 처리 장치 및 데이터를 처리하는 방법 |
US10313269B2 (en) | 2016-12-26 | 2019-06-04 | Netspeed Systems, Inc. | System and method for network on chip construction through machine learning |
US10063496B2 (en) | 2017-01-10 | 2018-08-28 | Netspeed Systems Inc. | Buffer sizing of a NoC through machine learning |
US10084725B2 (en) | 2017-01-11 | 2018-09-25 | Netspeed Systems, Inc. | Extracting features from a NoC for machine learning construction |
US10469337B2 (en) | 2017-02-01 | 2019-11-05 | Netspeed Systems, Inc. | Cost management against requirements for the generation of a NoC |
US10298485B2 (en) | 2017-02-06 | 2019-05-21 | Netspeed Systems, Inc. | Systems and methods for NoC construction |
US10868622B2 (en) * | 2017-06-22 | 2020-12-15 | Intel IP Corporation | Control and data multiplexing |
US10983910B2 (en) | 2018-02-22 | 2021-04-20 | Netspeed Systems, Inc. | Bandwidth weighting mechanism based network-on-chip (NoC) configuration |
US11144457B2 (en) | 2018-02-22 | 2021-10-12 | Netspeed Systems, Inc. | Enhanced page locality in network-on-chip (NoC) architectures |
US10896476B2 (en) | 2018-02-22 | 2021-01-19 | Netspeed Systems, Inc. | Repository of integration description of hardware intellectual property for NoC construction and SoC integration |
US10547514B2 (en) * | 2018-02-22 | 2020-01-28 | Netspeed Systems, Inc. | Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation |
US11023377B2 (en) | 2018-02-23 | 2021-06-01 | Netspeed Systems, Inc. | Application mapping on hardened network-on-chip (NoC) of field-programmable gate array (FPGA) |
US11176302B2 (en) | 2018-02-23 | 2021-11-16 | Netspeed Systems, Inc. | System on chip (SoC) builder |
US11704271B2 (en) * | 2020-08-20 | 2023-07-18 | Alibaba Group Holding Limited | Scalable system-in-package architectures |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02507A (ja) * | 1987-10-30 | 1990-01-05 | Canon Inc | インクジェット記録ヘッドの保管方法 |
JPH02512A (ja) * | 1987-12-07 | 1990-01-05 | Ricoh Co Ltd | 液体噴射記録ヘッド |
KR20030056567A (ko) * | 2001-12-28 | 2003-07-04 | 한국전자통신연구원 | 다중 프로세서와 주변 블록을 갖는 시스템 칩을 위한 버스구조 |
KR20050087079A (ko) * | 2004-02-24 | 2005-08-31 | 삼성전자주식회사 | 프로토콜 변환중재회로, 이를 구비하는 시스템과 신호변환중재방법 |
KR20060067802A (ko) * | 2004-12-15 | 2006-06-20 | 한국전자통신연구원 | 온칩네트워크 인터페이스 장치 및 방법 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5561404A (en) * | 1995-03-28 | 1996-10-01 | Ross Video Limited | Amplified serial digital cable equalizer circuit having a high return loss |
US7542474B2 (en) * | 2001-02-26 | 2009-06-02 | Sony Corporation | Method of and apparatus for providing isochronous services over switched ethernet including a home network wall plate having a combined IEEE 1394 and ethernet modified hub |
US6857035B1 (en) * | 2001-09-13 | 2005-02-15 | Altera Corporation | Methods and apparatus for bus mastering and arbitration |
US20030101426A1 (en) * | 2001-11-27 | 2003-05-29 | Terago Communications, Inc. | System and method for providing isolated fabric interface in high-speed network switching and routing platforms |
WO2004034173A2 (en) * | 2002-10-08 | 2004-04-22 | Koninklijke Philips Electronics N.V. | Integrated circuit and method for exchanging data |
US7603441B2 (en) * | 2002-12-27 | 2009-10-13 | Sonics, Inc. | Method and apparatus for automatic configuration of multiple on-chip interconnects |
US8020163B2 (en) * | 2003-06-02 | 2011-09-13 | Interuniversitair Microelektronica Centrum (Imec) | Heterogeneous multiprocessor network on chip devices, methods and operating systems for control thereof |
EP1728364A1 (en) * | 2004-03-17 | 2006-12-06 | Koninklijke Philips Electronics N.V. | Integrated circuit and method of communication service mapping |
JP4686539B2 (ja) * | 2004-04-05 | 2011-05-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路及びタイムスロット割当て方法 |
US20080123666A1 (en) * | 2004-11-09 | 2008-05-29 | Nxp B.V. | Electronic Device And Method Of Communication Resource Allocation |
US7711787B2 (en) * | 2004-12-15 | 2010-05-04 | Electronics And Telecommunications Research Institute | On-chip network interfacing apparatus and method |
WO2006106475A1 (en) * | 2005-04-06 | 2006-10-12 | Koninklijke Philips Electronics N. V. | Network-on-chip environment and method for reduction of latency |
WO2006106476A1 (en) * | 2005-04-07 | 2006-10-12 | Koninklijke Philips Electronics N. V. | Network-on-chip environment and method for reduction of latency |
US7596144B2 (en) * | 2005-06-07 | 2009-09-29 | Broadcom Corp. | System-on-a-chip (SoC) device with integrated support for ethernet, TCP, iSCSI, RDMA, and network application acceleration |
FR2904445B1 (fr) * | 2006-07-26 | 2008-10-10 | Arteris Sa | Systeme de gestion de messages transmis dans un reseau d'interconnexions sur puce |
-
2006
- 2006-09-13 KR KR1020060088652A patent/KR100737943B1/ko not_active IP Right Cessation
-
2007
- 2007-01-11 US US11/652,010 patent/US20080126569A1/en not_active Abandoned
- 2007-01-19 EP EP07100855A patent/EP1914637A3/en not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02507A (ja) * | 1987-10-30 | 1990-01-05 | Canon Inc | インクジェット記録ヘッドの保管方法 |
JPH02512A (ja) * | 1987-12-07 | 1990-01-05 | Ricoh Co Ltd | 液体噴射記録ヘッド |
KR20030056567A (ko) * | 2001-12-28 | 2003-07-04 | 한국전자통신연구원 | 다중 프로세서와 주변 블록을 갖는 시스템 칩을 위한 버스구조 |
KR20050087079A (ko) * | 2004-02-24 | 2005-08-31 | 삼성전자주식회사 | 프로토콜 변환중재회로, 이를 구비하는 시스템과 신호변환중재방법 |
KR20060067802A (ko) * | 2004-12-15 | 2006-06-20 | 한국전자통신연구원 | 온칩네트워크 인터페이스 장치 및 방법 |
Non-Patent Citations (2)
Title |
---|
논문(2005.07) |
논문(2005.12) |
Also Published As
Publication number | Publication date |
---|---|
EP1914637A2 (en) | 2008-04-23 |
EP1914637A3 (en) | 2009-09-23 |
US20080126569A1 (en) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100737943B1 (ko) | 네트워크-온-칩 응답 신호 제어 장치 및 그 방법 | |
CN112860612B (zh) | 互联裸芯与mpu的接口系统及其通信方法 | |
KR100675850B1 (ko) | AXI 프로토콜을 적용한 NoC 시스템 | |
US9021156B2 (en) | Integrating intellectual property (IP) blocks into a processor | |
CN108132897B (zh) | 一种基于zynq平台软核的srio控制器 | |
CN108107827B (zh) | 一种基于zynq平台软核的srio控制方法 | |
US20140307748A1 (en) | Packetized Interface For Coupling Agents | |
US20070147379A1 (en) | Network interface controlling lock operation in accordance with advanced extensible interface protocol, packet data communication on-chip interconnect system including the network interface, and method of operating the network interface | |
US20030208566A1 (en) | Composing on-chip interconnects with configurable interfaces | |
US7254603B2 (en) | On-chip inter-network performance optimization using configurable performance parameters | |
CN101169771B (zh) | 一种axi内部总线的外部接口装置及其数据传输方法 | |
CN105068951B (zh) | 一种具有非等时传输结构的片上系统总线 | |
CN110837486B (zh) | 一种基于FPGA的FlexRay-CPCIe通信系统 | |
KR101679333B1 (ko) | 트랜잭션 계층 패킷의 싱글 엔드형 통신을 위한 방법, 장치 및 시스템 | |
CN109165178B (zh) | 一种基于RapidIO的弹上系统SoC芯片间高速通信方法 | |
CN110557311B (zh) | 用于系统级封装管芯间访问等待时间的处理器间通信方法 | |
CN103532807A (zh) | 一种用于pcie数据服务质量管理的技术 | |
US8171186B1 (en) | On-chip interconnect fabric | |
KR100721444B1 (ko) | 네트워크-온-칩 전력 제어 장치 및 그 방법 | |
US7590146B2 (en) | Information processing unit | |
CN114153775A (zh) | 一种基于AXI总线的FlexRay控制器 | |
WO2016000376A1 (zh) | 一种基于pci-e接口的信号处理方法及信号处理装置 | |
CN115982071A (zh) | 一种面向ddr3控制器的片上网络转换接口 | |
Swaminathan et al. | Design of a low power network interface for Network on chip | |
KR100846739B1 (ko) | 네트워크-온-칩 인터페이스 장치 및 이를 이용한네트워크-온-칩 패킷 인코딩 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120704 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |