JPS62274458A

JPS62274458A - コ−ド変換方式

Info

Publication number: JPS62274458A
Application number: JP61117298A
Authority: JP
Inventors: Shigetake Nakaosa; 中筬　恵丈; Kazuhiko Fukuoka; 福岡　和彦; Fumiya Murata; 村田　文也
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-05-23
Filing date: 1986-05-23
Publication date: 1987-11-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明〔産業上の利用分野〕本発明はコード変換方式に関し、特にデータ転送中に１
例えば英数字と漢字混じりの１つのコード体系の文字デ
ータを他の異なるコード体系の文字データに変換するた
めのコード変換方式に関する。

〔従来の技術〕

端末装置のインテリジェント化に伴ない、コード系の異
なる計算機間での通信ニーズが高くなっている。すなわ
ち、ワークステーションやパソコンの発達により、ワー
クステーション相互間の通信や、ワークステーションと
大型計算機間の通信を行うネットワークが作られている
ためである。

その場合、全ての情報処理装置が同一のコード体系で動
作することは稀である。典型的な例として、大型計算機
では半角文字と呼ばれる英数字をＥＢＣＤＩＫコードで
表現し、全角文字と呼ばれる漢字をＪＩＳ漢字コード（
Ｊ　Ｉ　Ｓ　　Ｃ６２２６相当）で表現する。−２両者
のデータを混在させるときは切替コードが挿入される。

これに対して、ワークステーションやパソコンでは、マ
イコン用標準Ｏ８の普及により、半角文字をＪＩＳ８ビ
ットコードで表現し、全角文字をシフトＪＩＳコードで
表現するものが多い。

〔発明が解決しようとする問題点〕

従って、上述した２つのシステムを結合した場合、一方
から他方へのコード変換が必要になるが、従来の場合、
ワークステーションやパソコン側でソフトウェアにより
コード変換を行う方式が一般的であった。しかしながら
、この方式はコード変換に時間がかかり、性能上問題が
ある。これを解決する１つの方式として、例えば、特開
昭５６−１１８１４８号公報には、データ転送中に半角
文字を表わす８ビツトコードだけのコード変換を行うよ
うにした入出力制御装置が提案されている。

しかしながら、最近は日本語処理が普及したため、コー
ド変換の対象となるデータには半角文字と全角文字が混
在している場合が多く、上記従来方式では満足できる結
果が得られない。

本発明の目的は、英数字と漢字の混在したデータでも、
入出力動作時に高速にコード変換できるコード変換方式
を提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するために、本発明は、主記憶装置と入
出力装置の間のデータ転送を制御する入出力制御装置に
おいて、基本文字コードと拡張文字コードを区別する手
段と、基本文字コードと拡張文字コード相互間の切替状
態を保持する手段と。

変換コード表と、基本文字コードと拡張文字コード相互
の移行に従って切替状態を更新する手段を備えたことを
特徴とする。

〔作用〕

本発明によれば、入力データ列中の基本文字コードと拡
張文字コードを判定し、コード変換法を用いて入力した
同期してコード変換を行えるため、コード変換を極めて
高速に行うことができる。

−〔発明の実施例〕以下、図面に従って本発明の詳細な説明する。

第１図は一般的なマイクロコンピュータシステムのブロ
ック図を示すもので、１は演算処理装置（以下、ＭＰＵ
と称す）、２は主記憶装置（以後、ＭＭと称す）、３は
Ｄ　Ｍ　Ａ　（ｄｉｒｅｃｔ　ｍｅｍｏｒｙ　ａｃｃｅ
ｓｓ）制御装置（以後、ＤＭＡと称す）、４はコード変
換機能付入出力制御装置（以後、ＩＯＣと称す）。

５は入出力装置（以後、ＩＯと称す）、１００は共通バ
ス、１０１はＤＭＡＣ３と工○Ｃ４をつなぐ信号線であ
る。尚、ｌ０Ｃ４は、データ転送制御を行う入出力制御
袋！！！（以後、ＩＯＣと称す）４ａと、コード変換機
構（以後、Ｃ０ＮＶと称す）４ｂとからなる。

第２図は、本発明の一実施例として、コード変換機構部
４ｂの具体的な構成例を示すブロック図である。この例
では、ＦＢＣＤＩＫコードと１６ビツト漢字コードのデ
ータ列を、ＪＩＳ８単位コードとシフトＪＩＳ漢字コー
ドのデータ列に変換する場合について説明する。

第２図において、４１は８ビツトデータを入□力するレ
ジスタ、４２はレジスタ４１のデータを一時記憶してお
くレジスタ、４３はレジスタ４１からレジスタ４２への
データ転送を制御するゲートを示す。

また、４５と４７は比較器であり、４６と４８は入力デ
ータと比較される１６ビツト制御コードを記憶しておく
レジスタである。ＥＢＣＤＩＲコードと１６ビツト漢字
コードを混在させる場合、両者の間に切替コードと呼ば
れる制御コードが挿入されるが、本実施例には、ＥＢＣ
ＤＩＫコードからＪＩＳ漢字コードに切替える場合に挿
入される１６ビツトの制御コードをＫＩコード、逆にＪ
ＩＳ漢字コードからＥＢＣＤＩＫコードに切替える場合
に挿入される１６ビツトの制御コードをＫＯコードと定
義する。

第２図で、ＫＩコードはレジスタ４６に、に○コードは
レジスタ４８にそれぞれ記憶される。

４４は転送データの中にＫＩコード、あるいはＫＯコー
ドのいずれかが現われたことを記憶しておくためのフリ
ップフロップであり、これにより、転送データがＥＢＣ
ＤＩＲコードか、漢字コードかの判定情報が保持される
ことになる。また、４９は。

コード変換をする場合に、次の１バイトのデータを必要
とすることを示す１ビツトレジスタ、５０は第１図ＤＭ
ＡＣ３のデータ転送完了の信号をラッチする１ビツトレ
ジスタ、５１はフリップフロップ４４、比較器４５．４
６レジスタ４９および５０の各信号の組合せに応じて異
なる制御信号を発生する命令デコーダ、５４と５５は、
コード変換に必要なテーブル（変換表）を記憶するため
のメモリを示す６コード変換メモリ５４は１例えば第３図に示す如＜、５
１２バイトの容量をもち、０番地から２５５番地まで半
角文字に相当する変換コード、２５６番地から５１１番
地まで全角文字の第１バイトに相当する変換コードを保
持している。一方、コード変換メモリ５５は、第４図に
示す如く、５１２バイトの容量をもち、０番地から２５
５番地までに半角文字に相当する変換コード、２５６番
地から５１１番地までに全角文字の第２バイトに相当す
る変換コードを保持している。かかる構成により、合わ
せて約１キロバイトのメモリを付加することにより、約
６万５千種類ものデータをコード変換することが可能と
なる。尚、データ処理システムにおけるコード系は、Ｊ
ＩＳコード系と全＜！！関係に制定されることは稀であ
り、一般には、８ビット単位に単純な代数関係にあるも
のが多いため、これら２つのコード変換メモリで任意の
コード系のデータコード変換が可能である。

５２はメモリ５４のメモリアドレスを格納するための９
ビツトデータバツフア、５３はメモリ５５のメモリ５５
のメモリアドレスを格納するための９ビツトデータバツ
フア、５６はメモリ５４によりコード変換された結果を
格納するための８ビツトデータバツフア、５７はメモリ
５５によりコード変換された結果を格納するための８ビ
ツトデータバツフア、５８〜６４は、それぞれ命令デコ
ーダ５１の出力する制御線を示す。

次に、第２図を参照し、ＥＢＣＤＩＫコードとＪＩＳ漢
字コードの混在データ列を、ＪＩＳ３８ビットコードと
シフトＪＩＳ漢字コードのデータ列にコード変換する場
合の回路動作について説明する。

システム立上げ時に、ＭＰＵＩはＫＩコードをレジスタ
４６に、ＫＯコードをレジスタ４８にそれぞれ初期設定
する。また、フリップフロップ４４、レジスタ４９およ
び５０をそれぞれゼロクリアする。

データ転送が開始されると、共通バス１００を通してデ
ータが順次にレジスタ４１にラッチされる。但し、レジ
スタ４１のラッチデータがレジスタ４２に転送され、こ
こに一時記憶された状態で次の１バイトのデータがレジ
スタ４１にラッチされる。また、コード変換動作は、レ
ジスタ４２と４１を連結して得られるデータが切替コー
ドに等しくない場合に行われる。

フリップフロップ４４の１ビツトデータは、アドレスバ
ッファ５２と５３の先頭・ビット位置に送り込まれ、レ
ジスタ４２と４３のデータはそれぞれアドレスバッファ
５２と５３に送られて、９ビツトのアドレスが生成され
る。制御線６１あるいは６０が“１″のとき、コード変
換メモリから変換コードがそれぞれデータバッファ５６
あるいは５７に出力される。

第５図は、命令デコーダ５１の動作を示す真理値表であ
り、これに従って命令デコーダＳ１が、制御線５８〜６
３に各種制御信号を発生する。

制御線５８は、フリップフロップ４４を制御するための
２ビツトの信号を出力し、これが′ＯＯ″′のときフリ
ップフロップ４４は以前の状態を保ち、“０１″のとき
リセット状態、”　１０　”のときセット状態に変れる
。

制御線５９は、ゲート４３を制御するための１ビット信
号を出力しこれが１″のときゲート４３が開く。

制御、ｌｆｆ６０は、コード変換メモリ５５を制御する
ための信号を出力し、“１”のときコード変換が行われ
る。また、制御、１ｆＩ６１は、コード変換メモリ５４
を制御するための信号を出力し、これが“１″のときコ
ード変換が行われる。半角文字であるＥＢＣＤＩＫコー
ド、全角文字であるＪＩＳ漢字コ　　　　　′−ドのい
ずれをコード変換するかは、フリップフロップ４４の状
態に依存する。

制御線６２は、Ｉ　Ｏ０４ａに次の１バイトを要求する
ための信号を出力し、（ＩＯＣ４ａは信号線１０１を通
してＤＭＡＣ３にＤＭＡ転送を要求する。

制御＃Ｉ６３は、レジスタ４９を制御し、レジスタ４９
に１ビツトデータを格納する。

本実施例は、ＥＢＣＤＩＫコードとＪＩＳ漢字コードの
混在データ列を、ＪＩ８８ビットコードとシフトＪＩＳ
コードの混在データ列へコード変換する装置の例である
が、これ以外の場合、例えば、切替コードを必要としな
いコード体系から切替コードを必要とするコード体系へ
のコード変換、あるいは切替コードを必要としないコー
ド体系相互間のコード変換に対しても本発明を適用可能
である。

また、基本文字コードと拡張文字コードが共に２バイト
、あるいは３バイト以上の場合でも適用可能である。

〔発明の効果〕

本発明によれば、小容量のメモリに格納した変換コード
表を用いて、データ転送中にコード変換が可能となる。

【図面の簡単な説明】

第１図は本発明にかかるマイクロコンピュータシステム
のブロック図、第２図は本発明によるコード変換機構の
１実施例を示すブロック図、第３図と第４図はコード変
換メモリ５４．５５の構成図、第５図は命令デコーダ５
１に対する真理値表である。１・・・マイクロコンピュータ、２・・・主記憶装置、
３・・・ＤＭＡ制御装置、４・・・入出力制御装置、５
・・・入出力装置、１００・・・共通バス、１０１・・
・ＤＭＡ制御装置３と入出力制御袋ｗ４の間の信号線、
４１゜４２・・・被変換データレジスタ、４３・・・ゲ
ート、４４・・・フリップフロップ、４５．４７・・・
比較器、４６．４８・・・切替コード用レジスタ、４９
．５０・・・レジスタ、５１・・・命令デコーダ、５２
．５３・・・アドレスデータバッファ、５４．５５・・
・コード変換メモリ、５６．５７・・・変換データバッ
ファ。第　３　　口Ｘ　　　ＬａＩＩ′ｔ　ＣａｒｃＩ第　４　図５　図

Claims

【特許請求の範囲】１、主記憶装置と入出力装置の間のデータ転送を制御す
る入出力制御装置において、基本文字コードと拡張文字
コードを区別する手段と、基本文字コードと拡張文字コ
ード相互間の切替状態を保持する手段と、変換コード表
と、基本文字コードと拡張文字コード相互の移行に従つ
て切替状態を更新する手段とを備えたことを特徴とする
コード変換方式。２、特許請求範囲第１項記載による方式であつて、文字
コードを基本単位毎に独立にコード変換する手段を有す
ることを特徴とするコード変換方式。