JPS6354826A - 圧縮デ−タ伸張装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置に関する。特に、圧縮されたデ
ータの伸張手段に関する。

〔概要〕

本発明は、圧縮データの伸張手段において、圧縮データ
をレジスタに格納し、また繰返し回数をカウンタに格納
して転送先にデータを転送するごとにカウントダウンを
行うことにより、圧縮データのブロック転送を高速に行
うことができるようにしたものである。

〔従来の技術〕

従来例装置では、メモリから読出したデータをＡＬＵに
送り、圧縮指示データと同じ定数パターンと比較するこ
とにより圧縮データであることを調べ、圧縮データの場
合には、汎用レジスタに圧縮データ数Ｎを格納し、圧縮
データを読込み、読込んだデータを転送先に書込むたび
に汎用レジスタ内のデータ数をＡＬＵにより１減算し、
「０」になるまで書き込みを繰返していた。

〔発明が解決しようとする問題点〕

このような従来例装置は、圧縮データかどうかのチェッ
クをＡＬＵで行い、また、圧縮データの個数Ｎを汎用レ
ジスタに格納しＡＬＵにより減算を行っているので、処
理スピードが遅くなる欠点がある。

本発明はこのような欠点を除去するもので、圧縮データ
の伸張を高速に実行できる圧縮データ伸張装置を提供す
ることを目的とする。

〔問題点を解決するだめの手段〕

本発明は、同一内容の繰返しデータが連続する第一デー
タをこの繰返しデータの一つと、このデータの繰返し数
を示す繰返し数データと、圧縮されたデータであること
を示す識別データとの組に置換した第二データを含むデ
ータを転送元領域に格納し、また、この第二データに基
づいて第一データに等しいデータに復元された第三デー
タを含むデータを転送先領域に格納するメモリを備えた
圧縮データ伸張装置において、上記転送元領域に格納さ
れたデータを一時記憶するレジスタと、このレジスタに
格納されたデータが識別データを含むことを判定する判
定手段と、この判定手段の出力に基づいてこの識別デー
タを有する第二データに含まれる繰返し数データが設定
されるカウンタと、このカウンタに設定された回数だけ
繰返して上記レジスタの内容を転送する制？１１手段と
を備えたことを特徴とする。

〔作用つ レジスタには転送元のデータが一時記憶される。

このデータが圧縮データであることが識別されると、カ
ウンタにデータの繰返し数が格納され、このカウンタは
レジスタ上のデータを転送先に転送ごとにカウントダウ
ンされ、繰返し回数だけデータ転送が繰返されると動作
を終了する。

これにより転送先のメモリ領域には伸張されたデータが
格納される。

〔実施例〕

以下、本発明実施例を図面に基づいて説明する。

第１図は本発明の一実施例のブロック図である。

この実施例装置は、ＣＰＵＩと、あらかじめ圧縮された
データを記憶し、バス２０に接続されているメモリ２と
を備え、ここでＣＰＵＩは、バス２０に読込みアドレス
を出力し、アドレスを１カウントアツプする機能を持つ
１６ビツトのレジスタである第１アドレスレジスタ１０
と、バス２０に書込みアドレスを出力し、アドレスを１
カウントアツプする機能を持つ１６ビツトのレジスタで
ある第２アドレスレジスタ１１と、バス２０とデータを
入出力し、第２カウンタ１４と制御回路１５とにデータ
を出力する１６ビツトのレジスタであるデータレジスタ
１２と、転送元のデータ数Ｍを保持し、１カウントダウ
ンする機能を持つ１６ビ、トのカウンタである第１カウ
ンタ１３と、データレジスタ１２の下位８ビツトを入力
とし、圧縮データ数Ｎを保持し、１カウントダウンする
機能を持つ８ビツトのカウンタである第２カカンタ１４
と、データレジスタ１２の上位８ビツトを入力とし、圧
縮されたデータであるか否かを判定し、圧縮データであ
るときには伸張動作を行うよう各構成要素に制御信号を
送る制御回路１５と、１６ビントのバス２０と、８ビツ
トの信号線２１および２２を備える。

次に、この実施例装置の動作を第１図、第２図のフロー
チャートおよび第３図の転送元アドレスと転送先アドレ
スのデータ格納状態を示す図を用いて説明する。なお、
この実施例では、第３図の転送元アドレスのデータ数Ｍ
は「５」であり、圧縮データ数Ｎは「４」である。また
、圧縮指示データは、ｒ８０ｏＪとし、他のデータの中
にはｒ８０．Ｊは含まない。

転送元アドレスと転送先アドレスをそれぞれ第１アドレ
スレジスタ１０と第２アドレスレジスタ１１に入れ、転
送元アドレスのデータ数すなわち５を第１カウンタにあ
らかじめ人力して初期設定する。

これが第２図の処理１０１である。第１アドレスレジス
タ１０の内容をバス２０に出力し、メモリ２に送り、そ
のアドレスのデータすなわち第３図の「Ａ９１ＢＨＪを
読出し、バス２０を通してデータレジスタ１２に書込む
。これが第２図の処理１０２である。

データレジスタ１２に入力されたデータの上位８ビツト
は制御回路１５に送られ、圧縮指示データｒ８０ＨＪか
どうかが判定される。これが第２図の判定１０３である
。この場合は「Ａ９Ｈ」であり圧縮指示データではない
ので、処理１０４に進む。第２アドレスレジスタ１１の
内容をパ゛ス２０に出力してメモリ２に送り、データレ
ジスタ１２の内容をバス２０に出力してメモリ２に送り
、第２アドレスレジスタ１１が示すアドレスにデータを
書込む。この場合は第３図の転送先アドレスにｒＡ９１
ＢＪが書込まれる。

これが処理１０４である。第１および第２レジスタ１０
およびＩＩの内容をそれぞれ＋１し、第１カウンタ１３
を１カウントダウンする。第１カウンタの内容は「５」
であるからカウントダウンすると「４」になる。これが
処理１０５である。第１カウンタ１３の内容が「０」か
どうかを判定し、「０」ならばデータの転送を終了する
。この場合は第１カウンタ１３の内容は「４」であるの
で、処理１０２に戻る。

これが判定１０６である。

処理１０２を行いメモリ２から第１アドレスレジスタ１
０の示すデータをデータレジスタ１２に書込む。

この場合は、読込まれたデータは第２図の圧縮指示デー
タと圧縮データ数ｒＮＪとを含むｒ８００４ＨＪである
。判定１０３で、制御回路１５により圧縮指示データｒ
８０ＨＪであると判定され、処理１０７に進む。データ
レジスタ下位８ビツトに入力された圧縮データ数ｒＮＪ
を４３号線２２を通して第２カウンタ１４に書込む。こ
れが処理１０７である。第１アドレスレジスタ１０の内
容をバス２０を通してメモリ２に送り、データをバス２
０を通してデータレジスタ１２に書込む。これが処理１
０８である。このときに、データレジスタＩ２には圧縮
されたデータである「００００、　Ｊが入っている。第
２アドレスレジスタ１１の内容をバス２０を通してメモ
リ２に送り、また、データレジスタ１２の内容をバス２
０を通してメモリ２に送り、第２アドレスレジスタ１１
の示すアドレスにデータを書込む。そして、第２アドレ
スレジスタ１１の内容を＋１し、第２カウンタ１４の内
容を−１する。これが第２図の処理１０９である。この
ときに、処理１０４で書込んだｒＡ９１ＢＨＪの次のア
ドレスにｒｏｏｏｏＨＪが書込まれることになる。

第２カウンタ１４の内容が「０」かどうかを判定し、「
Ｏ」ならば処理１１１に進む。この場合に、第２カウン
タ１４の内容は「３」なので、処理１０９をあと３回行
う。これで、第３図のようにｒＡ９１Ｂ、Ｊの次のアド
レスから４つｒｏｏｏｏＨＪが書込まれ、圧縮データは
伸張される。

第２カウンタの内容もｒＯＪになるので、判定１１０に
より処理１１１に進む。第１カウンタ１３の内容につき
１カウントダウンを２回行い−２し、第１アドレスレジ
スタ１０の内容を＋１する。これが処理１１１である。

この後に、判定１０６に進む。第１カウンタは「２」で
あるので、処理１０２に戻る。

メモリ２からｒ４７Ｄ８．　Ｊを読出し、データレジス
タ１２に書込む。ｒ４７．　Ｊは圧縮指示データではな
いので、判定１０３から処理１０４に進む。処理１０４
で「４７Ｄ８Ｎ」を最後に書込まれたｒｏｏｏｏ、　ｊ
の次のアドレスに書込み、処理１０５で第１および第２
アドレスレジスタ１０および１１を＋１し、第１カウン
タ１３を−１する。第１カウンタは「１」なので、判定
１０６から処理１０２に戻る。メモリ２から「ＣＦ５５
ＭＪを読出し、データレジスタ１２に書込む。

ｒｃＦＨＪは圧縮指示データではないので判定１０３か
ら処理１０４に進む。処理１０４でｒＣＦ５５ＨＪを最
後に書込まれたｒ４７Ｄ８ＨＪの次のアドレスに書込み
、処理１０５で第１および第２アドレスレジスタ１０お
よび１１を＋１し、第１カウンタ１３を−１する。第１
カンウタ１３は「０」になついるので、判定１０６でブ
ロック転送を終了する。このときに第３図の転送先アド
レスのデータ格納状態になり、圧縮されたデータは伸張
されて転送されている。

この実施例では、圧縮データがｒ　００００　Ｊである
が、連続するどのようなパターンのデータでも本発明を
実施することができる。また、圧縮指示データはｒ８０
．　Ｊであるが、使用されていないパターンならどのデ
ータパタン−でも本発明を実施することができる。

〔発明の効果〕

本発明は以上説明したように、読込んだデータが圧縮指
示データか否かを判定する制御回路と転送元のデータ数
および圧縮されたデータ数を保持する２つのカウンタと
を有するので、圧縮されたデータのブロック転送を高速
にかつ簡単な回路構成で行える効果がある。

【図面の簡単な説明】

第１図は本発明実施例の構成を示すブロック構成図。 第２図は本発明実施例の動作を示すフローチャート。 第３図は転送元アドレスのデータと転送先アドレスのデ
ータの格納状態の説明図。 １・・・ＣＰＵ、２・・・メモリ、１０．１１・・・ア
ドレスレジスタ、１２・・・データレジスタ、１３．１
４・・・カウンタ、１５・・・制御回路、２０・・・バ
ス、２１．２２・・・信号線。 ？ 実施例の構成 第１図 データの格納状態 第３図

Claims (1)

【特許請求の範囲】
1. （１）同一内容の繰返しデータが連続する第一データを
   この繰返しデータの一つと、このデータの繰返し数を示
   す繰返し数データと、圧縮されたデータであることを示
   す識別データとの組に置換した第二データを含むデータ
   を転送元領域に格納し、また、この第二データに基づい
   て第一データに等しいデータに復元された第三データを
   含むデータを転送先領域に格納するメモリを備えた圧縮
   データ伸張装置において、 上記転送元領域に格納されたデータを一時記憶するレジ
   スタ（１２）と、 このレジスタに格納されたデータが識別データを含むこ
   とを判定する判定手段と、 この判定手段の出力に基づいてこの識別データを有する
   第二データに含まれる繰返し数データが設定されるカウ
   ンタ（１４）と、 このカウンタに設定された回数だけ繰返して上記レジス
   タの内容を転送する制御手段と を備えたことを特徴とする圧縮データ伸張装置。