JPS6354826A - 圧縮デ−タ伸張装置 - Google Patents
圧縮デ−タ伸張装置Info
- Publication number
- JPS6354826A JPS6354826A JP19944086A JP19944086A JPS6354826A JP S6354826 A JPS6354826 A JP S6354826A JP 19944086 A JP19944086 A JP 19944086A JP 19944086 A JP19944086 A JP 19944086A JP S6354826 A JPS6354826 A JP S6354826A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- transfer
- counter
- compressed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006837 decompression Effects 0.000 claims description 6
- 230000006835 compression Effects 0.000 abstract description 12
- 238000007906 compression Methods 0.000 abstract description 12
- 230000003252 repetitive effect Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000013500 data storage Methods 0.000 description 2
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置に関する。特に、圧縮されたデ
ータの伸張手段に関する。
ータの伸張手段に関する。
本発明は、圧縮データの伸張手段において、圧縮データ
をレジスタに格納し、また繰返し回数をカウンタに格納
して転送先にデータを転送するごとにカウントダウンを
行うことにより、圧縮データのブロック転送を高速に行
うことができるようにしたものである。
をレジスタに格納し、また繰返し回数をカウンタに格納
して転送先にデータを転送するごとにカウントダウンを
行うことにより、圧縮データのブロック転送を高速に行
うことができるようにしたものである。
従来例装置では、メモリから読出したデータをALUに
送り、圧縮指示データと同じ定数パターンと比較するこ
とにより圧縮データであることを調べ、圧縮データの場
合には、汎用レジスタに圧縮データ数Nを格納し、圧縮
データを読込み、読込んだデータを転送先に書込むたび
に汎用レジスタ内のデータ数をALUにより1減算し、
「0」になるまで書き込みを繰返していた。
送り、圧縮指示データと同じ定数パターンと比較するこ
とにより圧縮データであることを調べ、圧縮データの場
合には、汎用レジスタに圧縮データ数Nを格納し、圧縮
データを読込み、読込んだデータを転送先に書込むたび
に汎用レジスタ内のデータ数をALUにより1減算し、
「0」になるまで書き込みを繰返していた。
このような従来例装置は、圧縮データかどうかのチェッ
クをALUで行い、また、圧縮データの個数Nを汎用レ
ジスタに格納しALUにより減算を行っているので、処
理スピードが遅くなる欠点がある。
クをALUで行い、また、圧縮データの個数Nを汎用レ
ジスタに格納しALUにより減算を行っているので、処
理スピードが遅くなる欠点がある。
本発明はこのような欠点を除去するもので、圧縮データ
の伸張を高速に実行できる圧縮データ伸張装置を提供す
ることを目的とする。
の伸張を高速に実行できる圧縮データ伸張装置を提供す
ることを目的とする。
本発明は、同一内容の繰返しデータが連続する第一デー
タをこの繰返しデータの一つと、このデータの繰返し数
を示す繰返し数データと、圧縮されたデータであること
を示す識別データとの組に置換した第二データを含むデ
ータを転送元領域に格納し、また、この第二データに基
づいて第一データに等しいデータに復元された第三デー
タを含むデータを転送先領域に格納するメモリを備えた
圧縮データ伸張装置において、上記転送元領域に格納さ
れたデータを一時記憶するレジスタと、このレジスタに
格納されたデータが識別データを含むことを判定する判
定手段と、この判定手段の出力に基づいてこの識別デー
タを有する第二データに含まれる繰返し数データが設定
されるカウンタと、このカウンタに設定された回数だけ
繰返して上記レジスタの内容を転送する制?11手段と
を備えたことを特徴とする。
タをこの繰返しデータの一つと、このデータの繰返し数
を示す繰返し数データと、圧縮されたデータであること
を示す識別データとの組に置換した第二データを含むデ
ータを転送元領域に格納し、また、この第二データに基
づいて第一データに等しいデータに復元された第三デー
タを含むデータを転送先領域に格納するメモリを備えた
圧縮データ伸張装置において、上記転送元領域に格納さ
れたデータを一時記憶するレジスタと、このレジスタに
格納されたデータが識別データを含むことを判定する判
定手段と、この判定手段の出力に基づいてこの識別デー
タを有する第二データに含まれる繰返し数データが設定
されるカウンタと、このカウンタに設定された回数だけ
繰返して上記レジスタの内容を転送する制?11手段と
を備えたことを特徴とする。
〔作用つ
レジスタには転送元のデータが一時記憶される。
このデータが圧縮データであることが識別されると、カ
ウンタにデータの繰返し数が格納され、このカウンタは
レジスタ上のデータを転送先に転送ごとにカウントダウ
ンされ、繰返し回数だけデータ転送が繰返されると動作
を終了する。
ウンタにデータの繰返し数が格納され、このカウンタは
レジスタ上のデータを転送先に転送ごとにカウントダウ
ンされ、繰返し回数だけデータ転送が繰返されると動作
を終了する。
これにより転送先のメモリ領域には伸張されたデータが
格納される。
格納される。
以下、本発明実施例を図面に基づいて説明する。
第1図は本発明の一実施例のブロック図である。
この実施例装置は、CPUIと、あらかじめ圧縮された
データを記憶し、バス20に接続されているメモリ2と
を備え、ここでCPUIは、バス20に読込みアドレス
を出力し、アドレスを1カウントアツプする機能を持つ
16ビツトのレジスタである第1アドレスレジスタ10
と、バス20に書込みアドレスを出力し、アドレスを1
カウントアツプする機能を持つ16ビツトのレジスタで
ある第2アドレスレジスタ11と、バス20とデータを
入出力し、第2カウンタ14と制御回路15とにデータ
を出力する16ビツトのレジスタであるデータレジスタ
12と、転送元のデータ数Mを保持し、1カウントダウ
ンする機能を持つ16ビ、トのカウンタである第1カウ
ンタ13と、データレジスタ12の下位8ビツトを入力
とし、圧縮データ数Nを保持し、1カウントダウンする
機能を持つ8ビツトのカウンタである第2カカンタ14
と、データレジスタ12の上位8ビツトを入力とし、圧
縮されたデータであるか否かを判定し、圧縮データであ
るときには伸張動作を行うよう各構成要素に制御信号を
送る制御回路15と、16ビントのバス20と、8ビツ
トの信号線21および22を備える。
データを記憶し、バス20に接続されているメモリ2と
を備え、ここでCPUIは、バス20に読込みアドレス
を出力し、アドレスを1カウントアツプする機能を持つ
16ビツトのレジスタである第1アドレスレジスタ10
と、バス20に書込みアドレスを出力し、アドレスを1
カウントアツプする機能を持つ16ビツトのレジスタで
ある第2アドレスレジスタ11と、バス20とデータを
入出力し、第2カウンタ14と制御回路15とにデータ
を出力する16ビツトのレジスタであるデータレジスタ
12と、転送元のデータ数Mを保持し、1カウントダウ
ンする機能を持つ16ビ、トのカウンタである第1カウ
ンタ13と、データレジスタ12の下位8ビツトを入力
とし、圧縮データ数Nを保持し、1カウントダウンする
機能を持つ8ビツトのカウンタである第2カカンタ14
と、データレジスタ12の上位8ビツトを入力とし、圧
縮されたデータであるか否かを判定し、圧縮データであ
るときには伸張動作を行うよう各構成要素に制御信号を
送る制御回路15と、16ビントのバス20と、8ビツ
トの信号線21および22を備える。
次に、この実施例装置の動作を第1図、第2図のフロー
チャートおよび第3図の転送元アドレスと転送先アドレ
スのデータ格納状態を示す図を用いて説明する。なお、
この実施例では、第3図の転送元アドレスのデータ数M
は「5」であり、圧縮データ数Nは「4」である。また
、圧縮指示データは、r80oJとし、他のデータの中
にはr80.Jは含まない。
チャートおよび第3図の転送元アドレスと転送先アドレ
スのデータ格納状態を示す図を用いて説明する。なお、
この実施例では、第3図の転送元アドレスのデータ数M
は「5」であり、圧縮データ数Nは「4」である。また
、圧縮指示データは、r80oJとし、他のデータの中
にはr80.Jは含まない。
転送元アドレスと転送先アドレスをそれぞれ第1アドレ
スレジスタ10と第2アドレスレジスタ11に入れ、転
送元アドレスのデータ数すなわち5を第1カウンタにあ
らかじめ人力して初期設定する。
スレジスタ10と第2アドレスレジスタ11に入れ、転
送元アドレスのデータ数すなわち5を第1カウンタにあ
らかじめ人力して初期設定する。
これが第2図の処理101である。第1アドレスレジス
タ10の内容をバス20に出力し、メモリ2に送り、そ
のアドレスのデータすなわち第3図の「A91BHJを
読出し、バス20を通してデータレジスタ12に書込む
。これが第2図の処理102である。
タ10の内容をバス20に出力し、メモリ2に送り、そ
のアドレスのデータすなわち第3図の「A91BHJを
読出し、バス20を通してデータレジスタ12に書込む
。これが第2図の処理102である。
データレジスタ12に入力されたデータの上位8ビツト
は制御回路15に送られ、圧縮指示データr80HJか
どうかが判定される。これが第2図の判定103である
。この場合は「A9H」であり圧縮指示データではない
ので、処理104に進む。第2アドレスレジスタ11の
内容をパ゛ス20に出力してメモリ2に送り、データレ
ジスタ12の内容をバス20に出力してメモリ2に送り
、第2アドレスレジスタ11が示すアドレスにデータを
書込む。この場合は第3図の転送先アドレスにrA91
BJが書込まれる。
は制御回路15に送られ、圧縮指示データr80HJか
どうかが判定される。これが第2図の判定103である
。この場合は「A9H」であり圧縮指示データではない
ので、処理104に進む。第2アドレスレジスタ11の
内容をパ゛ス20に出力してメモリ2に送り、データレ
ジスタ12の内容をバス20に出力してメモリ2に送り
、第2アドレスレジスタ11が示すアドレスにデータを
書込む。この場合は第3図の転送先アドレスにrA91
BJが書込まれる。
これが処理104である。第1および第2レジスタ10
およびIIの内容をそれぞれ+1し、第1カウンタ13
を1カウントダウンする。第1カウンタの内容は「5」
であるからカウントダウンすると「4」になる。これが
処理105である。第1カウンタ13の内容が「0」か
どうかを判定し、「0」ならばデータの転送を終了する
。この場合は第1カウンタ13の内容は「4」であるの
で、処理102に戻る。
およびIIの内容をそれぞれ+1し、第1カウンタ13
を1カウントダウンする。第1カウンタの内容は「5」
であるからカウントダウンすると「4」になる。これが
処理105である。第1カウンタ13の内容が「0」か
どうかを判定し、「0」ならばデータの転送を終了する
。この場合は第1カウンタ13の内容は「4」であるの
で、処理102に戻る。
これが判定106である。
処理102を行いメモリ2から第1アドレスレジスタ1
0の示すデータをデータレジスタ12に書込む。
0の示すデータをデータレジスタ12に書込む。
この場合は、読込まれたデータは第2図の圧縮指示デー
タと圧縮データ数rNJとを含むr8004HJである
。判定103で、制御回路15により圧縮指示データr
80HJであると判定され、処理107に進む。データ
レジスタ下位8ビツトに入力された圧縮データ数rNJ
を43号線22を通して第2カウンタ14に書込む。こ
れが処理107である。第1アドレスレジスタ10の内
容をバス20を通してメモリ2に送り、データをバス2
0を通してデータレジスタ12に書込む。これが処理1
08である。このときに、データレジスタI2には圧縮
されたデータである「0000、 Jが入っている。第
2アドレスレジスタ11の内容をバス20を通してメモ
リ2に送り、また、データレジスタ12の内容をバス2
0を通してメモリ2に送り、第2アドレスレジスタ11
の示すアドレスにデータを書込む。そして、第2アドレ
スレジスタ11の内容を+1し、第2カウンタ14の内
容を−1する。これが第2図の処理109である。この
ときに、処理104で書込んだrA91BHJの次のア
ドレスにrooooHJが書込まれることになる。
タと圧縮データ数rNJとを含むr8004HJである
。判定103で、制御回路15により圧縮指示データr
80HJであると判定され、処理107に進む。データ
レジスタ下位8ビツトに入力された圧縮データ数rNJ
を43号線22を通して第2カウンタ14に書込む。こ
れが処理107である。第1アドレスレジスタ10の内
容をバス20を通してメモリ2に送り、データをバス2
0を通してデータレジスタ12に書込む。これが処理1
08である。このときに、データレジスタI2には圧縮
されたデータである「0000、 Jが入っている。第
2アドレスレジスタ11の内容をバス20を通してメモ
リ2に送り、また、データレジスタ12の内容をバス2
0を通してメモリ2に送り、第2アドレスレジスタ11
の示すアドレスにデータを書込む。そして、第2アドレ
スレジスタ11の内容を+1し、第2カウンタ14の内
容を−1する。これが第2図の処理109である。この
ときに、処理104で書込んだrA91BHJの次のア
ドレスにrooooHJが書込まれることになる。
第2カウンタ14の内容が「0」かどうかを判定し、「
O」ならば処理111に進む。この場合に、第2カウン
タ14の内容は「3」なので、処理109をあと3回行
う。これで、第3図のようにrA91B、Jの次のアド
レスから4つrooooHJが書込まれ、圧縮データは
伸張される。
O」ならば処理111に進む。この場合に、第2カウン
タ14の内容は「3」なので、処理109をあと3回行
う。これで、第3図のようにrA91B、Jの次のアド
レスから4つrooooHJが書込まれ、圧縮データは
伸張される。
第2カウンタの内容もrOJになるので、判定110に
より処理111に進む。第1カウンタ13の内容につき
1カウントダウンを2回行い−2し、第1アドレスレジ
スタ10の内容を+1する。これが処理111である。
より処理111に進む。第1カウンタ13の内容につき
1カウントダウンを2回行い−2し、第1アドレスレジ
スタ10の内容を+1する。これが処理111である。
この後に、判定106に進む。第1カウンタは「2」で
あるので、処理102に戻る。
あるので、処理102に戻る。
メモリ2からr47D8. Jを読出し、データレジス
タ12に書込む。r47. Jは圧縮指示データではな
いので、判定103から処理104に進む。処理104
で「47D8N」を最後に書込まれたroooo、 j
の次のアドレスに書込み、処理105で第1および第2
アドレスレジスタ10および11を+1し、第1カウン
タ13を−1する。第1カウンタは「1」なので、判定
106から処理102に戻る。メモリ2から「CF55
MJを読出し、データレジスタ12に書込む。
タ12に書込む。r47. Jは圧縮指示データではな
いので、判定103から処理104に進む。処理104
で「47D8N」を最後に書込まれたroooo、 j
の次のアドレスに書込み、処理105で第1および第2
アドレスレジスタ10および11を+1し、第1カウン
タ13を−1する。第1カウンタは「1」なので、判定
106から処理102に戻る。メモリ2から「CF55
MJを読出し、データレジスタ12に書込む。
rcFHJは圧縮指示データではないので判定103か
ら処理104に進む。処理104でrCF55HJを最
後に書込まれたr47D8HJの次のアドレスに書込み
、処理105で第1および第2アドレスレジスタ10お
よび11を+1し、第1カウンタ13を−1する。第1
カンウタ13は「0」になついるので、判定106でブ
ロック転送を終了する。このときに第3図の転送先アド
レスのデータ格納状態になり、圧縮されたデータは伸張
されて転送されている。
ら処理104に進む。処理104でrCF55HJを最
後に書込まれたr47D8HJの次のアドレスに書込み
、処理105で第1および第2アドレスレジスタ10お
よび11を+1し、第1カウンタ13を−1する。第1
カンウタ13は「0」になついるので、判定106でブ
ロック転送を終了する。このときに第3図の転送先アド
レスのデータ格納状態になり、圧縮されたデータは伸張
されて転送されている。
この実施例では、圧縮データがr 0000 Jである
が、連続するどのようなパターンのデータでも本発明を
実施することができる。また、圧縮指示データはr80
. Jであるが、使用されていないパターンならどのデ
ータパタン−でも本発明を実施することができる。
が、連続するどのようなパターンのデータでも本発明を
実施することができる。また、圧縮指示データはr80
. Jであるが、使用されていないパターンならどのデ
ータパタン−でも本発明を実施することができる。
本発明は以上説明したように、読込んだデータが圧縮指
示データか否かを判定する制御回路と転送元のデータ数
および圧縮されたデータ数を保持する2つのカウンタと
を有するので、圧縮されたデータのブロック転送を高速
にかつ簡単な回路構成で行える効果がある。
示データか否かを判定する制御回路と転送元のデータ数
および圧縮されたデータ数を保持する2つのカウンタと
を有するので、圧縮されたデータのブロック転送を高速
にかつ簡単な回路構成で行える効果がある。
第1図は本発明実施例の構成を示すブロック構成図。
第2図は本発明実施例の動作を示すフローチャート。
第3図は転送元アドレスのデータと転送先アドレスのデ
ータの格納状態の説明図。 1・・・CPU、2・・・メモリ、10.11・・・ア
ドレスレジスタ、12・・・データレジスタ、13.1
4・・・カウンタ、15・・・制御回路、20・・・バ
ス、21.22・・・信号線。 ? 実施例の構成 第1図 データの格納状態 第3図
ータの格納状態の説明図。 1・・・CPU、2・・・メモリ、10.11・・・ア
ドレスレジスタ、12・・・データレジスタ、13.1
4・・・カウンタ、15・・・制御回路、20・・・バ
ス、21.22・・・信号線。 ? 実施例の構成 第1図 データの格納状態 第3図
Claims (1)
- (1)同一内容の繰返しデータが連続する第一データを
この繰返しデータの一つと、このデータの繰返し数を示
す繰返し数データと、圧縮されたデータであることを示
す識別データとの組に置換した第二データを含むデータ
を転送元領域に格納し、また、この第二データに基づい
て第一データに等しいデータに復元された第三データを
含むデータを転送先領域に格納するメモリを備えた圧縮
データ伸張装置において、 上記転送元領域に格納されたデータを一時記憶するレジ
スタ(12)と、 このレジスタに格納されたデータが識別データを含むこ
とを判定する判定手段と、 この判定手段の出力に基づいてこの識別データを有する
第二データに含まれる繰返し数データが設定されるカウ
ンタ(14)と、 このカウンタに設定された回数だけ繰返して上記レジス
タの内容を転送する制御手段と を備えたことを特徴とする圧縮データ伸張装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19944086A JPS6354826A (ja) | 1986-08-26 | 1986-08-26 | 圧縮デ−タ伸張装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19944086A JPS6354826A (ja) | 1986-08-26 | 1986-08-26 | 圧縮デ−タ伸張装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6354826A true JPS6354826A (ja) | 1988-03-09 |
Family
ID=16407850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19944086A Pending JPS6354826A (ja) | 1986-08-26 | 1986-08-26 | 圧縮デ−タ伸張装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6354826A (ja) |
-
1986
- 1986-08-26 JP JP19944086A patent/JPS6354826A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62237522A (ja) | 情報処理装置 | |
EP0334103A2 (en) | Data processing unit having a bypass circuit | |
JPS6354826A (ja) | 圧縮デ−タ伸張装置 | |
JPS5826584B2 (ja) | デ−タ処理装置 | |
JPH0315221B2 (ja) | ||
JPS62245467A (ja) | シンボリツク処理システムおよび方法 | |
JPH07101460B2 (ja) | コード検出装置 | |
JP2908331B2 (ja) | リストベクトル処理システム | |
JPS6362083A (ja) | 射影デ−タ生成方式 | |
JPH01273132A (ja) | マイクロプロセッサ | |
JPS59229659A (ja) | デ−タ処理方式 | |
JPS60178570A (ja) | デ−タ受信器 | |
JP3210356B2 (ja) | データのゼロ判定装置 | |
JP3087488B2 (ja) | データ復元回路 | |
JPS62274458A (ja) | コ−ド変換方式 | |
JPS6134620A (ja) | 計算機への入力方法 | |
SU947910A2 (ru) | Логическое запоминающее устройство | |
JP2556160B2 (ja) | 圧縮符号伸長装置 | |
JPS63118965A (ja) | Dmaワ−ド転送方式 | |
JPH03130844A (ja) | ビット・マップ・メモリのビット・アドレス制御回路 | |
JPS635432A (ja) | マイクロプロセツサ | |
JPH0579651U (ja) | バス・インターフェイス装置 | |
JPH04225426A (ja) | データ記憶装置 | |
JPS62279449A (ja) | デ−タ転送装置 | |
JPS5831446A (ja) | デ−タ圧縮方式 |