JPH06274447A - データ転送装置及びワード数算出方法 - Google Patents

データ転送装置及びワード数算出方法

Info

Publication number
JPH06274447A
JPH06274447A JP5060767A JP6076793A JPH06274447A JP H06274447 A JPH06274447 A JP H06274447A JP 5060767 A JP5060767 A JP 5060767A JP 6076793 A JP6076793 A JP 6076793A JP H06274447 A JPH06274447 A JP H06274447A
Authority
JP
Japan
Prior art keywords
data
circuit
word
signal
bytes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5060767A
Other languages
English (en)
Other versions
JP3471384B2 (ja
Inventor
Masayuki Takeshige
昌之 竹重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP06076793A priority Critical patent/JP3471384B2/ja
Publication of JPH06274447A publication Critical patent/JPH06274447A/ja
Priority to US08/529,174 priority patent/US5581711A/en
Application granted granted Critical
Publication of JP3471384B2 publication Critical patent/JP3471384B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】本発明はワードの途中のバイト位置から書き込
まれた任意バイト数のデータのワード数を簡単な回路構
成で算出して、当該データの転送処理速度を向上させ得
るデータ処理装置を提供することを目的とする。 【構成】中央処理装置Ｃと、データ転送処理装置５と、
複数のデータ格納装置２，４とがバスＢを介して接続さ
れる。データ転送処理装置５では複数のバイトで１ワー
ドが構成される任意ワード数の転送データが、中央処理
装置Ｃとの１ワードずつの応答に基づいて、データ格納
装置２，４間でバスＢを介して１ワードずつ転送され
る。あらかじめ設定された１ワードを構成するバイト数
に対し、転送データの書き込みバイト数と、転送データ
の書き込み開始バイト位置とに基づいてワード数を算出
するワード数算出回路Ｗがデータ転送処理装置５に備え
られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はデータ処理装置間でデ
ータの転送動作を行うデータ転送装置に関するものであ
る。
【０００２】ＭＰＵ（マイクロプロセッサユニット）と
その周辺回路とで構成されるデータ処理装置では、デー
タ処理速度を向上させるために各回路間でのデータ転送
速度の向上を図る必要がある。そこで、データ転送装置
では効率的なデータ転送を行うことが必要となってい
る。
【０００３】
【従来の技術】ＭＰＵ及びＤＭＡＣ（ダイレクトメモリ
アクセスコントローラ）を備えたデータ処理装置では、
同ＭＰＵとバッファメモリとの間でデータ転送が行われ
るとともに、一つのバッファメモリからＤＭＡＣを介し
て他のバッファメモリへデータ転送が行われる。
【０００４】転送される各データはそのビット幅が数バ
イト幅で構成され、バッファメモリに書き込まれたデー
タを読み出す場合には、例えば４バイトを１ワードとし
て、各ワード毎に読み出されて転送される。
【０００５】また、読み出されたデータを効率よく転送
するために、前記ＭＰＵでは入力されたデータのバイト
数を変換して転送することが行われている。
【０００６】
【発明が解決しようとする課題】上記のような転送動作
時において、バッファメモリにデータを書き込む場合に
は、各ワードの先頭バイト以外の途中のバイトからも書
き込んだほうが都合がよいことがある。
【０００７】各ワードの途中のバイトからデータを書き
込んだ場合、書き込んだデータのバイト数によっては、
ワード数が変化することがある。すなわち、例えば１ワ
ードが４バイトで構成され、書き込むデータが４バイト
であるとき、先頭バイトから書き込めば１ワードとな
り、途中のバイトから書き込めば２ワードとなる。
【０００８】そこで、このようにバッファメモリに書き
込まれたデータを、ＤＭＡＣにより他のバッファメモリ
に転送する場合には、まずそのデータのワード数を算出
する必要がある。
【０００９】ところが、書き込まれたデータのワード数
を算出するためにはＤＭＡＣに規模の大きな論理回路を
備えることが必要となって、データ処理速度が低下する
とともに、ＤＭＡＣの回路規模を増大させてしまうとい
う問題点がある。
【００１０】また、データを常にワードの先頭バイトか
ら書き込むようにすると、メモリ容量を効率よく利用す
ることができない等、不都合が生じることがある。この
発明の目的は、ワードの途中のバイト位置から書き込ま
れた任意バイト数のデータのワード数を簡単な回路構成
で算出して、当該データの転送処理速度を向上させ得る
データ処理装置を提供することにある。
【００１１】
【課題を解決するための手段】図１は請求項１の発明の
原理説明図である。すなわち、中央処理装置Ｃと、デー
タ転送処理装置５と、複数のデータ格納装置２，４とが
バスＢを介して接続され、前記データ転送処理装置５で
は複数のバイトで１ワードが構成される任意ワード数の
転送データが、前記中央処理装置Ｃとの１ワードずつの
応答に基づいて、前記データ格納装置２，４間でバスＢ
を介して１ワードずつ転送される。
【００１２】あらかじめ設定された１ワードを構成する
バイト数に対し、前記転送データの書き込みバイト数
と、前記転送データの書き込み開始バイト位置とに基づ
いてワード数を算出するワード数算出回路Ｗが前記デー
タ転送処理装置５に備えられる。
【００１３】また、請求項２では、図２に示すように前
記ワード数算出回路Ｗは１ワードが２n バイトで構成さ
れるとき、２進数の前記書き込みバイト数の下位ｎビッ
ト以外の上位ビットの値からワード数を算出する第一の
算出回路８，９ａと、前記下位ｎビットの値が「０」以
外のとき前記第一の算出回路８，９ａの算出値に「１」
を加算する第二の算出回路７，９ｃと、前記下位ｎビッ
トの値と、前記書き込み開始バイト位置に基づいて設定
されるｎビットの値とを加算して、キャリーが生じたと
き前記第一の算出回路８，９ａの算出値に「１」を加算
する第三の算出回路１３とから構成される。
【００１４】また、請求項３では、１ワードが２n バイ
トで構成されるとき、転送データの書き込みバイト数を
２進数に変換した値の下位ｎビット以外の上位ビットの
値からワード数を算出し、前記下位ｎビットの値が
「０」以外のとき前記算出値に「１」を加算し、前記下
位ｎビットの値と、転送データの書き込み開始バイト位
置に基づいて設定されるｎビットの値とを加算して、キ
ャリーが生じたとき前記算出値に「１」を加算するよう
にした。
【００１５】
【作用】ワード数算出回路Ｗにより、転送データの書き
込みバイト数と、前記転送データの書き込み開始バイト
位置とに基づいてワード数が算出され、そのワード数に
基づいてデータ転送処理装置５によりデータ格納装置
２，４間でデータが転送される。
【００１６】また、ワード数算出回路Ｗは１ワードが２
n バイトで構成されるとき、２進数の書き込みバイト数
の下位ｎビット以外の上位ビットの値からワード数を算
出し、下位ｎビットの値が「０」以外のとき前記算出値
に「１」を加算し、前記下位ｎビットの値と、前記書き
込み開始バイト位置に基づいて設定されるｎビットの値
とを加算して、キャリーが生じたとき前記算出値に
「１」を加算する。
【００１７】
【実施例】以下、この発明を具体化した一実施例を説明
する。図１１に示すデータ処理装置において、ホストＭ
ＰＵ１及び第一のメモリ２はデータバスＢ１ａ，Ｂ２ａ
に接続され、同データバスＢ１ａ，Ｂ２ａはバスインタ
ーフェース３に接続されている。
【００１８】第二のメモリ４、ＤＭＡＣ５及びローカル
ＭＰＵ６はデータバスＢ１ｂ，Ｂ２ｂを介して前記バス
インターフェース３に接続されている。このように構成
されたデータ処理装置の動作の一例を説明すると、ロー
カルＭＰＵ６は処理したデータを第二のメモリ４に対し
バイト単位で任意の位置から書き込みを開始する。
【００１９】第二のメモリ４に格納されたデータが一定
量以上となると、ローカルＭＰＵ６はＤＭＡＣ５に起動
信号ＳＧ１を出力する。このとき、ローカルＭＰＵ６は
ＤＭＡＣ５に対し、起動信号ＳＧ１とともに、書き込ま
れたデータの先頭アドレス、書き込まれたデータの中で
最初に有効バイトデータが始まるバイト位置及び有効デ
ータのバイト数を出力する。
【００２０】次いで、前記ＤＭＡＣ５はホストＭＰＵ１
に対しバス使用要求を行うリクエスト信号ＳＧ２を出力
し、そのリクエスト信号ＳＧ２に基づいてホストＭＰＵ
１がバスの使用を許可するアクノリッジ信号ＳＧ３をＤ
ＭＡＣ５に出力すると、同ＤＭＡＣ５は第二のメモリ４
に格納されているデータを１ワード、すなわち例えば４
バイト単位で第一のメモリ２に転送する。
【００２１】前記ＤＭＡＣ５には第一のメモリ２若しく
は第二のメモリ４に格納されているデータのワード数を
算出するワード数算出回路が内蔵されている。そのワー
ド数算出回路を図２に従って説明する。
【００２２】前記ローカルＭＰＵ６から出力される書き
込みバイト数信号Ｂｎは第一のメモリ２若しくは第二の
メモリ４に書き込まれている書き込みデータのバイト数
を２進数に置き換えたものである。すなわち、書き込み
データが４バイトであれば「１００」であり、６バイト
であれば「１１０」である。
【００２３】そして、１ワードが４バイトで構成される
とき、下位２ビットがラッチ回路７に入力されてラッチ
され、下位２ビット以外の上位ビットがダウンカウンタ
８に格納される。
【００２４】ダウンカウンタ８には前記ホストＭＰＵ１
からアクノリッジ信号ＳＧ３が入力され、同ダウンカウ
ンタ８はＬレベルのアクノリッジ信号ＳＧ３が入力され
る度に、格納データから「１」を減算する。
【００２５】前記ダウンカウンタ８の出力信号はＯＲ回
路９ａに入力され、同ＯＲ回路９ａの出力信号はＮＯＲ
回路１０ａと、ＯＲ回路９ｂに入力される。前記ＯＲ回
路９ｂのＨレベルの出力信号は前記リクエスト信号ＳＧ
２として前記ホストＭＰＵ１に出力される。
【００２６】また、アクノリッジ信号ＳＧ３は前記ＮＯ
Ｒ回路１０ａに入力され、同ＮＯＲ回路１０ａはアクノ
リッジ信号ＳＧ３と前記ＯＲ回路９ａの出力信号がとも
にＬレベルとなると、Ｈレベルのクリア信号ＣＬＲをフ
ラグ回路１１ａに出力する。
【００２７】前記ラッチ回路７は２ビットの格納データ
をＯＲ回路９ｃと、ビット変換回路１２に出力する。前
記ＯＲ回路９ｃの出力信号は前記フラグ回路１１ａに出
力され、同フラグ回路１１ａはＯＲ回路９ｃのＨレベル
の出力信号に基づいてＨレベル、すなわち「１」のフラ
グを前記ＯＲ回路９ｂに出力する。
【００２８】また、前記フラグ回路１１ａは前記ＮＯＲ
回路１０ａからＨレベルのクリア信号ＣＬＲが入力され
ると、「１」のフラグを消去するようになっている。前
記ビット変換回路１２は前記ラッチ回路７の２ビットの
出力信号、すなわち前記書き込みバイト数信号Ｂｎの下
位２ビットの信号を、図３に示す２ビットの信号Ｋ，Ｌ
に変換して加算器１３に出力する。そのビット変換回路
１２の変換動作は、書き込みバイト数信号Ｂｎの下位２
ビットの信号から「１」を減算した値、若しくは下位２
ビットの信号が「００」のときは「１１」の値を出力し
ている。
【００２９】レジスタ１４には前記ローカルＭＰＵ６か
ら２ビットの書き込み位置信号Ｉ，Ｊが入力されて格納
される。その書き込み位置信号Ｉ，Ｊは、図４に示すよ
うに１ワードを構成する４つのバイト位置ＢＴ１〜ＢＴ
４に対し、先頭から順に「００」、「０１」、「１
０」、「１１」の各２ビットの信号が設定されている。
【００３０】前記レジスタ１４から出力される２ビット
の出力信号Ｉ，Ｊは、前記加算器１３に出力される。加
算器１３は前記ビット変換回路１２の２ビットの出力信
号Ｋ，Ｌと、前記レジスタ１４の２ビットの出力信号
Ｉ，Ｊとを加算し、キャリーが出れば「１」をフラグ回
路１１ｂに出力し、キャリーが出なければ「０」をフラ
グ回路１１ｂに出力する。
【００３１】前記フラグ回路１１ｂでは前記加算器１３
の「１」の出力信号に基づいて「１」のフラグが設定さ
れ、そのフラグを前記ＯＲ回路９ｂに出力する。前記Ｏ
Ｒ回路９ａの出力信号と、前記フラグ回路１１ａの出力
信号と、前記アクノリッジ信号ＳＧ３とはＮＯＲ回路１
０ｂに入力され、同ＮＯＲ回路１０ｂの出力信号は前記
フラグ回路１１ｂに入力される。
【００３２】そして、前記ＯＲ回路９ａ及び前記フラグ
回路１１ａの出力信号がＬレベルとなり、かつＬレベル
のアクノリッジ信号ＳＧ３がＮＯＲ回路１０ｂに入力さ
れると、同ＮＯＲ回路１０ｂからＨレベルのクリア信号
ＣＬＲがフラグ回路１１ｂに入力される。
【００３３】フラグ回路１１ｂはクリア信号ＣＬＲに基
づいて「１」のラッチデータを消去する。次に、上記の
ように構成されたワード数算出回路の動作を説明する。
【００３４】さて、ローカルＭＰＵ６により処理された
データが、第二のメモリ４に対しバイト単位で任意の位
置から書き込まれ、同第二のメモリ４に格納されたデー
タが一定量以上となると、ローカルＭＰＵ６はＤＭＡＣ
５に起動信号ＳＧ１を出力する。
【００３５】このとき、ローカルＭＰＵ６はＤＭＡＣ５
に対し、起動信号ＳＧ１とともに、書き込まれたデータ
の先頭アドレス、書き込まれたデータの中で最初に有効
バイトデータが始まるバイト位置及び有効データのバイ
ト数を出力する。
【００３６】次いで、前記ＤＭＡＣ５はホストＭＰＵ１
に対しバス使用要求を行うリクエスト信号ＳＧ２を出力
し、そのリクエスト信号ＳＧ２に基づいてホストＭＰＵ
１がバスの使用を許可するアクノリッジ信号ＳＧ３をＤ
ＭＡＣ５に出力する。
【００３７】すると、同ＤＭＡＣ５は第二のメモリ４に
格納されているデータを１ワード、すなわち例えば４バ
イト単位で第一のメモリ２に転送する。この時、転送す
るワード数は上記ワード数算出回路で算出される。
【００３８】すなわち、例えば図５（ａ）に示すように
書き込まれたデータＤ１〜Ｄ４が４バイトで、ワードの
先頭バイトＢＴ１から書き込まれているとすると、ワー
ド数算出回路に入力される書き込みバイト数Ｂｎは「１
００」となり、書き込み位置信号Ｉ，Ｊは「００」とな
る。
【００３９】すると、ダウンカウンタ８には「１」が格
納され、ラッチ回路７には「００」がラッチされ、レジ
スタ１４には「００」が格納される。ダウンカウンタ８
から出力される「１」のデータに基づいて、ＯＲ回路９
ａはＨレベルの信号をＯＲ回路９ｂに出力し、ＯＲ回路
９ｂはそのＨレベルの入力信号に基づいてリクエスト信
号ＳＧ２を出力する。
【００４０】また、ラッチ回路７の出力信号は「００」
となるため、ＯＲ回路９ｃの出力信号はＬレベルとな
り、フラグ回路１１ａにはフラグは設定されない。ま
た、ビット変換回路１２は「００」の入力信号を「１
１」の信号に変換して加算器１３に出力する。
【００４１】加算器１３では、ビット変換回路１２の
「１１」の出力信号と、レジスタ１４の「００」の出力
信号とを加算する。すると、加算器１３ではキャリーが
生じないため、フラグ回路１１ｂには「１」のフラグは
設定されない。
【００４２】前記リクエスト信号ＳＧ２に基づいてホス
トＣＰＵ１からアクノリッジ信号ＳＧ３がＤＭＡＣ５に
入力されると、同ＤＭＡＣ５は４バイトのデータＤ１〜
Ｄ４を１ワードとして第二のメモリ４から第一のメモリ
２に転送する。
【００４３】また、ワード数算出回路ではＬレベルのア
クノリッジ信号ＳＧ３に基づいてダウンカウンタ８が格
納データから「１」を減算する。すると、ＯＲ回路９ａ
の出力信号はＬレベルとなり、ＯＲ回路９ｂの入力信号
はすべてＬレベルとなるため、リクエスト信号ＳＧ２の
出力は停止され、ＤＭＡＣ５の転送動作は終了する。
【００４４】また、図５（ｂ）に示すように先頭から２
番目のバイト位置ＢＴ２から４バイトのデータＤ１〜Ｄ
４が書き込まれている場合には、ワード数算出回路に入
力される書き込みバイト数Ｂｎは同じく「１００」とな
り、書き込み位置信号Ｉ，Ｊは「０１」となる。
【００４５】すると、ダウンカウンタ８には「１」が格
納され、ラッチ回路７には「００」がラッチされ、レジ
スタ１４には「０１」が格納される。ダウンカウンタ８
から出力される「１」のデータに基づいて、ＯＲ回路９
ａはＨレベルの信号をＯＲ回路９ｂに出力し、ＯＲ回路
９ｂはそのＨレベルの入力信号に基づいてリクエスト信
号ＳＧ２を出力する。
【００４６】また、ラッチ回路７の出力信号は「００」
となるため、ＯＲ回路９ｃの出力信号はＬレベルとな
り、フラグ回路１１ａにはフラグは設定されない。ま
た、ビット変換回路１２は「００」の入力信号を「１
１」の信号に変換して加算器１３に出力する。
【００４７】加算器１３では、ビット変換回路１２の
「１１」の出力信号と、レジスタ１４の「０１」の出力
信号とを加算する。すると、加算器１３ではキャリーが
生じるため、フラグ回路１１ｂには「１」のフラグが設
定される。
【００４８】前記リクエスト信号ＳＧ２に基づいてホス
トＣＰＵ１からアクノリッジ信号ＳＧ３がＤＭＡＣ５に
入力されると、同ＤＭＡＣ５はバイト位置ＢＴ１〜ＢＴ
４の３バイトのデータＤ１〜Ｄ３を１ワードとして第二
のメモリ４から第一のメモリ２に転送する。
【００４９】また、ワード数算出回路ではＬレベルのア
クノリッジ信号ＳＧ３に基づいてダウンカウンタ８が格
納データから「１」を減算する。すると、ＯＲ回路９ａ
の出力信号はＬレベルとなるが、アクノリッジ信号ＳＧ
３が入力された時点でフラグ回路１１ｂは「１」を出力
しているので、ＯＲ回路９ｂからリクエスト信号ＳＧ２
が出力され続ける。そして、そのリクエスト信号ＳＧ２
に基づいてＤＭＡＣ５にアクノリッジ信号ＳＧ３が入力
されると、同ＤＭＡＣ５はバイト位置ＢＴ５〜ＢＴ８の
１バイトのデータＤ４を１ワードとして第二のメモリ４
から第一のメモリ２に転送する。
【００５０】この時点では、ＮＯＲ回路１０ｂの入力信
号かすべてＬレベルとなって、クリア信号ＣＬＲがフラ
グ回路１１ｂに入力され、フラグ回路１１ｂの「１」の
フラグが消去されているので、リクエスト信号ＳＧ２の
出力は停止され、ＤＭＡＣ５の転送動作は終了する。
【００５１】また、図５（ｃ），（ｄ）に示すように先
頭から３番目、若しくは４番目のバイト位置ＢＴ３，Ｂ
Ｔ４から４バイトのデータＤ１〜Ｄ４が書き込まれてい
る場合にも、ＤＭＡＣ５ではワード数算出回路が同様に
動作して、バイト位置ＢＴ１〜ＢＴ８に書き込まれてい
るデータをＤ１〜Ｄ４を２ワードとして転送する。
【００５２】図６（ａ）に示すように、書き込まれたデ
ータＤ１〜Ｄ５が５バイトで、ワードの先頭バイトＢＴ
１から書き込まれているとすると、ワード数算出回路に
入力される書き込みバイト数Ｂｎは「１０１」となり、
書き込み位置信号Ｉ，Ｊは「００」となる。
【００５３】すると、ダウンカウンタ８には「１」が格
納され、ラッチ回路７には「０１」がラッチされ、レジ
スタ１４には「００」が格納される。ダウンカウンタ８
から出力される「１」のデータに基づいて、ＯＲ回路９
ａはＨレベルの信号をＯＲ回路９ｂに出力し、ＯＲ回路
９ｂはそのＨレベルの入力信号に基づいてリクエスト信
号ＳＧ２を出力する。
【００５４】また、ラッチ回路７の出力信号は「０１」
となるため、ＯＲ回路９ｃの出力信号はＨレベルとな
り、フラグ回路１１ａには「１」のフラグが設定され
る。また、ビット変換回路１２は「０１」の入力信号を
「００」の信号に変換して加算器１３に出力する。
【００５５】加算器１３では、ビット変換回路１２の
「００」の出力信号と、レジスタ１４の「００」の出力
信号とを加算する。すると、加算器１３ではキャリーが
生じないため、フラグ回路１１ｂにはフラグが設定され
ない。
【００５６】前記リクエスト信号ＳＧ２に基づいてホス
トＣＰＵ１からアクノリッジ信号ＳＧ３がＤＭＡＣ５に
入力されると、同ＤＭＡＣ５はバイト位置ＢＴ１〜ＢＴ
４の４バイトのデータＤ１〜Ｄ４を１ワードとして第二
のメモリ４から第一のメモリ２に転送する。
【００５７】また、ワード数算出回路ではＬレベルのア
クノリッジ信号ＳＧ３に基づいてダウンカウンタ８が格
納データから「１」を減算する。すると、ＯＲ回路９ａ
の出力信号はＬレベルとなるが、アクノリッジ信号ＳＧ
３が入力された時点でフラグ回路１１ａは「１」を出力
しているので、ＯＲ回路９ｂからリクエスト信号ＳＧ２
が出力され続ける。そして、そのリクエスト信号ＳＧ２
に基づいてＤＭＡＣ５にアクノリッジ信号ＳＧ３が入力
されると、同ＤＭＡＣ５はバイト位置ＢＴ５〜ＢＴ８の
１バイトのデータＤ５を１ワードとして第二のメモリ４
から第一のメモリ２に転送する。
【００５８】この時点では、ＮＯＲ回路１０ａの入力信
号かすべてＬレベルとなって、クリア信号ＣＬＲがフラ
グ回路１１ａに入力され、フラグ回路１１ａの「１」の
フラグが消去されているので、リクエスト信号ＳＧ２の
出力は停止され、ＤＭＡＣ５の転送動作は終了する。
【００５９】図６（ｂ）〜（ｄ）に示すように、５バイ
トのデータＤ１〜Ｄ５の書き込み位置を変えた場合に
も、ワード数算出回路の動作によりＤＭＡＣ５により２
ワードの転送動作が行われる。
【００６０】図７（ａ）に示すように、書き込まれたデ
ータＤ１〜Ｄ６が６バイトで、ワードの先頭バイトＢＴ
１から書き込まれているとすると、ワード数算出回路に
入力される書き込みバイト数Ｂｎは「１１０」となり、
書き込み位置信号Ｉ，Ｊは「００」となる。
【００６１】すると、ダウンカウンタ８には「１」が格
納され、ラッチ回路７には「１０」がラッチされ、レジ
スタ１４には「００」が格納される。ダウンカウンタ８
から出力される「１」のデータに基づいて、ＯＲ回路９
ａはＨレベルの信号をＯＲ回路９ｂに出力し、ＯＲ回路
９ｂはそのＨレベルの入力信号に基づいてリクエスト信
号ＳＧ２を出力する。
【００６２】また、ラッチ回路７の出力信号は「１０」
となるため、ＯＲ回路９ｃの出力信号はＨレベルとな
り、フラグ回路１１ａには「１」のフラグが設定され
る。また、ビット変換回路１２は「１０」の入力信号を
「０１」の信号に変換して加算器１３に出力する。
【００６３】加算器１３では、ビット変換回路１２の
「０１」の出力信号と、レジスタ１４の「００」の出力
信号とを加算する。すると、加算器１３ではキャリーが
生じないため、フラグ回路１１ｂにはフラグが設定され
ない。
【００６４】前記リクエスト信号ＳＧ２に基づいてホス
トＣＰＵ１からアクノリッジ信号ＳＧ３がＤＭＡＣ５に
入力されると、同ＤＭＡＣ５はバイト位置ＢＴ１〜ＢＴ
４の４バイトのデータＤ１〜Ｄ４を１ワードとして第二
のメモリ４から第一のメモリ２に転送する。
【００６５】また、ワード数算出回路ではＬレベルのア
クノリッジ信号ＳＧ３に基づいてダウンカウンタ８が格
納データから「１」を減算する。すると、ＯＲ回路９ａ
の出力信号はＬレベルとなるが、アクノリッジ信号ＳＧ
３が入力された時点でフラグ回路１１ａは「１」を出力
しているので、ＯＲ回路９ｂからリクエスト信号ＳＧ２
が出力され続ける。そして、そのリクエスト信号ＳＧ２
に基づいてＤＭＡＣ５にアクノリッジ信号ＳＧ３が入力
されると、同ＤＭＡＣ５はバイト位置ＢＴ５〜ＢＴ８の
２バイトのデータＤ５，Ｄ６を１ワードとして第二のメ
モリ４から第一のメモリ２に転送する。
【００６６】この時点では、ＮＯＲ回路１０ａの入力信
号かすべてＬレベルとなって、クリア信号ＣＬＲがフラ
グ回路１１ａに入力され、フラグ回路１１ａの「１」の
フラグが消去されているので、リクエスト信号ＳＧ２の
出力は停止され、ＤＭＡＣ５の転送動作は終了する。
【００６７】図７（ｂ），（ｃ）に示すように、６バイ
トのデータＤ１〜Ｄ６の書き込み位置を変えた場合に
も、ワード数算出回路の動作によりＤＭＡＣ５により２
ワードの転送動作が行われる。
【００６８】図７（ｄ）に示すように、書き込まれたデ
ータＤ１〜Ｄ６が６バイトで、バイト位置ＢＴ４から書
き込まれているとすると、ワード数算出回路に入力され
る書き込みバイト数Ｂｎは「１１０」となり、書き込み
位置信号Ｉ，Ｊは「１１」となる。
【００６９】すると、ダウンカウンタ８には「１」が格
納され、ラッチ回路７には「１０」がラッチされ、レジ
スタ１４には「１１」が格納される。ダウンカウンタ８
から出力される「１」のデータに基づいて、ＯＲ回路９
ａはＨレベルの信号をＯＲ回路９ｂに出力し、ＯＲ回路
９ｂはそのＨレベルの入力信号に基づいてリクエスト信
号ＳＧ２を出力する。
【００７０】また、ラッチ回路７の出力信号は「１０」
となるため、ＯＲ回路９ｃの出力信号はＨレベルとな
り、フラグ回路１１ａには「１」のフラグが設定され
る。また、ビット変換回路１２は「１０」の入力信号を
「０１」の信号に変換して加算器１３に出力する。
【００７１】加算器１３では、ビット変換回路１２の
「０１」の出力信号と、レジスタ１４の「１１」の出力
信号とを加算する。すると、加算器１３ではキャリーが
生じるため、フラグ回路１１ｂには「１」のフラグが設
定される。
【００７２】前記リクエスト信号ＳＧ２に基づいてホス
トＣＰＵ１からアクノリッジ信号ＳＧ３がＤＭＡＣ５に
入力されると、同ＤＭＡＣ５はバイト位置ＢＴ１〜ＢＴ
４の１バイトのデータＤ１を１ワードとして第二のメモ
リ４から第一のメモリ２に転送する。
【００７３】また、ワード数算出回路ではＬレベルのア
クノリッジ信号ＳＧ３に基づいてダウンカウンタ８が格
納データから「１」を減算する。すると、ＯＲ回路９ａ
の出力信号はＬレベルとなるが、アクノリッジ信号ＳＧ
３が入力された時点でフラグ回路１１ａ，１１ｂは
「１」を出力しているので、ＯＲ回路９ｂからリクエス
ト信号ＳＧ２が出力され続ける。そして、そのリクエス
ト信号ＳＧ２に基づいてＤＭＡＣ５にアクノリッジ信号
ＳＧ３が入力されると、同ＤＭＡＣ５はバイト位置ＢＴ
５〜ＢＴ８の４バイトのデータＤ２〜Ｄ５を１ワードと
して第二のメモリ４から第一のメモリ２に転送する。
【００７４】この時点では、ＮＯＲ回路１０ａの入力信
号かすべてＬレベルとなって、クリア信号ＣＬＲがフラ
グ回路１１ａに入力され、フラグ回路１１ａの「１」の
フラグが消去されているが、フラグ回路１１ｂにはフラ
グ「１」が維持されているので、リクエスト信号ＳＧ２
が出力され続ける。
【００７５】そのリクエスト信号ＳＧ２に基づいて、再
度アクノリッジ信号ＳＧ３が入力されると、ＤＭＡＣ５
はバイト位置ＢＴ９〜ＢＴ１２の１バイトのデータＤ６
を１ワードとして第二のメモリ４から第一のメモリ２に
転送する。
【００７６】この時点では、ＮＯＲ回路１０ｂの入力信
号かすべてＬレベルとなって、クリア信号ＣＬＲがフラ
グ回路１１ｂに入力され、フラグ回路１１ｂの「１」の
フラグが消去されているため、リクエスト信号ＳＧ２の
出力は停止され、ＤＭＡＣ５の転送動作は終了する。
【００７７】従って、図７（ｄ）に示すように６バイト
のデータＤ１〜Ｄ６をバイト位置ＢＴ４から書き始めた
場合には、同データＤ１〜Ｄ６が３ワードとして転送さ
れる。
【００７８】また、図８に示すように７バイトのデータ
を転送する場合には、同図（ａ），（ｂ）に示すバイト
位置で書き込まれていると、上記のような動作に基づい
て２ワードとして転送される。また、同図（ｃ），
（ｄ）に示す書き込み位置で書き込まれていると、上記
のような動作に基づいて３ワードとして転送される。
【００７９】上記実施例では、４バイトを１ワードとし
て転送する構成としたが、例えば８バイトを１ワードと
して転送する場合には、上記ワード数算出回路を次に示
すように設定すればよい。
【００８０】すなわち、前記ラッチ回路７には書き込み
バイト数信号Ｂｎの下位３ビットを入力し、ダウンカウ
ンタ８にはその上位ビットを入力する。前記レジスタ１
４には、図９に示すように書き込みを開始する各バイト
位置ＢＴ１〜ＢＴ８に対し、書き込み位置信号Ｐ，Ｑ，
Ｒをそれぞれ入力する。
【００８１】また、ビット変換回路１２では書き込みバ
イト数信号Ｂｎの下位３ビットを、図１０に示す信号
Ｘ，Ｙ，Ｚに変換するように設定する。このようなワー
ド数算出回路により、書き込みバイト数Ｂｎ及び書き込
み位置信号Ｐ，Ｑ，Ｒに基づいて、ワード数を算出し、
算出されたワード数に基づいて転送動作を行うことが可
能となる。
【００８２】以上のようにこのワード数算出回路では、
書き込みバイト数Ｂｎと、書き込み位置信号に基づい
て、必要なワード数の転送動作を行うためのリクエスト
信号ＳＧ２を出力することができ、その回路構成は簡便
である。
【００８３】
【発明の効果】以上詳述したように、この発明はワード
の途中のバイト位置から書き込まれた任意バイト数のデ
ータのワード数を簡単な回路構成で算出して、当該デー
タの転送処理速度を向上させ得るデータ処理装置を提供
することができる優れた効果を発揮する。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】一実施例のワード数算出回路を示すブロック図
である。
【図３】１ワードが４バイトで構成される場合のビット
変換回路における変換テーブルを示す説明図である。
【図４】１ワードが４バイトで構成される場合の書き込
み位置信号を生成するための変換テーブルを示す説明図
である。
【図５】４バイトのデータの書き込み状態を示す説明図
である。
【図６】５バイトのデータの書き込み状態を示す説明図
である。
【図７】６バイトのデータの書き込み状態を示す説明図
である。
【図８】７バイトのデータの書き込み状態を示す説明図
である。
【図９】１ワードが８バイトで構成される場合の書き込
み位置信号を生成するための変換テーブルを示す説明図
である。
【図１０】１ワードが８バイトで構成される場合のビッ
ト変換回路における変換テーブルを示す説明図である。
【図１１】データ処理装置を示すブロック図である。
【符号の説明】
２，４ データ格納装置 ５ データ転送処理装置 Ｃ 中央処理装置 Ｂ バス Ｗ ワード数算出回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 中央処理装置（Ｃ）と、データ転送処理
    装置（５）と、複数のデータ格納装置（２，４）とをバ
    ス（Ｂ）を介して接続し、前記データ転送処理装置
    （５）は複数のバイトで１ワードが構成される任意ワー
    ド数の転送データを、前記中央処理装置（Ｃ）との１ワ
    ードずつの応答に基づいて、前記データ格納装置（２，
    ４）間でバス（Ｂ）を介して１ワードずつ転送するデー
    タ転送装置であって、 あらかじめ設定された１ワードを構成するバイト数に対
    し、前記転送データの書き込みバイト数と、前記転送デ
    ータの書き込み開始バイト位置とに基づいてワード数を
    算出するワード数算出回路（Ｗ）を前記データ転送処理
    装置（５）に備えたことを特徴とするデータ転送装置。
  2. 【請求項２】 前記ワード数算出回路（Ｗ）は１ワード
    が２n バイトで構成されるとき、２進数の前記書き込み
    バイト数の下位ｎビット以外の上位ビットの値からワー
    ド数を算出する第一の算出回路（８，９ａ）と、 前記下位ｎビットの値が「０」以外のとき前記第一の算
    出回路（８，９ａ）の算出値に「１」を加算する第二の
    算出回路（７，９ｃ）と、 前記下位ｎビットの値と、前記書き込み開始バイト位置
    に基づいて設定されるｎビットの値とを加算して、キャ
    リーが生じたとき前記第一の算出回路（８，９ａ）の算
    出値に「１」を加算する第三の算出回路（１３）とから
    構成したことを特徴とする請求項１記載のデータ転送装
    置。
  3. 【請求項３】 １ワードが２n バイトで構成されると
    き、転送データの書き込みバイト数を２進数に変換した
    値の下位ｎビット以外の上位ビットの値からワード数を
    算出し、前記下位ｎビットの値が「０」以外のとき前記
    算出値に「１」を加算し、前記下位ｎビットの値と、転
    送データの書き込み開始バイト位置に基づいて設定され
    るｎビットの値とを加算して、キャリーが生じたとき前
    記算出値に「１」を加算するワード数算出方法。
JP06076793A 1993-03-19 1993-03-19 データ転送装置及びデータ転送処理方法 Expired - Fee Related JP3471384B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP06076793A JP3471384B2 (ja) 1993-03-19 1993-03-19 データ転送装置及びデータ転送処理方法
US08/529,174 US5581711A (en) 1993-03-19 1995-09-15 Method and apparatus for determining the number of words of transferred data in a digital data transfer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06076793A JP3471384B2 (ja) 1993-03-19 1993-03-19 データ転送装置及びデータ転送処理方法

Publications (2)

Publication Number Publication Date
JPH06274447A true JPH06274447A (ja) 1994-09-30
JP3471384B2 JP3471384B2 (ja) 2003-12-02

Family

ID=13151763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06076793A Expired - Fee Related JP3471384B2 (ja) 1993-03-19 1993-03-19 データ転送装置及びデータ転送処理方法

Country Status (2)

Country Link
US (1) US5581711A (ja)
JP (1) JP3471384B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859990A (en) * 1995-12-29 1999-01-12 Intel Corporation System for transferring data segments from a first storage device to a second storage device using an alignment stage including even and odd temporary devices
US5862407A (en) * 1996-03-15 1999-01-19 Rendition, Inc. System for performing DMA byte swapping within each data element in accordance to swapping indication bits within a DMA command

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59126368A (ja) * 1983-01-10 1984-07-20 Hitachi Ltd 符号化復号化装置
US5151999A (en) * 1986-03-31 1992-09-29 Wang Laboratories, Inc. Serial communications controller for transfer of successive data frames with storage of supplemental data and word counts
US5142628A (en) * 1986-12-26 1992-08-25 Hitachi, Ltd. Microcomputer system for communication
US5086500A (en) * 1987-08-07 1992-02-04 Tektronix, Inc. Synchronized system by adjusting independently clock signals arriving at a plurality of integrated circuits
DE68927015D1 (de) * 1988-02-08 1996-10-02 Fujitsu Ltd Direktspeicherzugriffssteuerung
US5003465A (en) * 1988-06-27 1991-03-26 International Business Machines Corp. Method and apparatus for increasing system throughput via an input/output bus and enhancing address capability of a computer system during DMA read/write operations between a common memory and an input/output device
JP2978539B2 (ja) * 1989-07-24 1999-11-15 日本電気株式会社 データ転送制御装置
JPH0520263A (ja) * 1991-07-15 1993-01-29 Nec Corp データ転送制御装置
US5386532A (en) * 1991-12-30 1995-01-31 Sun Microsystems, Inc. Method and apparatus for transferring data between a memory and a plurality of peripheral units through a plurality of data channels

Also Published As

Publication number Publication date
US5581711A (en) 1996-12-03
JP3471384B2 (ja) 2003-12-02

Similar Documents

Publication Publication Date Title
US6584512B1 (en) Communication DMA device for freeing the data bus from the CPU and outputting divided data
JP3471384B2 (ja) データ転送装置及びデータ転送処理方法
US5214764A (en) Data processing apparatus for operating on variable-length data delimited by delimiter codes
JP2838443B2 (ja) 画像処理方法及び装置
JPH05120210A (ja) マイクロコンピユータ
JP2574821B2 (ja) ダイレクトメモリアクセス・コントローラ
JP2976443B2 (ja) システムバスを介してデータをやりとりする情報処理装置
JP2699482B2 (ja) データ転送制御装置
JPS61255456A (ja) Ｄｍａ転送方式
JP3480963B2 (ja) Ｄｍａ転送システム
JPH0754544B2 (ja) イメ−ジメモリのアクセス回路
JPS63292356A (ja) Ｄｍａ制御装置
JPH0417051A (ja) データ転送方式
JPS61150055A (ja) Ｄｍａデ−タ転送方式
JPH0721102A (ja) メッセージ送受信装置
JPH04148253A (ja) メモリ読出書込制御方式
JPS62237556A (ja) Ｄｍａデ−タ転送方式
JPS60254477A (ja) メモリシステム
JPH0630091B2 (ja) データ変換器
JPH06161945A (ja) メモリデータ転送装置
JPH03260751A (ja) １６ビットバスプロセッサの３２ビット入出力装置制御方法
JPS6292055A (ja) デ−タ転送制御装置
JPH039453A (ja) データ転送制御装置
JPS58196677A (ja) 仮想マシンシステムにおけるアドレス変換方式
JPS58196681A (ja) 仮想マシンシステムにおけるアドレス変換方式

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees