JPH05242012A - Ｄｍａアドレス発生装置 - Google Patents
Ｄｍａアドレス発生装置Info
- Publication number
- JPH05242012A JPH05242012A JP4445192A JP4445192A JPH05242012A JP H05242012 A JPH05242012 A JP H05242012A JP 4445192 A JP4445192 A JP 4445192A JP 4445192 A JP4445192 A JP 4445192A JP H05242012 A JPH05242012 A JP H05242012A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- address
- dma
- counter
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 任意のアドレスから任意のバイト数だけＤＭ
Ａ転送が実行でき、しかもＩ／Ｏチャネルのデータ幅に
左右されずに、システムバスのデータ幅にあわせてＤＭ
Ａ転送が実行でき、バス使用率を小さくするＤＭＡアド
レス発生装置を提供することを目的とする。 【構成】 システムバス１１と、デバイスを接続するＩ
／Ｏチャネル１２と、データの転送を行うデータトラン
シーバ部１３と、任意のアドレスを設定でき、ＤＭＡ転
送時のアドレスを発生し、アドレスをカウントアップま
たはカウントダウンするアドレスレジスタ１４部と、Ｄ
ＭＡ転送の転送バイト数を設定でき、カウンタをカウン
トダウンするカウンタ部１５と、ダブルワード転送が可
能なら第一に優先してダブルワード転送を行い、ワード
転送が可能なら第二に優先してワード転送を行い、そう
でなければ、バイト転送を行う転送制御部１６とを設け
る。
Ａ転送が実行でき、しかもＩ／Ｏチャネルのデータ幅に
左右されずに、システムバスのデータ幅にあわせてＤＭ
Ａ転送が実行でき、バス使用率を小さくするＤＭＡアド
レス発生装置を提供することを目的とする。 【構成】 システムバス１１と、デバイスを接続するＩ
／Ｏチャネル１２と、データの転送を行うデータトラン
シーバ部１３と、任意のアドレスを設定でき、ＤＭＡ転
送時のアドレスを発生し、アドレスをカウントアップま
たはカウントダウンするアドレスレジスタ１４部と、Ｄ
ＭＡ転送の転送バイト数を設定でき、カウンタをカウン
トダウンするカウンタ部１５と、ダブルワード転送が可
能なら第一に優先してダブルワード転送を行い、ワード
転送が可能なら第二に優先してワード転送を行い、そう
でなければ、バイト転送を行う転送制御部１６とを設け
る。
Description
【０００１】
【産業上の利用分野】本発明はコンピュータ内部のシス
テムバスとＩ／Ｏチャネルとの間でＤＭＡ転送を行うＤ
ＭＡ転送装置のＤＭＡアドレス発生装置に関するもので
ある。
テムバスとＩ／Ｏチャネルとの間でＤＭＡ転送を行うＤ
ＭＡ転送装置のＤＭＡアドレス発生装置に関するもので
ある。
【０００２】
【従来の技術】近年、コンピュータが広く活用される
が、データの伝送手段の高速化が課題の一つである。Ｄ
ＭＡ転送装置は、コンピュータ内部でＩ／Ｏチャネルと
システムバスの主記憶との間でＣＰＵを介さずに高速に
データ転送を行うために使用されている。一方、半導体
技術の向上によりＣＰＵのデータビット幅は１６、３
２、６４ビットと増加している。しかもＣＰＵの高速化
に比例しシステムバスの転送速度も向上している。しか
し、Ｉ／Ｏチャネルにはデータビット幅が８、１６ビッ
トのものを使用していることが多い。
が、データの伝送手段の高速化が課題の一つである。Ｄ
ＭＡ転送装置は、コンピュータ内部でＩ／Ｏチャネルと
システムバスの主記憶との間でＣＰＵを介さずに高速に
データ転送を行うために使用されている。一方、半導体
技術の向上によりＣＰＵのデータビット幅は１６、３
２、６４ビットと増加している。しかもＣＰＵの高速化
に比例しシステムバスの転送速度も向上している。しか
し、Ｉ／Ｏチャネルにはデータビット幅が８、１６ビッ
トのものを使用していることが多い。
【０００３】以下、従来のＤＭＡアドレス発生装置につ
いて説明する。図３は従来のＤＭＡアドレス発生装置の
構成をブロック図で示す。図３において、３１はアドレ
ス信号、データ信号、制御信号からなるシステムバスで
ある。３２はデバイスを接続するＩ／Ｏチャネルであ
る。３３はシステムバス３１とＩ／Ｏチャネル３２間の
データの転送を行うデータトランシーバ部である。３４
は任意のアドレスを設定でき、ＤＭＡ転送時のアドレス
を発生し、１回のＤＭＡ転送で自動的にアドレスをカウ
ントアップまたはカウントダウンするアドレスレジスタ
部である。３５はＤＭＡ転送の転送回数を設定でき、１
回のＤＭＡ転送で自動的にカウンタをカウントダウンす
るカウンタ部である。
いて説明する。図３は従来のＤＭＡアドレス発生装置の
構成をブロック図で示す。図３において、３１はアドレ
ス信号、データ信号、制御信号からなるシステムバスで
ある。３２はデバイスを接続するＩ／Ｏチャネルであ
る。３３はシステムバス３１とＩ／Ｏチャネル３２間の
データの転送を行うデータトランシーバ部である。３４
は任意のアドレスを設定でき、ＤＭＡ転送時のアドレス
を発生し、１回のＤＭＡ転送で自動的にアドレスをカウ
ントアップまたはカウントダウンするアドレスレジスタ
部である。３５はＤＭＡ転送の転送回数を設定でき、１
回のＤＭＡ転送で自動的にカウンタをカウントダウンす
るカウンタ部である。
【０００４】以下、上記構成要素の相互関係と動作につ
いて説明する。まず、アドレスレジスタ部３４にＤＭＡ
転送のスタートアドレスを設定する。つぎに、カウンタ
部３５にＤＭＡ転送の転送回数とアドレスレジスタに設
定されたスタートアドレスをカウントアップするかまた
はカウントダウンするかを設定する。Ｉ／Ｏチャネル３
２のデータ幅が１６ビットだとすると、ＤＭＡ転送は１
６ビット単位に行われる。１回のＤＭＡ転送で、アドレ
スレジスタ部３４のアドレスは２ずつカウントアップま
たはカウントダウンする。カウンタ部３５のカウンタは
１回のＤＭＡ転送で１ずつカウントダウンする。そし
て、カウンタ部３５のカウンタが０になるまで１６ビッ
ト単位のＤＭＡ転送が行われる。
いて説明する。まず、アドレスレジスタ部３４にＤＭＡ
転送のスタートアドレスを設定する。つぎに、カウンタ
部３５にＤＭＡ転送の転送回数とアドレスレジスタに設
定されたスタートアドレスをカウントアップするかまた
はカウントダウンするかを設定する。Ｉ／Ｏチャネル３
２のデータ幅が１６ビットだとすると、ＤＭＡ転送は１
６ビット単位に行われる。１回のＤＭＡ転送で、アドレ
スレジスタ部３４のアドレスは２ずつカウントアップま
たはカウントダウンする。カウンタ部３５のカウンタは
１回のＤＭＡ転送で１ずつカウントダウンする。そし
て、カウンタ部３５のカウンタが０になるまで１６ビッ
ト単位のＤＭＡ転送が行われる。
【０００５】
【発明が解決しようとする課題】このような従来のＤＭ
Ａ転送装置では、任意のアドレスから任意のバイト数だ
けＤＭＡ転送することはできず、またＩ／Ｏチャネルの
データビット幅単位で１回のＤＭＡ転送を行っているの
でＤＭＡ転送回数も多く、その結果バスの使用率が高く
なりシステム性能を落とすという問題があった。
Ａ転送装置では、任意のアドレスから任意のバイト数だ
けＤＭＡ転送することはできず、またＩ／Ｏチャネルの
データビット幅単位で１回のＤＭＡ転送を行っているの
でＤＭＡ転送回数も多く、その結果バスの使用率が高く
なりシステム性能を落とすという問題があった。
【０００６】本発明は上記課題を解決するもので、任意
のアドレスから任意のバイト数だけＤＭＡ転送が実行で
き、しかもＩ／Ｏチャネルのデータ幅に左右されずに、
システムバスのデータ幅にあわせてＤＭＡ転送が実行で
き、バス使用率を小さくするＤＭＡアドレス発生装置を
提供することを目的とする。
のアドレスから任意のバイト数だけＤＭＡ転送が実行で
き、しかもＩ／Ｏチャネルのデータ幅に左右されずに、
システムバスのデータ幅にあわせてＤＭＡ転送が実行で
き、バス使用率を小さくするＤＭＡアドレス発生装置を
提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は上記の目的を達
成するために、アドレス信号とデータ信号と制御信号と
からなるシステムバスと、デバイスを接続するＩ／Ｏチ
ャネルと、前記システムバスと前記Ｉ／Ｏチャネル間の
データの転送を行うデータトランシーバ部と、任意のア
ドレスを設定でき、ＤＭＡ転送時のアドレスを発生し、
１回のＤＭＡ転送で自動的にアドレスをカウントアップ
またはカウントダウンするアドレスレジスタ部と、ＤＭ
Ａ転送の転送バイト数を設定でき、１回のＤＭＡ転送で
自動的にカウンタをカウントダウンするカウンタ部と、
前記アドレスレジスタ部のアドレスと前記カウンタ部の
カウンタを監視し、ダブルワード転送が可能なら第一に
優先してダブルワード転送を行い、ワード転送が可能な
ら第二に優先してワード転送を行い、そうでなければバ
イト転送を行う転送制御部とを備えたＤＭＡアドレス発
生装置である。
成するために、アドレス信号とデータ信号と制御信号と
からなるシステムバスと、デバイスを接続するＩ／Ｏチ
ャネルと、前記システムバスと前記Ｉ／Ｏチャネル間の
データの転送を行うデータトランシーバ部と、任意のア
ドレスを設定でき、ＤＭＡ転送時のアドレスを発生し、
１回のＤＭＡ転送で自動的にアドレスをカウントアップ
またはカウントダウンするアドレスレジスタ部と、ＤＭ
Ａ転送の転送バイト数を設定でき、１回のＤＭＡ転送で
自動的にカウンタをカウントダウンするカウンタ部と、
前記アドレスレジスタ部のアドレスと前記カウンタ部の
カウンタを監視し、ダブルワード転送が可能なら第一に
優先してダブルワード転送を行い、ワード転送が可能な
ら第二に優先してワード転送を行い、そうでなければバ
イト転送を行う転送制御部とを備えたＤＭＡアドレス発
生装置である。
【０００８】
【作用】本発明は上記の構成において、任意のアドレス
から任意のバイト数だけＤＭＡ転送ができ、しかもダブ
ルワード転送が可能なら第一に優先してダブルワード転
送を行い、ワード転送が可能なら第二に優先してワード
転送を行い、そうでなければ、バイト転送を行うので、
ＤＭＡ転送回数が少なく、バス使用率を小さくすること
ができる。
から任意のバイト数だけＤＭＡ転送ができ、しかもダブ
ルワード転送が可能なら第一に優先してダブルワード転
送を行い、ワード転送が可能なら第二に優先してワード
転送を行い、そうでなければ、バイト転送を行うので、
ＤＭＡ転送回数が少なく、バス使用率を小さくすること
ができる。
【０００９】
【実施例】以下本発明の一実施例のＤＭＡアドレス発生
装置について図面を参照しながら説明する。 図１は本
発明の一実施例のＤＭＡアドレス発生装置の構成をブロ
ック図で示す。図において、１１はアドレス信号、デー
タ信号、制御信号からなるシステムバスである。１２は
デバイスを接続するＩ／Ｏチャネルである。１３はシス
テムバス１１とＩ／Ｏチャネル１２間のデータの転送を
行うデータトランシーバ部である。１４は任意のアドレ
スを設定でき、ＤＭＡ転送時のアドレスを発生し、１回
のＤＭＡ転送で自動的にアドレスをカウントアップまた
はカウントダウンするアドレスレジスタ部である。１５
はＤＭＡ転送の転送バイト数を設定でき、１回のＤＭＡ
転送で自動的にカウンタをカウントダウンするカウンタ
部である。１６はアドレスレジスタ部１４のアドレスと
カウンタ部１５のカウンタを監視し、ダブルワード転送
が可能なら第一に優先してダブルワード転送を行い、ワ
ード転送が可能なら第二に優先してワード転送を行い、
そうでなければ、バイト転送を行う転送制御部である。
装置について図面を参照しながら説明する。 図１は本
発明の一実施例のＤＭＡアドレス発生装置の構成をブロ
ック図で示す。図において、１１はアドレス信号、デー
タ信号、制御信号からなるシステムバスである。１２は
デバイスを接続するＩ／Ｏチャネルである。１３はシス
テムバス１１とＩ／Ｏチャネル１２間のデータの転送を
行うデータトランシーバ部である。１４は任意のアドレ
スを設定でき、ＤＭＡ転送時のアドレスを発生し、１回
のＤＭＡ転送で自動的にアドレスをカウントアップまた
はカウントダウンするアドレスレジスタ部である。１５
はＤＭＡ転送の転送バイト数を設定でき、１回のＤＭＡ
転送で自動的にカウンタをカウントダウンするカウンタ
部である。１６はアドレスレジスタ部１４のアドレスと
カウンタ部１５のカウンタを監視し、ダブルワード転送
が可能なら第一に優先してダブルワード転送を行い、ワ
ード転送が可能なら第二に優先してワード転送を行い、
そうでなければ、バイト転送を行う転送制御部である。
【００１０】以下、上記構成要素の相互関係と動作につ
いて、図２を参照しながら説明する。まず、アドレスレ
ジスタ部１４にＤＭＡ転送の任意のスタートアドレスを
設定する。次に、カウンタ部１５にＤＭＡ転送の転送バ
イト数とアドレスレジスタに設定されたスタートアドレ
スをカウントアップするかまたはカウントダウンするか
を設定する。例えば、スタートアドレスを０００１Ｈに
設定し、アドレスはカウントアップを指定し、転送バイ
ト数には１００Ｈを設定したとする。このときは、最初
のＤＭＡ転送は、ダブルワード転送もワード転送もでき
ないのでバイト転送を行う。バイト転送後、アドレスレ
ジスタ部のアドレスは１だけカウントアップし、０００
２Ｈになる。カウンタ部のカウンタは１だけカウントダ
ウンし、０ＦＦＨになる。次のＤＭＡ転送は、ダブルワ
ード転送はできないのでワード転送を行う。ワード転送
後、アドレスレジスタ部のアドレスは２だけカウントア
ップし、０００４Ｈになる。カウンタ部のカウンタは２
だけカウントダウンし、０ＦＤＨになる。次のＤＭＡ転
送は、ダブルワード転送ができるのでダブルワード転送
を行う。
いて、図２を参照しながら説明する。まず、アドレスレ
ジスタ部１４にＤＭＡ転送の任意のスタートアドレスを
設定する。次に、カウンタ部１５にＤＭＡ転送の転送バ
イト数とアドレスレジスタに設定されたスタートアドレ
スをカウントアップするかまたはカウントダウンするか
を設定する。例えば、スタートアドレスを０００１Ｈに
設定し、アドレスはカウントアップを指定し、転送バイ
ト数には１００Ｈを設定したとする。このときは、最初
のＤＭＡ転送は、ダブルワード転送もワード転送もでき
ないのでバイト転送を行う。バイト転送後、アドレスレ
ジスタ部のアドレスは１だけカウントアップし、０００
２Ｈになる。カウンタ部のカウンタは１だけカウントダ
ウンし、０ＦＦＨになる。次のＤＭＡ転送は、ダブルワ
ード転送はできないのでワード転送を行う。ワード転送
後、アドレスレジスタ部のアドレスは２だけカウントア
ップし、０００４Ｈになる。カウンタ部のカウンタは２
だけカウントダウンし、０ＦＤＨになる。次のＤＭＡ転
送は、ダブルワード転送ができるのでダブルワード転送
を行う。
【００１１】ダブルワード転送後、アドレスレジスタ部
のアドレスは４だけカウントアップし、０００８Ｈにな
る。カウンタ部のカウンタは４だけカウントダウンし、
０Ｆ９Ｈになる。その次からのＤＭＡ転送は、ダブルワ
ード転送になる。ダブルワード転送は、カウンタ部のカ
ウンタが４ずつカウントダウンし、カウンタが００１Ｈ
になるまで続けられる。最後のＤＭＡ転送は、ダブルワ
ード転送もワード転送もできないのでバイト転送にな
る。バイト転送後、カウンタ部のカウンタは１だけカウ
ントダウンし、０００Ｈになり、ＤＭＡ転送は終了す
る。
のアドレスは４だけカウントアップし、０００８Ｈにな
る。カウンタ部のカウンタは４だけカウントダウンし、
０Ｆ９Ｈになる。その次からのＤＭＡ転送は、ダブルワ
ード転送になる。ダブルワード転送は、カウンタ部のカ
ウンタが４ずつカウントダウンし、カウンタが００１Ｈ
になるまで続けられる。最後のＤＭＡ転送は、ダブルワ
ード転送もワード転送もできないのでバイト転送にな
る。バイト転送後、カウンタ部のカウンタは１だけカウ
ントダウンし、０００Ｈになり、ＤＭＡ転送は終了す
る。
【００１２】以上のように本発明の実施例のＤＭＡアド
レス発生装置によれば、アドレスレジスタ部のアドレス
とレジスタ部のレジスタを監視し、１回に転送する転送
バイト数を制御する転送制御部を設けることにより、任
意のアドレスから任意のバイト数だけＤＭＡ転送が実行
でき、しかもＩ／Ｏチャネルのデータ幅に左右されず
に、システムバスのデータ幅にあわせてＤＭＡ転送が実
行でき、バス使用率を小さくすることができる。
レス発生装置によれば、アドレスレジスタ部のアドレス
とレジスタ部のレジスタを監視し、１回に転送する転送
バイト数を制御する転送制御部を設けることにより、任
意のアドレスから任意のバイト数だけＤＭＡ転送が実行
でき、しかもＩ／Ｏチャネルのデータ幅に左右されず
に、システムバスのデータ幅にあわせてＤＭＡ転送が実
行でき、バス使用率を小さくすることができる。
【００１３】なお、本実施例においてシステムバスのデ
ータ幅は３２ビットで、Ｉ／Ｏチャネルのデータ幅は１
６ビットとしたが、システムバスのデータ幅は３２ビッ
ト以上としてもよいし、Ｉ／Ｏチャネルのデータ幅は８
ビットとしても、１６ビット以上としてもよいことはい
うまでもない。
ータ幅は３２ビットで、Ｉ／Ｏチャネルのデータ幅は１
６ビットとしたが、システムバスのデータ幅は３２ビッ
ト以上としてもよいし、Ｉ／Ｏチャネルのデータ幅は８
ビットとしても、１６ビット以上としてもよいことはい
うまでもない。
【００１４】
【発明の効果】以上の実施例から明かなように、本発明
はアドレス信号とデータ信号と制御信号とからなるシス
テムバスと、デバイスを接続するＩ／Ｏチャネルと、前
記システムバスと前記Ｉ／Ｏチャネル間のデータの転送
を行うデータトランシーバ部と、任意のアドレスを設定
でき、ＤＭＡ転送時のアドレスを発生し、１回のＤＭＡ
転送で自動的にアドレスをカウントアップまたはカウン
トダウンするアドレスレジスタ部と、ＤＭＡ転送の転送
バイト数を設定でき、１回のＤＭＡ転送で自動的にカウ
ンタをカウントダウンするカウンタ部と、前記アドレス
レジスタ部のアドレスと前記カウンタ部のカウンタを監
視し、ダブルワード転送が可能なら第一に優先してダブ
ルワード転送を行い、ワード転送が可能なら第二に優先
してワード転送を行い、そうでなければバイト転送を行
う転送制御部とを備えたＤＭＡアドレス発生装置とする
ことにより、任意のアドレスから任意のバイト数だけＤ
ＭＡ転送が実行でき、しかもＩ／Ｏチャネルのデータ幅
に左右されずに、システムバスのデータ幅にあわせてＤ
ＭＡ転送が実行でき、バス使用率を小さくすることがで
きる優れたＤＭＡアドレス発生装置を実現できるもので
ある。
はアドレス信号とデータ信号と制御信号とからなるシス
テムバスと、デバイスを接続するＩ／Ｏチャネルと、前
記システムバスと前記Ｉ／Ｏチャネル間のデータの転送
を行うデータトランシーバ部と、任意のアドレスを設定
でき、ＤＭＡ転送時のアドレスを発生し、１回のＤＭＡ
転送で自動的にアドレスをカウントアップまたはカウン
トダウンするアドレスレジスタ部と、ＤＭＡ転送の転送
バイト数を設定でき、１回のＤＭＡ転送で自動的にカウ
ンタをカウントダウンするカウンタ部と、前記アドレス
レジスタ部のアドレスと前記カウンタ部のカウンタを監
視し、ダブルワード転送が可能なら第一に優先してダブ
ルワード転送を行い、ワード転送が可能なら第二に優先
してワード転送を行い、そうでなければバイト転送を行
う転送制御部とを備えたＤＭＡアドレス発生装置とする
ことにより、任意のアドレスから任意のバイト数だけＤ
ＭＡ転送が実行でき、しかもＩ／Ｏチャネルのデータ幅
に左右されずに、システムバスのデータ幅にあわせてＤ
ＭＡ転送が実行でき、バス使用率を小さくすることがで
きる優れたＤＭＡアドレス発生装置を実現できるもので
ある。
【図１】本発明の実施例のＤＭＡアドレス発生装置の構
成を示すブロック図
成を示すブロック図
【図２】本発明のの実施例のＤＭＡアドレス発生装置の
動作に対応するアドレスレジスタとカウンタの状態遷移
図
動作に対応するアドレスレジスタとカウンタの状態遷移
図
【図３】従来のＤＭＡアドレス発生装置の構成を示すブ
ロック図
ロック図
１１ システムバス １２ Ｉ／Ｏチャネル １３ データトランシーバ部 １４ アドレスレジスタ部 １５ カウンタ部 １６ 転送制御部
Claims (1)
- 【請求項１】アドレス信号とデータ信号と制御信号とか
らなるシステムバスと、デバイスを接続するＩ／Ｏチャ
ネルと、前記システムバスと前記Ｉ／Ｏチャネル間のデ
ータの転送を行うデータトランシーバ部と、任意のアド
レスを設定でき、ＤＭＡ転送時のアドレスを発生し、１
回のＤＭＡ転送で自動的にアドレスをカウントアップま
たはカウントダウンするアドレスレジスタ部と、ＤＭＡ
転送の転送バイト数を設定でき、１回のＤＭＡ転送で自
動的にカウンタをカウントダウンするカウンタ部と、前
記アドレスレジスタ部のアドレスと前記カウンタ部のカ
ウンタを監視し、ダブルワード転送が可能なら第一に優
先してダブルワード転送を行い、ワード転送が可能なら
第二に優先してワード転送を行い、そうでなければバイ
ト転送を行う転送制御部とを備えたＤＭＡアドレス発生
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4445192A JPH05242012A (ja) | 1992-03-02 | 1992-03-02 | Ｄｍａアドレス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4445192A JPH05242012A (ja) | 1992-03-02 | 1992-03-02 | Ｄｍａアドレス発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05242012A true JPH05242012A (ja) | 1993-09-21 |
Family
ID=12691858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4445192A Pending JPH05242012A (ja) | 1992-03-02 | 1992-03-02 | Ｄｍａアドレス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05242012A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6883041B2 (en) | 2002-03-19 | 2005-04-19 | Fujitsu Limited | Direct memory access device |
| JP4937355B2 (ja) * | 2007-09-21 | 2012-05-23 | 三菱電機株式会社 | データ転送装置及びデータ転送方法 |
-
1992
- 1992-03-02 JP JP4445192A patent/JPH05242012A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6883041B2 (en) | 2002-03-19 | 2005-04-19 | Fujitsu Limited | Direct memory access device |
| US7165126B2 (en) | 2002-03-19 | 2007-01-16 | Fujitsu Limited | Direct memory access device |
| JP4937355B2 (ja) * | 2007-09-21 | 2012-05-23 | 三菱電機株式会社 | データ転送装置及びデータ転送方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5983305A (en) | Network adapter with data aligner | |
| JPH03188546A (ja) | バスインターフェイス制御方式 | |
| JPH05242012A (ja) | Ｄｍａアドレス発生装置 | |
| CN113867796B (zh) | 利用多状态机提高读性能的协议转换桥及实现方法 | |
| US6584531B1 (en) | Arbitration circuit with plural arbitration processors using memory bank history | |
| US7392332B2 (en) | Bit rate adaptation in a data processing flow | |
| JP2000259523A (ja) | データ転送装置、ｌａｎ通信システム及びデータ転送方法 | |
| JPH05265925A (ja) | データ転送制御装置 | |
| JP2984594B2 (ja) | マルチクラスタ情報処理システム | |
| JPS62274458A (ja) | コ−ド変換方式 | |
| JP3202769B2 (ja) | バーストリード処理装置 | |
| JPS62200448A (ja) | 処理装置間通信システム | |
| JPS585824A (ja) | チヤネル間デ−タ転送方式 | |
| JPS6289157A (ja) | デ−タ転送方式 | |
| JPH01145754A (ja) | データ転送方式 | |
| JP2817974B2 (ja) | バスインターフェイス装置 | |
| KR0136520B1 (ko) | 분산 제어 시스템 | |
| JPS61196344A (ja) | 装置インターフエイス制御装置 | |
| JPH05233522A (ja) | Ｄｍａ転送装置 | |
| JPH04314233A (ja) | 高速データ通信装置 | |
| JPH01315858A (ja) | データ転送制御方法及び装置 | |
| JPS6182261A (ja) | 入出力システム | |
| JPH05265923A (ja) | データ転送装置 | |
| JPH025662A (ja) | セグメンティング制御方式 | |
| JPH03253960A (ja) | バス接続形式の制御システム |