JP2001358764A - ヘッダ変換回路及びヘッダ変換方法 - Google Patents

ヘッダ変換回路及びヘッダ変換方法

Info

Publication number
JP2001358764A
JP2001358764A JP2000177234A JP2000177234A JP2001358764A JP 2001358764 A JP2001358764 A JP 2001358764A JP 2000177234 A JP2000177234 A JP 2000177234A JP 2000177234 A JP2000177234 A JP 2000177234A JP 2001358764 A JP2001358764 A JP 2001358764A
Authority
JP
Japan
Prior art keywords
packet
header
route
reception
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000177234A
Other languages
English (en)
Inventor
Tsutomu Iizuka
努 飯塚
Toshikazu Hayashida
俊和 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Communication Systems Ltd
Original Assignee
NEC Corp
NEC Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Communication Systems Ltd filed Critical NEC Corp
Priority to JP2000177234A priority Critical patent/JP2001358764A/ja
Publication of JP2001358764A publication Critical patent/JP2001358764A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 本発明は、パケット転送の高速化が図れるヘ
ッダ変換回路及びヘッダ変換方法を提供することを目的
とする。 【解決手段】 2つの方路側インタフェース部12、1
3の間におけるパケット転送を当該パケットのヘッダ部
の変換により実現するヘッダ変換回路11であって、前
記一方の方路側インタフェース部から入力する受信パケ
ットの受信中にヘッダ部を送信パケット用に変換し、前
記変換したヘッダ部と前記受信パケットのヘッダ部に後
続するユーザデータ部と新たに生成したFCS部とから
なる前記送信パケットを前記他方の方路側インタフェー
ス部へ出力する第1手段33、35と、前記一方の方路
側インタフェース部から入力する前記受信パケットにつ
いてFCSエラーがあるとき、前記他方の方路側インタ
フェース部に対し前記第1手段が出力している前記送信
パケットの廃棄を指示する第2手段31、32とを備え
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パケット網のノー
ドにおいてパケットのヘッダを変換するヘッダ変換回路
及びヘッダ変換方法に関する。
【0002】
【従来の技術】パケット網のノードでは、一方の方路か
ら入力するパケットを他方の方路へ出力する際に、出力
するパケットのヘッダを出方路用に変換することが行わ
れる。このとき、受信パケットがヘッダ部とユーザデー
タ部とFCS(Frame Check Sequence)部とで構成され
る場合に従来のヘッダ変換回路では、受信パケットの全
データを一旦バッファリングし、その後FCSチェック
結果がOKである受信パケットのヘッダ変換を行い、送
信パケットを送出するようにしている。受信パケットの
FCSチェック結果がNGである受信パケットは、ヘッ
ダ変換回路において廃棄処理され、出方路へは送出され
ない。
【0003】
【発明が解決しようとする課題】従来では、廃棄処理に
備えて全てのデータを一旦バッファリングするので、ユ
ーザデータが長くなるとバッファリングにかかる時間が
増大し、1パケットを転送するのに要する時間が増大す
る。つまり、従来の方式では、パケットサイズに比例し
てヘッダ変換回路による内部遅延が大きくなり、パケッ
ト転送における処理能力が低下するという問題があっ
た。
【0004】また、従来では、ユーザデータが長くなる
とバッファリングに必要なバッファサイズも増大する。
したがって、ヘッダ変換回路をFPGAで開発する場
合、FPGAの下地は回路規模が増大すると高価になる
ので、バッファサイズに影響されて高価な下地を選択す
る必要があるという問題があった。
【0005】本発明は、斯かる問題点に鑑みてなされた
ものであり、その目的とするところは、受信パケットの
全データのバッファリングを不要とすることにより、パ
ケット転送の高速化が図れるヘッダ変換回路及びヘッダ
変換方法を提供することにある。
【0006】
【課題を解決するための手段】本発明は上記課題を解決
すべく、以下に掲げる構成とした。請求項1記載の発明
の要旨は、パケット網のノードにおいて、一方の方路と
他方の方路のそれぞれにおいて対応する方路とパケット
の送受信を行う2つの方路側インタフェース部の間にお
けるパケット転送を当該パケットのヘッダ部の変換によ
り実現するヘッダ変換回路であって、前記一方の方路側
インタフェース部から入力する受信パケットの受信中に
ヘッダ部を送信パケット用に変換し、前記変換したヘッ
ダ部と前記受信パケットのヘッダ部に後続するユーザデ
ータ部と新たに生成したFCS部とからなる前記送信パ
ケットを前記他方の方路側インタフェース部へ出力する
第1手段と、前記一方の方路側インタフェース部から入
力する前記受信パケットについてFCSエラーがあると
き、前記他方の方路側インタフェース部に対し前記第1
手段が出力している前記送信パケットの廃棄を指示する
第2手段とを備えることを特徴とするヘッダ変換回路に
存する。請求項2記載の発明の要旨は、前記第1手段
は、前記受信パケットのヘッダ部に後続するユーザデー
タ部に前記送信パケットのヘッダ部の経過時間分の時間
遅延を与えるとともに、前記受信パケットのヘッダ部の
アドレス情報に基づき対応する送信パケットのヘッダ部
を生成し、前記生成したヘッダ部を前記受信パケットの
ヘッダ部の時間経過後に送出し、続いて前記時間遅延を
与えたユーザデータ部と新たに生成したFCS部とを送
出することを特徴とする請求項1記載のヘッダ変換回路
に存する。請求項3記載の発明の要旨は、前記第1手段
は、ヘッダ変換を行う前記アドレス情報の設定値の個数
が少ない場合において、前記設定値の個数分の比較回路
により前記送信パケットのヘッダ部を生成することを特
徴とする請求項2記載のヘッダ変換回路に存する。請求
項4記載の発明の要旨は、パケット網のノードにおい
て、一方の方路と他方の方路のそれぞれにおいて対応す
る方路とパケットの送受信を行う2つの方路側インタフ
ェース部の間におけるパケット転送を当該パケットのヘ
ッダ部の変換により実現するヘッダ変換方法であって、
前記一方の方路側インタフェース部から入力する受信パ
ケットの受信中にヘッダ部を送信パケット用に変換し、
前記変換したヘッダ部と前記受信パケットのヘッダ部に
後続するユーザデータ部と新たに生成したFCS部とか
らなる前記送信パケットを前記他方の方路側インタフェ
ース部へ出力する第1工程と、前記一方の方路側インタ
フェース部から入力する前記受信パケットについてFC
Sエラーがあるとき、前記他方の方路側インタフェース
部に対し前記第1手段が出力している前記送信パケット
の廃棄を指示する第2工程とを備えることを特徴とする
ヘッダ変換方法に存する。請求項5記載の発明の要旨
は、前記第1工程では、前記受信パケットのヘッダ部に
後続するユーザデータ部に前記送信パケットのヘッダ部
の経過時間分の時間遅延を与えるとともに、前記受信パ
ケットのヘッダ部のアドレス情報に基づき対応する送信
パケットのヘッダ部を生成し、前記生成したヘッダ部を
前記受信パケットのヘッダ部の時間経過後に送出し、続
いて前記時間遅延を与えたユーザデータ部と新たに生成
したFCS部とを送出することを特徴とする請求項4記
載のヘッダ変換方法に存する。請求項6記載の発明の要
旨は、前記第1工程では、ヘッダ変換を行う前記アドレ
ス情報の設定値の個数が少ない場合において、前記設定
値の個数分の比較回路により前記送信パケットのヘッダ
部を生成することを特徴とする請求項5記載のヘッダ変
換方法に存する。
【0007】
【発明の実施の形態】図1は、本発明の一実施の形態に
よるヘッダ変換回路の構成ブロック図である。図1に示
すように、ヘッダ変換回路11は、端末と固有のパケッ
トフォーマットによりデータの送受信を行うDOWN側
インタフェース回路12と、パケット網と固有のパケッ
トフォーマットによりデータの送受信を行うUP側イン
タフェース回路13との間に位置付けられ、制御回路1
4の制御下にヘッダ変換を行うことにより、端末とパケ
ット網間のパケット転送を実現する。
【0008】本実施の形態によるヘッダ変換回路11
は、DOWN側インタフェース回路12とデータの送受
信を行うDNパケットインタフェース部31と、UP側
インタフェース回路13とデータの送受信を行うUPパ
ケットインタフェース部32と、DNパケットインタフ
ェース部31からのDN受信パケット15をUP送信パ
ケット17に変換してUPパケットインタフェース部3
2へ出力するUPパケット生成部33と、UPパケット
生成部33がヘッダ変換の際に参照するDNパケットヘ
ッダ変換テーブル部34と、UPパケットインタフェー
ス部32からのUP受信パケット18をDN送信パケッ
ト16に変換してDNパケットインタフェース部31へ
出力するDNパケット生成部35と、DNパケット生成
部35がヘッダ変換の際に参照するUPパケットヘッダ
変換テーブル部36とを備えている。
【0009】また、DNパケットインタフェース部31
は、FCSエラー37をUPパケットインタフェース部
32を介してUP側インタフェース部13へ送出し、U
Pパケットインタフェース部32は、FCSエラー38
をDNパケットインタフェース部31を介してDOWN
側インタフェース回路12へ送出するようになってい
る。
【0010】次に、図2を用いて本実施の形態で扱うパ
ケットのフォーマットについて説明する。図2(a)
は、ヘッダ変換回路11とDOWN側インタフェース回
路12との間で転送するDN受信パケット15とDN送
信パケット16のフォーマット構成例である。図2
(a)に示すように、DN受信パケット15とDN送信
パケット16は、固定長(xビット)のDNパケットヘ
ッダ(DPH)21と、可変長(zビット)のユーザデ
ータ22と、vビットのFCS23とで構成されてい
る。
【0011】また、図2(b)は、ヘッダ変換回路11
とUP側インタフェース回路13との間で転送するUP
送信パケット17とUP受信パケット18のフォーマッ
ト構成例である。図2(b)に示すように、UP送信パ
ケット17とUP受信パケット18は、固定長(yビッ
ト)のUPパケットヘッダ(UPH)24と、可変長
(zビット)のユーザデータ25と、wビットのFCS
26とで構成されている。
【0012】ヘッダ変換回路11は、xビットのDNパ
ケットヘッダ21とyビットのUPパケットヘッダ24
を変換する。ユーザデータ22、25は、説明の都合か
ら符号を異ならせてあるが、DOWN側インタフェース
回路12とUP側インタフェース回路13との間で同じ
となるように転送する。また、DOWN側インタフェー
ス回路12からUP側インタフェース回路13へのパケ
ット転送の場合、FCS23をチェックしFCS26を
生成する。同様に、UP側インタフェース回路13から
DOWN側インタフェース回路12へのパケット転送の
場合、FCS26をチェックしFCS23を生成する。
【0013】次に図3は、パケットヘッダのフォーマッ
ト構成例である。図3(a)に示されるように、DNパ
ケットヘッダ21は、DOWN側インタフェース回路1
2で識別される固定長(mビット)のDNパケットアド
レス情報27を含む構成である。また、図3(b)に示
されるように、UPパケットヘッダ24は、UP側イン
タフェース回路13で識別される固定長(nビット)の
UPパケットアドレス情報28を含む構成である。
【0014】xビットのDNパケットヘッダ21からy
ビットのUPパケットヘッダ24への変換では、mビッ
トのDNパケットアドレス情報27に基づきUPパケッ
トヘッダ24が決定される。この決定では、DNパケッ
トヘッダ変換テーブル部34が備えるDNパケットヘッ
ダ変換テーブル41(図4参照)が用いられる。また、
yビットのUPパケットヘッダ24からxビットのDN
パケットヘッダ21への変換では、nビットのUPパケ
ットアドレス情報28に基づきDNパケットヘッダ21
が決定される。この決定では、UPパケットヘッダ変換
テーブル部36が備えるUPパケットヘッダ変換テーブ
ル51(図5参照)が用いられる。なお、これらのヘッ
ダ変換テーブルの初期設定及びその後の変更による設定
は、制御回路14が行うようになっている。
【0015】図4に示すように、DNパケットヘッダ変
換テーブル部34が備えるDNパケットヘッダ変換テー
ブル41は、欄41a、41b、41cの3つの欄が設
けられている。
【0016】欄41aには、mビットのDNパケットア
ドレス情報27が設定される。欄41bには、DNパケ
ットアドレス情報27に対応するUPパケットヘッダ2
4の登録有無を示す1ビットの登録情報が設定される。
すなわち、登録されている場合には、登録有を示す
“1”が設定され、登録されていない場合には、登録無
しを示す“0”が設定される。欄41cには、DNパケ
ットアドレス情報27に対応するyビットのUPパケッ
トヘッダ24の値(VALUE#0、VALUE#1、
VALUE#2、・・)が設定される。
【0017】また、図5に示すように、UPパケットヘ
ッダ変換テーブル部36が備えるUPパケットヘッダ変
換テーブル51は、同様に欄51a、51b、51cの
3つの欄が設けられている。
【0018】欄51aには、nビットのUPパケットア
ドレス情報28が設定される。欄51bには、UPパケ
ットアドレス情報28に対応するDNパケットヘッダ2
1の登録有無を示す1ビットの登録情報が設定される。
すなわち、登録されている場合には、登録有を示す
“1”が設定され、登録されていない場合には、登録無
しを示す“0”が設定される。欄51cには、UPパケ
ットアドレス情報28に対応するxビットのDNパケッ
トヘッダ21の値(VALUE#3、VALUE#4、
VALUE#5、・・)が設定される。
【0019】次に以上のように構成される本実施の形態
によるヘッダ変換回路の動作を説明する。まず、DOW
N側インタフェース回路12からUP側インタフェース
回路13へのパケット転送動作を説明する。その際に、
図6が参照される。図6は、ヘッダ変換回路11のUP
パケット送出タイミングの説明図である。
【0020】図6に示すように、ヘッダ変換回路11
は、DOWN側インタフェース回路12からDN受信パ
ケット15が入力すると(図6(a))、DN受信パケ
ット15の全てを受信した時刻t42後ではなく、先頭
のxビット(DPH21)の時間が経過した時刻t41
後にUP送信パケット17をUP側インタフェース回路
13へ送出する(図6(b))。
【0021】これにより、DN受信パケット15の全デ
ータを受信する前にUP送信パケット17の送信を開始
することができ、従来よりも高速にヘッダ変換パケット
が転送できる。このような動作を可能とするために、D
N受信パケット15にFCSエラーがあるときは、FC
Sエラー37によりUP送信パケット17の廃棄をUP
側インタフェース回路13へ指示するようになってい
る。
【0022】以下、具体的に説明する。DNパケットイ
ンタフェース部31は、DOWN側インタフェース回路
12からのDN受信パケット15をFCSチェックを行
いつつUPパケット生成部33へ送出する。
【0023】このとき、DNパケットインタフェース部
31は、DN受信パケット15のDNパケットヘッダ2
1の部分にあたる先頭からxビット分はDOWN側イン
タフェース回路12からの受信順にUPパケット生成部
33へ送出するが、ユーザデータ22の部分については
シフトレジスタによりyビット分の時間経過後にUPパ
ケット生成部33へ送出する。また、DNパケットイン
タフェース部31は、FCSチェックの結果、エラーが
あると、FCSエラー37をUPインタフェース部32
に対し出力する。
【0024】UPパケット生成部33は、図3(a)に
示す構成のDNパケットヘッダ21の固定位置にあるD
Nパケットアドレス情報27を抽出してDNパケットヘ
ッダ変換テーブル部34へ送出する。DNパケットヘッ
ダ変換テーブル部34は、UPパケット生成部33から
のDNパケットアドレス情報27に基づきDNパケット
ヘッダ変換テーブル41から対応するUPパケットヘッ
ダ24を取り出し、UPパケット生成部33へ出力す
る。
【0025】ここで、図4に示したDNパケットヘッダ
変換テーブル41では、UPパケット生成部33からの
DNパケットアドレス情報27が欄41aの“0”また
は“2”の場合は、欄41bの登録情報が“1”である
ので、DNパケットヘッダ変換テーブル部34は、欄4
1cの“VALUE#0”または“VALUE#2”が
取り出すべきUPパケットヘッダ24の値であると決定
し、UPパケット生成部33へ出力する。一方、UPパ
ケット生成部33からのDNパケットアドレス情報27
が欄41aの“1”の場合は、欄41bの登録情報が
“0”であるので、DNパケットヘッダ変換テーブル部
34は、取り出すべきUPパケットヘッダ24の値が決
定できないことをUPパケット生成部33に通知する。
【0026】UPパケット生成部33は、DNパケット
ヘッダ変換テーブル部34から通知されたUPパケット
ヘッダ24を、xビットの時間が経過した時刻t41
後、直ちにUPパケットインタフェース部32へ送出
し、それに引き続いてDNパケットインタフェース部3
1からのユーザデータ22をユーザデータ25として送
出し、更にUPパケットヘッダ24とユーザデータ25
に基づき生成したFCS26を後続させる。このように
してUPパケット生成部33は、DN受信パケット15
のDNパケットヘッダ21の受信後、直ちにUP送信パ
ケット17をUPパケットインタフェース部32へ送出
する。
【0027】UPパケットインタフェース部32は、U
Pパケット生成部33から送られてくるUP送信パケッ
ト17をUP側インタフェース回路13へ送出する。こ
のとき、DNパケットインタフェース部31からFCS
エラー37が入力するときには、そのFCSエラー37
をUP側インタフェース回路13へ送出し、現在送信中
のUP送信パケット17の廃棄を指示する。
【0028】UP側インタフェース回路13では、UP
送信パケット17のユーザデータ25の取り込みを終了
する以前にFCSエラー37を受け取るので、受け取っ
たFCSエラー37により、受信中のUP送信パケット
17を廃棄することができる。
【0029】次に、UP側インタフェース回路13から
DOWN側インタフェース回路12へのパケット転送の
動作を説明する。その際に、図7が参照される。図7
は、ヘッダ変換回路11のDNパケット送出タイミング
の説明図である。
【0030】図7に示すように、ヘッダ変換回路11
は、UP側インタフェース回路13からUP受信パケッ
ト18が入力すると(図7(a))、UP受信パケット
18の全てを受信した時刻t46後ではなく、先頭のy
ビット(DPH24)の時間が経過した時刻t45後に
DN送信パケット16をDOWN側インタフェース回路
12へ送出する(図7(b))。
【0031】これにより、UP受信パケット18の全デ
ータを受信する前にDN送信パケット16の送信を開始
することができ、従来よりも高速にヘッダ変換パケット
を転送できる。このような動作を可能とするために、U
P受信パケット18にFCSエラーがあるときは、FC
Sエラー38によりDN送信パケット16の廃棄をDO
WN側インタフェース回路12へ指示するようになって
いる。
【0032】以下、具体的に説明する。UPパケットイ
ンタフェース部32は、UP側インタフェース回路13
からのUP受信パケット18をFCSチェックを行いつ
つDNパケット生成部35へ送出する。
【0033】このとき、UPパケットインタフェース部
32は、UP受信パケット18のUPパケットヘッダ2
4の部分にあたる先頭からyビット分はUP側インタフ
ェース回路13からの受信順にDNパケット生成部35
へ送出するが、ユーザデータ25の部分についてはシフ
トレジスタによりxビット分の時間経過後にDNパケッ
ト生成部35へ送出する。また、UPパケットインタフ
ェース部32は、FCSチェックの結果、エラーがある
と、FCSエラー38をDNパケットインタフェース部
31に対し出力する。
【0034】DNパケット生成部35は、図3(b)に
示す構成のUPパケットヘッダ24の固定位置にあるU
Pパケットアドレス情報28を抽出してUPパケットヘ
ッダ変換テーブル部36へ送出する。UPパケットヘッ
ダ変換テーブル部36は、DNパケット生成部35から
のUPパケットアドレス情報28に基づきUPパケット
ヘッダ変換テーブル51から対応するDNパケットヘッ
ダ21を取り出し、DNパケット生成部35へ出力す
る。
【0035】ここで、図5に示したUPパケットヘッダ
変換テーブル51では、DNパケット生成部35からの
UPパケットアドレス情報28が欄51aの“0”また
は“2”の場合は、欄51bの登録情報が“1”である
ので、UPパケットヘッダ変換テーブル部36では、欄
51cの“VALUE#3”または“VALUE#5”
が取り出すべきDNパケットヘッダ21の値であると決
定し、DNパケット生成部35へ出力する。一方、DN
パケット生成部35からのUPパケットアドレス情報2
8が欄51aの“1”の場合は、欄51bの登録情報が
“0”であるので、UPパケットヘッダ変換テーブル部
36は、取り出すべきDNパケットヘッダ21の値が決
定できないことをDNパケット生成部35に通知する。
【0036】DNパケット生成部35は、UPパケット
ヘッダ変換テーブル部36から通知されたDNパケット
ヘッダ21を、yビットの時間が経過した時刻t45
後、直ちにDNパケットインタフェース部31へ送出
し、それに引き続いてUPパケットインタフェース部3
2からのユーザデータ25をユーザデータ22として送
出し、更にDNパケットヘッダ21とユーザデータ22
に基づき生成したFCS23を後続させる。このように
してDNパケット生成部35は、UP受信パケット18
のUPパケットヘッダ24の受信後、直ちにDN送信パ
ケット16をDNパケットインタフェース部31へ送出
する。
【0037】DNパケットインタフェース部31は、D
Nパケット生成部35から送られてくるDN送信パケッ
ト16をDOWN側インタフェース回路12へ送出す
る。このとき、UPパケットインタフェース部32から
FCSエラー38が入力するときには、そのFCSエラ
ー38をDOWN側インタフェース回路12へ送出し、
DOWN側インタフェース回路12へ現在送出中のDN
送信パケット16の廃棄を指示する。
【0038】DOWN側インタフェース回路12では、
DN送信パケット16のユーザデータ22の取り込みを
終了する以前にFCSエラー38を受け取るので、受け
取ったFCSエラー38により、受信中のDN送信パケ
ット16を廃棄することができる。
【0039】このように、本実施の形態では、ヘッダ変
換回路11は、受信パケットにFCSエラーがあるとき
は送信方路側のインタフェース部に送信パケットの廃棄
を指示する構成としたので、受信パケットの全データを
受信する前に送信パケットの送信を開始することがで
き、高速にパケット転送することができる。
【0040】また、受信パケットを一旦バッファリング
する必要がないので、バッファサイズの制約から解放さ
れ、1パケットにおける可変長ユーザデータの増大が可
能となる。
【0041】次に、本発明の他の実施の形態によるヘッ
ダ変換回路ついて説明する。基本的構成は、図1に示し
た通りであるが、本実施の形態の形態では、DNパケッ
トヘッダ変換テーブル部34とUPパケットヘッダ変換
テーブル部36の構成について工夫をしている。
【0042】すなわち、DNパケットヘッダ変換テーブ
ル部34が備えるDNパケットヘッダ変換テーブル41
は、DNパケットアドレス情報27の固定長であるmビ
ットで表現できる個数分に比例したテーブルサイズとな
る。同様にUPパケットヘッダ変換テーブル部36が備
えるUPパケットヘッダ変換テーブル51は、UPパケ
ットアドレス情報28の固定長であるnビットで表現で
きる個数分に比例したテーブルサイズとなる。
【0043】しかし、ヘッダ変換回路11がサポートす
るDNパケットアドレス情報設定値及びUPパケットア
ドレス情報設定値が数個程度と少ない場合においても、
DNパケットヘッダ変換テーブル41及びUPパケット
ヘッダ変換テーブル51を用いる場合には、本来備える
全エントリ分の一部を利用することになるので、無駄が
生ずる。
【0044】例えば、ヘッダ変換を行うDNパケットア
ドレス情報27がm=8ビットである場合、DNパケッ
トヘッダ変換テーブル41のテーブルサイズは、256
エントリ分必要である。この場合、アドレス情報設定値
が、“100”と“200”の2つのエントリしかない
ときは、残りの254エントリ分が無駄になる。
【0045】そこで、ヘッダ変換回路11がサポートす
るパケットアドレス情報設定値が数個程度と少ない場合
には、DNパケットヘッダ変換テーブル部34及びUP
パケットヘッダ変換テーブル部36に、DNパケットヘ
ッダ変換テーブル41及びUPパケットヘッダ変換テー
ブル51に代えて、サポートするDNパケットアドレス
情報設定値及びUPパケットアドレス情報設定値の個数
分の比較回路をそれぞれ設けるようにする。
【0046】DNパケットヘッダ変換テーブル部34
は、比較回路により該当するDNパケットアドレス情報
設定値を検出すると、検出した比較回路に対応するUP
パケットヘッダ設定値を取得する。また、UPパケット
ヘッダ変換テーブル部36は、比較回路により該当する
UPパケットアドレス情報設定値を検出すると、検出し
た比較回路に対応するDNパケットヘッダ設定値を取得
することができる。
【0047】このようにすれば、テーブルサイズが大き
いわりにヘッダ変換を行うアドレス情報設定値が少ない
場合に、テーブルサイズによる回路規模の増大を抑える
ことができる。
【0048】なお、上記実施の形態では、好適な例とし
て受信パケットヘッダの受信完了により送信パケットの
送出を開始する場合を説明したが、本発明はこれに限定
されるものではなく、受信パケットヘッダの受信完了後
の適宜な時点から送信パケットの送出を開始するように
しても良い。
【0049】
【発明の効果】以上説明したように、本発明によれば、
FCSエラーとなる受信パケットはその受信パケットを
送出する方路のインタフェース部で廃棄するようにし、
受信パケットを一旦バッファリングする必要がないよう
にしたので、受信パケットの全データに対してバッファ
リングを行わずに、少なくとも受信パケットヘッダの受
信完了により送信パケットの送出を開始することがで
き、パケット転送の高速化が図れるようになる。
【0050】また、受信パケットを一旦バッファリング
する必要がないので、バッファサイズの制約から解放さ
れ、1パケットにおける可変長のユーザデータの増大が
可能となる。したがって、固定長のパケットヘッダの割
合が抑えられることにより、パケット転送効率の向上が
図れるようになる。
【0051】さらに、ヘッダ変換回路をFPGAで開発
する場合にバッファサイズに影響されることがないの
で、安価な下地を選択することができるようになる。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるヘッダ変換回路の
構成ブロック図である。
【図2】本実施の形態で扱うパケットのフォーマット構
成例である。(a)はヘッダ変換回路とDOWN側イン
タフェース回路との間で転送するDN送信パケットとD
N受信パケットのフォーマット構成例である。(b)は
ヘッダ変換回路とUP側インタフェース回路との間で転
送するUP送信パケットとUP受信パケットのフォーマ
ット構成例である。
【図3】パケットヘッダのフォーマット構成例である。
(a)はDNパケットヘッダのフォーマット構成例であ
る。(b)はUPパケットヘッダのフォーマット構成例
である。
【図4】DNパケットヘッダ変換テーブルの構成図であ
る。
【図5】UPパケットヘッダ変換テーブルの構成図であ
る。
【図6】本実施の形態によるヘッダ変換回路のUPパケ
ット送出タイミングの説明図である。
【図7】本実施の形態によるヘッダ変換回路のDNパケ
ット送出タイミングの説明図である。
【符号の説明】
11 ヘッダ変換回路 12 DOWN側インタフェース回路 13 UP側インタフェース回路 14 制御回路 15 DN受信パケット 16 DN送信パケット 17 UP送信パケット 18 UP受信パケット 21 DNパケットヘッダ(DPH) 22 ユーザデータ 23 FCS 24 UPパケットヘッダ(UPH) 25 ユーザデータ 26 FCS 27 DNパケットアドレス情報 28 UPパケットアドレス情報 31 DNパケットインタフェース部 32 UPパケットインタフェース部 33 UPパケット生成部 34 DNパケットヘッダ変換テーブル部 35 DNパケット生成部 36 UPパケットヘッダ変換テーブル部 37 FCSエラー 38 FCSエラー 41 DNパケットヘッダ変換テーブル 41a DNパケットアドレス情報が設定される欄 41b UPパケットヘッダの登録有無を示す登録情報
が設定される欄 41c UPパケットヘッダの値が設定される欄 51 UPパケットヘッダ変換テーブル 51a UPパケットアドレス情報が設定される欄 51b DNパケットヘッダの登録有無を示す登録情報
が設定される欄 51c DNパケットヘッダ24の値が設定される欄
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林田 俊和 東京都港区三田1丁目4番28号 日本電気 通信システム株式会社内 Fターム(参考) 5K030 GA02 GA06 HA08 HB12 HD03 KA15 LA01 LC15 5K034 AA03 AA11 EE11 HH61

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 パケット網のノードにおいて、一方の方
    路と他方の方路のそれぞれにおいて対応する方路とパケ
    ットの送受信を行う2つの方路側インタフェース部の間
    におけるパケット転送を当該パケットのヘッダ部の変換
    により実現するヘッダ変換回路であって、 前記一方の方路側インタフェース部から入力する受信パ
    ケットの受信中にヘッダ部を送信パケット用に変換し、
    前記変換したヘッダ部と前記受信パケットのヘッダ部に
    後続するユーザデータ部と新たに生成したFCS部とか
    らなる前記送信パケットを前記他方の方路側インタフェ
    ース部へ出力する第1手段と、 前記一方の方路側インタフェース部から入力する前記受
    信パケットについてFCSエラーがあるとき、前記他方
    の方路側インタフェース部に対し前記第1手段が出力し
    ている前記送信パケットの廃棄を指示する第2手段とを
    備えることを特徴とするヘッダ変換回路。
  2. 【請求項2】 前記第1手段は、前記受信パケットのヘ
    ッダ部に後続するユーザデータ部に前記送信パケットの
    ヘッダ部の経過時間分の時間遅延を与えるとともに、前
    記受信パケットのヘッダ部のアドレス情報に基づき対応
    する送信パケットのヘッダ部を生成し、前記生成したヘ
    ッダ部を前記受信パケットのヘッダ部の時間経過後に送
    出し、続いて前記時間遅延を与えたユーザデータ部と新
    たに生成したFCS部とを送出することを特徴とする請
    求項1記載のヘッダ変換回路。
  3. 【請求項3】 前記第1手段は、ヘッダ変換を行う前記
    アドレス情報の設定値の個数が少ない場合において、前
    記設定値の個数分の比較回路により前記送信パケットの
    ヘッダ部を生成することを特徴とする請求項2記載のヘ
    ッダ変換回路。
  4. 【請求項4】 パケット網のノードにおいて、一方の方
    路と他方の方路のそれぞれにおいて対応する方路とパケ
    ットの送受信を行う2つの方路側インタフェース部の間
    におけるパケット転送を当該パケットのヘッダ部の変換
    により実現するヘッダ変換方法であって、 前記一方の方路側インタフェース部から入力する受信パ
    ケットの受信中にヘッダ部を送信パケット用に変換し、
    前記変換したヘッダ部と前記受信パケットのヘッダ部に
    後続するユーザデータ部と新たに生成したFCS部とか
    らなる前記送信パケットを前記他方の方路側インタフェ
    ース部へ出力する第1工程と、 前記一方の方路側インタフェース部から入力する前記受
    信パケットについてFCSエラーがあるとき、前記他方
    の方路側インタフェース部に対し前記第1手段が出力し
    ている前記送信パケットの廃棄を指示する第2工程とを
    備えることを特徴とするヘッダ変換方法。
  5. 【請求項5】 前記第1工程では、前記受信パケットの
    ヘッダ部に後続するユーザデータ部に前記送信パケット
    のヘッダ部の経過時間分の時間遅延を与えるとともに、
    前記受信パケットのヘッダ部のアドレス情報に基づき対
    応する送信パケットのヘッダ部を生成し、前記生成した
    ヘッダ部を前記受信パケットのヘッダ部の時間経過後に
    送出し、続いて前記時間遅延を与えたユーザデータ部と
    新たに生成したFCS部とを送出することを特徴とする
    請求項4記載のヘッダ変換方法。
  6. 【請求項6】 前記第1工程では、ヘッダ変換を行う前
    記アドレス情報の設定値の個数が少ない場合において、
    前記設定値の個数分の比較回路により前記送信パケット
    のヘッダ部を生成することを特徴とする請求項5記載の
    ヘッダ変換方法。
JP2000177234A 2000-06-13 2000-06-13 ヘッダ変換回路及びヘッダ変換方法 Pending JP2001358764A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000177234A JP2001358764A (ja) 2000-06-13 2000-06-13 ヘッダ変換回路及びヘッダ変換方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000177234A JP2001358764A (ja) 2000-06-13 2000-06-13 ヘッダ変換回路及びヘッダ変換方法

Publications (1)

Publication Number Publication Date
JP2001358764A true JP2001358764A (ja) 2001-12-26

Family

ID=18678860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000177234A Pending JP2001358764A (ja) 2000-06-13 2000-06-13 ヘッダ変換回路及びヘッダ変換方法

Country Status (1)

Country Link
JP (1) JP2001358764A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008022399A (ja) * 2006-07-14 2008-01-31 Auto Network Gijutsu Kenkyusho:Kk 中継接続ユニット
JP2012191659A (ja) * 2012-06-06 2012-10-04 Auto Network Gijutsu Kenkyusho:Kk 中継接続ユニット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008022399A (ja) * 2006-07-14 2008-01-31 Auto Network Gijutsu Kenkyusho:Kk 中継接続ユニット
JP2012191659A (ja) * 2012-06-06 2012-10-04 Auto Network Gijutsu Kenkyusho:Kk 中継接続ユニット

Similar Documents

Publication Publication Date Title
JP2540930B2 (ja) 輻輳制御装置
US7480282B2 (en) Methods and apparatus for controlling ethernet packet transfers between clock domains
US20070168579A1 (en) DMA transfer and hardware acceleration of PPP frame processing
JP2001358764A (ja) ヘッダ変換回路及びヘッダ変換方法
US6480491B1 (en) Latency management for a network
JP2007259374A (ja) ネットワーク送受信装置
JP3606239B2 (ja) ヘッダ変換回路及びその方法
JP2001044976A (ja) ディジタル処理装置におけるビット間位相差低減伝送方式
US6778555B1 (en) Voice over packet system configured to connect different facsimile transmission protocols
JP3615066B2 (ja) ヘッダ変換装置
US7319697B2 (en) Data communication system according to a packet-switching principle
JP3581112B2 (ja) データ送信方法および送信回路並びに通信機器
JP2584915B2 (ja) 接続回路
JP2003283542A (ja) プロトコル処理装置及びその方法並びにトラフィック処理装置及びその方法
JPH0423540A (ja) Atmネットワークにおけるセルエラー訂正方式
US20100241829A1 (en) Hardware switch and distributed processing system
JP2570976B2 (ja) パケット同報方法
JP2002344515A (ja) データ中継方法及びデータ中継装置
US20070177601A1 (en) Cell assembling method and device
JPH06259268A (ja) チェックサム計算回路
JP2576965Y2 (ja) 通信制御装置
JPH11215191A (ja) 構内交換機および音声変換方法
JPH0568071A (ja) データ伝送方式
JPH11331184A (ja) スペクトラム拡散無線通信装置
JPH11184672A (ja) シリアルデータ保持回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040210