JP3606239B2 - ヘッダ変換回路及びその方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はヘッダ変換回路及びその方法に関し、特にパケット網のノードにおいてパケットのヘッダを変換する方法に関する。
【０００２】
【従来の技術】
従来、パケット網のノードにおいては、一方の方路から入力するパケットを他方の方路に出力する際に、出力するパケットのヘッダを他方の方路用のヘッダに変換している。
【０００３】
その変換を行う際、ヘッダ変換回路では受信パケットがヘッダ部とユーザデータ部とＦＣＳ（Ｆｒａｍｅ Ｃｈｅｃｋ Ｓｅｑｕｅｎｃｅ）部とからなる場合、受信パケットのデータ全てを一旦バッファリングし、その後にＦＣＳ部のチェック結果がＯＫとなった受信パケットのヘッダ変換を行い、変換されたヘッダが付加された送信パケットを送出している。ＦＣＳ部のチェック結果がＮＧとなった受信パケットはヘッダ変換回路において廃棄処理され、他方の方路に出力されることはない。
【０００４】
しかしながら、上記の方法ではパケットサイズに比例して内部遅延が大きくなり、パケット転送における処理能力が低下する。そこで、この問題を解決するために、一方の方路から入力される受信パケットの受信中にそのヘッダ部を他方の方路用のヘッダに変換し、この変換したヘッダ部とユーザデータ部と新たに生成したＦＣＳ部とからなる送信パケットを他方の方路に出力する方法が提案されている。尚、この方法ではＦＣＳ部のチェック結果がＮＧとなった受信パケットを他方の方路に出力する際に廃棄処理している。
【０００５】
【発明が解決しようとする課題】
上述した従来のヘッダ変換方法では、上流（ＵＰ）側インタフェース回路または下流（ＤＯＷＮ）側インタフェース回路からの受信パケットの内容を知ることができない。そのため、パケット転送が正常に行われているかどうかを確認するには、上流側インタフェース回路または下流側インタフェース回路とヘッダ変換回路との間にロジックアナライザを接続して波形観測を行う必要がある。
【０００６】
そこで、本発明の目的は上記の問題点を解消し、パケット転送が正常に行われたかどうかの確認を容易に行うことができるヘッダ変換装置及びその方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明によるヘッダ変換回路は、それぞれ固有のパケットフォーマットによって任意のデータ送受信を行う第１及び第２のインタフェース回路間のデータ転送を実現するためにパケットのヘッダ変換を行うヘッダ変換回路であって、
前記第１及び第２のインタフェース回路各々からの受信パケットを格納する内部バッファと、前記ヘッダ変換時に予め設定された格納設定に応じて前記受信パケットの前記内部バッファへの格納を制御する手段とを備え、
前記格納設定は、前記ヘッダ変換において前記第１及び第２のインタフェース回路の一方のパケットアドレス情報を前記第１及び第２のインタフェース回路の他方のパケットヘッダに変換するためのヘッダ変換テーブルに格納している。
【０００８】
本発明によるヘッダ変換方法は、それぞれ固有のパケットフォーマットによって任意のデータ送受信を行う第１及び第２のインタフェース回路間のデータ転送を実現するためにパケットのヘッダ変換を行うヘッダ変換方法であって、前記ヘッダ変換時に予め設定された格納設定に応じて前記第１及び第２のインタフェース回路各々からの受信パケットを内部バッファに格納するステップを備え、
前記格納設定は、前記ヘッダ変換において前記第１及び第２のインタフェース回路の一方のパケットアドレス情報を前記第１及び第２のインタフェース回路の他方のパケットヘッダに変換するためのヘッダ変換テーブルに格納している。
【０００９】
すなわち、本発明のヘッダ変換回路は、異なるパケットフォーマット間のデータ転送を実現するヘッダ変換に関し、受信パケットの全データをバッファリングしないことによって、高速にデータ転送する際のヘッダ交換において、ヘッダ変換の結果によって受信パケットを内部バッファに格納することを特徴とする。
【００１０】
上述した従来のヘッダ変換回路では、上流（ＵＰ）側インタフェース回路からのＵＰ受信パケットをＤＮ送信パケットに変換して下流（ＤＯＷＮ）側インタフェース回路へ送出し、下流側インタフェース回路からのＤＮ受信パケットをＵＰ送信パケットに変換して上流側インタフェース回路へ送出している。
【００１１】
本発明のヘッダ変換回路では、ＵＰ受信パケットをヘッダ変換の結果によって下流側インタフェース回路へ送出せずに内部バッファへ格納し、ＤＮ受信パケットをヘッダ変換の結果によって上流側インタフェース回路へ送出せずに内部バファへ格納している。
【００１２】
より具体的に説明すると、本発明のヘッダ変換回路では、下流側インタフェース回路及び上流側インタフェース回路がそれぞれ固有のパケットフォーマットによって任意のデータ送受信を行う回路であり、ヘッダ変換回路が下流側インタフェース回路と上流側インタフェース回路との間に位置付けられ、ヘッダ変換を行うことによってパケット転送を実現している。
【００１３】
本発明のヘッダ変換回路は下流側インタフェース回路からのＤＮ受信パケットを受信し、ＤＮパケットヘッダをＵＰパケットヘッダに変換してＵＰ送信パケットを上流側インタフェース回路へ送信している。
【００１４】
また、本発明のヘッダ変換回路は上流側インタフェース回路からのＵＰ受信パケットを受信し、ＵＰパケットヘッダをＤＮパケットヘッダに変換してＤＮ送信パケットを下流側インタフェース回路へ送信している。
【００１５】
従来のヘッダ変換回路では、ＵＰ受信パケットをヘッダ変換した後に下流側インタフェース回路へ送出するため、上流側インタフェース回路から受信したパケットの内容を知ることができない。同様に、従来のヘッダ変換回路では、ＤＮ受信パケットをヘッダ変換した後に上流側インタフェース回路へ送出するため、下流側インタフェース回路から受信したパケットの内容を知ることができない。
【００１６】
このため、従来のヘッダ変換回路では、上流側インタフェース回路からヘッダ変換回路へのパケット転送が正常に行われているかどうかを確認するために、下流側インタフェース回路を動作させる必要がある。同様に、従来のヘッダ変換回路では、下流側インタフェース回路からヘッダ変換回路へのパケット転送が正常に行われているかどうかを確認するために、上流側インタフェース回路を動作させる必要がある。
【００１７】
そこで、本発明のヘッダ変換回路では、上流側インタフェース回路からのＵＰ受信パケットをヘッダ変換回路の内部バッファへ格納させることによって、制御回路から内部バッファに格納されたＵＰ受信パケットの読み取りを実現することで、下流側インタフェース回路を動作させることなく、上流側インタフェース回路からヘッダ変換回路へのパケット転送が正常に行われたかどうかを確認することが可能となるため、容易に確認試験を行うことが可能となる。
【００１８】
同様に、本発明のヘッダ変換回路では、下流側インタフェース回路からのＤＮ受信パケットをヘッダ変換回路の内部バッファへ格納させることによって、制御回路から内部バッファに格納されたＤＮ受信パケットの読み取りを実現することで、上流側インタフェース回路を動作させることなく、下流側インタフェース回路からヘッダ変換回路へのパケット転送が正常に行われたかどうかを確認することが可能となるため、容易に確認試験を行うことが可能となる。
【００１９】
つまり、本発明ではヘッダ変換結果によって受信パケットを内部バッファに格納し、格納された受信パケットを制御回路から読出し可能とすることで、上流側インタフェース回路及び下流側インタフェース回路からのパケット転送が正常に行われたかどうかの確認を容易に行うことが可能となる。
【００２０】
また、上流／ＤＯＷＮ方向からのパケットを制御回路に受け渡すことが可能となるため、ＵＰ／ＤＮパケットヘッダ変換テーブルの変更指示等を上流／ＤＯＷＮ方向から行うことが可能となる。
【００２１】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例によるヘッダ変換装置の構成を示すブロック図である。図１において、本発明の一実施例によるヘッダ変換装置はヘッダ変換回路１と、下流（ＤＯＷＮ）側インタフェース（ＩＦ）回路２と、上流（ＵＰ）側インタフェース（ＩＦ）回路３と、制御回路４とから構成され、下流側インタフェース回路２、上流側インタフェース回路３、制御回路４はそれぞれヘッダ変換回路１に接続されている。
【００２２】
下流側インタフェース回路２からのＤＮ受信パケット１０１はヘッダ変換回路１でのヘッダ変換によって、上流側インタフェース回路３へＵＰ送信パケット１０３として転送される。同様に、上流側インタフェース回路３からのＵＰ受信パケット１０４はヘッダ変換回路１でのヘッダ変換によって、下流側インタフェース回路２へＤＮ送信パケット１０２として転送される。
【００２３】
その際、ヘッダ変換回路１はヘッダ変換結果によってＤＮ受信パケット１０１及びＵＰ受信パケット１０４を図示せぬ内部バッファに格納する。この内部バッファに格納されたされたＤＮ受信パケット１０１及びＵＰ受信パケット１０４は制御回路４によって読出される。
【００２４】
図２（ａ）は図１のＤＮ送信パケット１０１及びＤＮ受信パケット１０２のフォーマット構成を示す図であり、図２（ｂ）は図１のＵＰ送信パケット１０３及びＵＰ受信パケット１０４のフォーマット構成を示す図である。
【００２５】
図２（ａ）において、ヘッダ変換回路１と下流側インタフェース回路２との間で転送されるＤＮ送信パケット１０１及びＤＮ受信パケット１０２は固定長のＤＮパケットヘッダ（ＤＮＨ）２１と、可変長のユーザデータ２２とから構成されている。
【００２６】
図２（ｂ）において、ヘッダ変換回路１と上流側インタフェース回路３との間で転送されるＵＰ送信パケット１０３及びＵＰ受信パケット１０４は固定長のＵＰパケットヘッダ（ＵＰＨ）２４と、可変長のユーザデータ２２とから構成されている。
【００２７】
ヘッダ変換回路１はｘビットのＤＮパケットヘッダ２１とｙビットのＵＰパケットヘッダ２４とをそれぞれ変換する。ここで、ユーザデータ２２は下流側インタフェース回路２と上流側インタフェース回路３との間で同じとなるように転送される。
【００２８】
また、ＤＮパケットヘッダ２１は下流側インタフェース回路２で識別される固定長のＤＮパケットアドレス情報２３を含む構成となっている。同様に、ＵＰパケットヘッダ２４は上流側インタフェース回路３で識別される固定長のＵＰパケットアドレス情報２５を含む構成となっている。
【００２９】
ＤＮ受信パケット１０１をヘッダ変換回路１の内部バッファに格納するかどうかは、ＤＮパケットアドレス情報２３に基づいて決定する。同様に、ＵＰ受信パケット１０４をヘッダ変換回路１の内部バッファに格納するかどうかは、ＵＰパケットアドレス情報２５に基づいて決定する。
【００３０】
図３は図１のヘッダ変換回路１の構成を示すブロック図である。図３において、ヘッダ変換回路１はＤＮパケットインタフェース（ＩＦ）部１１と、ＵＰパケットインタフェース（ＩＦ）部１２と、ＵＰパケット生成部１３と、ＤＮパケットヘッダ変換テーブル部１４と、ＤＮパケット生成部１５と、ＵＰパケットヘッダ変換テーブル部１６と、ＤＮ受信パケット格納バッファ１７と、ＵＰ受信パケット格納バッファ１８とから構成されている。
【００３１】
ＵＰパケット生成部１３はＤＮパケットインタフェース部１１、ＵＰパケットインタフェース部１２、ＤＮパケットヘッダ変換テーブル部１４、ＤＮ受信パケット格納バッファ１７に接続されている。
【００３２】
ＤＮパケットインタフェース部１１は下流側インタフェース回路２からのＤＮ受信パケット１０１をＵＰパケット生成部１３へ送出する。ＵＰパケット生成部１３はＤＮ受信パケット１０１からＤＮパケットアドレス情報１１４を抽出し、ＤＮパケットヘッダ変換テーブル部１４へ送出する。ＤＮパケットヘッダ変換テーブル部１４はＤＮパケットアドレス情報１１４からＵＰパケットヘッダ１１２及びＤＮ受信パケット格納バッファ１７への格納の有無を解決する。
【００３３】
ＵＰパケット生成部１３はＤＮパケットヘッダ変換テーブル部１４からの格納情報によって、格納なしの場合にＵＰ送信パケット１０３を生成してＵＰパケットインタフェース部１２へ送出する。ＵＰパケット生成部１３は格納ありの場合にＤＮ受信パケット１０１をＤＮ受信パケット格納バッファ１７へ送出する。
【００３４】
同様に、ＤＮパケット生成部１５はＵＰパケットインタフェース部１２、ＤＮパケットインタフェース部１１、ＵＰパケットヘッダ変換テーブル部１６、ＵＰ受信パケット格納バッファ１８に接続されている。
【００３５】
ＵＰパケットインタフェース部１２は上流側インタフェース回路３からのＵＰ受信パケット１０４をＤＮパケット生成部１５へ送出する。ＤＮパケット生成部１５はＵＰ受信パケット１０４からＵＰパケットアドレス情報１１３を抽出し、ＵＰパケットヘッダ変換テーブル部１６へ送出する。ＵＰパケットヘッダ変換テーブル部１６はＵＰパケットアドレス情報１１３からＤＮパケットヘッダ１１１及びＵＰ受信パケット格納バッファ１８への格納の有無を解決する。
【００３６】
ＤＮパケット生成部１５はＵＰパケットヘッダ変換テーブル部１６からの格納情報によって、格納なしの場合にＤＮ送信パケット１０２を生成してＤＮパケットインタフェース部１１へ送出する。ＤＮパケット生成部１５は格納ありの場合にＵＰ受信パケット１０４をＵＰ受信パケット格納バッファ１８へ送出する。
【００３７】
図４は図３のＤＮパケットヘッダ変換テーブル部１４のＤＮパケットヘッダ変換テーブルの構成を示す図であり、図５は図３のＵＰパケットヘッダ変換テーブル部１６のＵＰパケットヘッダ変換テーブルの構成を示す図である。これら図４及び図５において、ＤＮパケットヘッダ変換テーブル１４ａはＤＮパケットヘッダ変換テーブル部１４内に位置付けられ、ＤＮパケットアドレス情報１１４（ｍビット）に対応するＵＰパケットヘッダ１１２の値（ｙビット）と、ＤＮ受信パケット格納バッファ１７への格納設定（１ビット）と、登録情報（１ビット）とが格納される。
【００３８】
ＤＮ受信パケット格納バッファ１７への格納設定としては、格納有＝“１”または格納無＝“０”が登録される。ＤＮパケットヘッダ変換テーブル１４ａにおける登録情報としてはＤＮパケットアドレス情報１１４に対応し、登録有＝“１”または登録無＝“０”が設定される。ＤＮパケットヘッダ変換テーブル１４ａには制御回路４によって登録及び設定が行われる。
【００３９】
一方、ＵＰパケットヘッダ変換テーブル１６ａはＵＰパケットヘッダ変換テーブル部１６内に位置付けられ、ＵＰパケットアドレス情報１１３（ｎビット）に対応するＵＰパケットヘッダ１１１の値（ｘビット）と、ＵＰ受信パケット格納バッファ１８への格納設定（１ビット）と、登録情報（１ビット）とが格納される。
【００４０】
ＵＰ受信パケット格納バッファ１８への格納設定としては、格納有＝“１”または格納無＝“０”が登録される。ＵＰパケットヘッダ変換テーブル１６ａにおける登録情報としてはＵＰパケットアドレス情報１１３に対応し、登録有＝“１”または登録無＝“０”が設定される。ＵＰパケットヘッダ変換テーブル１６ａには制御回路４によって登録及び設定が行われる。
【００４１】
さらに、ＤＮ受信パケット格納バッファ１７からのＤＮ受信パケット１０１の読出しは制御回路４によって行われ、同様にＵＰ受信パケット格納バッファ１８からのＵＰ受信パケット１０４の読出しは制御回路４によって行われる。
【００４２】
図６は図３のＵＰパケット生成部１３の動作を示すフローチャートであり、図７は図３のＤＮパケット生成部１５の動作を示すフローチャートである。これら図１〜図７を参照して本発明の一実施例によるヘッダ変換装置の動作について説明する。まず、下流側インタフェース回路２から上流側インタフェース回路３へのパケット転送を用いて本発明の一実施例によるヘッダ変換装置の動作を説明する。
【００４３】
ＤＮパケットインタフェース部１１は下流側インタフェース回路２からのＤＮ受信パケット１０１をＵＰパケット生成部１３に送出する。ＵＰパケット生成部１３はＤＮパケットヘッダ１１１の固定位置にあるＤＮパケットアドレス情報１１４を抽出してＤＮパケットヘッダ変換テーブル部１４へ送出する（図６ステップＳ１，Ｓ２）。
【００４４】
ＤＮパケットヘッダ変換テーブル部１４はＵＰパケット生成部１３からのＤＮパケットアドレス情報１１４からＤＮパケットヘッダ変換テーブル１４ａによって対応付けられたＵＰパケットヘッダ１１２及びＤＮ受信パケット格納バッファ１７への格納の有無を解決する（図６ステップＳ３）。
【００４５】
図４に示すＤＮパケットヘッダ変換テーブル１４ａではＤＮパケットアドレス情報１１４が“０”及び“２”の場合にＵＰパケットヘッダ１１２の値として“ＶＡＬＵＥ＃０”及び“ＶＡＬＵＥ＃２”を、またＤＮ受信パケット格納バッファ１７への格納情報として“格納設定＝０（格納なし）”及び“格納設定＝１（格納あり）”をそれぞれ解決する。
【００４６】
ここで、ＤＮパケットアドレス情報１１４が“０”の場合にはＤＮ受信パケット格納バッファ１７への格納を行わない設定であるため（図６ステップＳ４）、ＵＰパケット生成部１３はＵＰ送信パケット１０３を生成してＵＰパケットインタフェース部１２へ送出する（図６ステップＳ７）。
【００４７】
また、ＤＮパケットアドレス情報１１４が“２”の場合にはＤＮ受信パケット格納バッファ１７への格納を行う設定であるため（図６ステップＳ４）、ＵＰパケット生成部１３はＵＰ送信パケット１０３の生成及びＵＰパケットインタフェース部１２への送出を行わず、ＤＮパケットインタフェース部１１から送られてきたＤＮ受信パケット１０１をＤＮ受信パケット格納バッファ１７へ送出する（図６ステップＳ５）。ＤＮ受信パケット格納バッファ１７はＤＮ受信パケット１０１の受信によって、パケットが格納されたことを制御回路４へ通知する（図６ステップＳ６）。
【００４８】
ＤＮパケットアドレス情報１１４が“１”の場合には登録情報が“０”であるため、ＵＰパケットヘッダ１１２及び格納有無の解決が不可であることをＵＰパケット生成部１３に通知する。
【００４９】
次に、上流側インタフェース回路３から下流側インタフェース回路２へのパケット転送を用いて本発明の一実施例によるヘッダ変換装置の動作を説明する。
【００５０】
ＵＰパケットインタフェース部１２は上流側インタフェース回路３からのＵＰ受信パケット１０４をＤＮパケット生成部１５に送出する。ＤＮパケット生成部１５はＵＰパケットヘッダ１１２の固定位置にあるＵＰパケットアドレス情報１１３を抽出してＵＰパケットヘッダ変換テーブル部１６へ送出する（図７ステップＳ１１，Ｓ１２）。
【００５１】
ＵＰパケットヘッダ変換テーブル部１６はＤＮパケット生成部１５からのＵＰパケットアドレス情報１１３からＵＰパケットヘッダ変換テーブル１６ａによって対応付けられたＤＮパケットヘッダ１１１及びＵＰ受信パケット格納バッファ１８への格納の有無を解決する（図７ステップＳ１３）。
【００５２】
図５に示すＵＰパケットヘッダ変換テーブル１６ａでは、ＵＰパケットアドレス情報１１３が“０”及び“２”の場合にＤＮパケットヘッダ１１１の値として“ＶＡＬＵＥ＃０”及び“ＶＡＬＵＥ＃２”を、またＵＰ受信パケット格納バッファ１８への格納情報として“格納設定＝０（格納なし）”及び“格納設定＝１（格納あり）”をそれぞれ解決する。
【００５３】
ここで、ＵＰパケットアドレス情報１１３が“０”の場合にはＵＰ受信パケット格納バッファ１８への格納を行わない設定であるため（図７ステップＳ１４）、ＤＮパケット生成部１５はＤＮ送信パケット１０２を生成してＤＮパケットインタフェース部１１へ送出する（図７ステップＳ１７）。
【００５４】
また、ＵＰパケットアドレス情報１１３が“２”の場合にはＵＰ受信パケット格納バッファ１８への格納を行う設定であるため（図７ステップＳ１４）、ＤＮパケット生成部１５はＤＮ送信パケット１０２の生成及びＤＮパケットインタフェース部１１への送出を行わず、ＵＰパケットインタフェース部１２から送られてきたＵＰ受信パケット１０４をＵＰ受信パケット格納バッファ１８へ送出する（図６ステップＳ１５）。ＵＰ受信パケット格納バッファ１８はＵＰ受信パケット１０４の受信によって、パケットが格納されたことを制御回路４へ通知する（図７ステップＳ１６）。
【００５５】
ＵＰパケットアドレス情報１１３が“１”の場合には登録情報が“０”であるため、ＤＮパケットヘッダ１１１及び格納の有無の解決が不可であることをＤＮパケット生成部１５に通知する。
【００５６】
このように、ヘッダ変換結果によって受信パケットを内部バッファに格納し、格納された受信パケットを制御回路４から読出し可能とすることで、上流側インタフェース回路２及び下流側インタフェース回路３からのパケット転送が正常に行われたかどうかの確認を容易に行うことができる。
【００５７】
また、上流／下流方向からのパケットを制御回路４に受け渡すことが可能となるため、ＤＮパケットヘッダ変換テーブル１４ａ及びＵＰパケットヘッダ変換テーブル１６ａの変更指示等を上流／下流方向から行うことができる。
【００５８】
本発明の他の実施例によるヘッダ変換装置は、図示していないが、その基本的構成が本発明の一実施例と同じであり、ＵＰパケット生成部１３の構成について工夫している。
【００５９】
ＵＰパケット生成部１３はＤＮパケットヘッダ変換テーブル部１４からの解決結果で、“登録情報＝１”及び“格納設定＝１”の場合、ＤＮ受信パケット格納バッファ１７へＤＮ受信パケット１０１を格納すると同時に、ＵＰ送信パケット１０３の生成及びＵＰパケットインタフェース部１２への送出を行う。
【００６０】
同様に、ＤＮパケット生成部１５はＵＰパケットヘッダ変換テーブル部１６からの解決結果で、“登録情報＝１”及び“格納設定＝１”の場合、ＵＰ受信パケット格納バッファ１８へＵＰ受信パケット１０４を格納すると同時に、ＤＮ送信パケット１０２生成及びＤＮパケットインタフェース部１１への送出を行う。
【００６１】
本発明の別の実施例によるヘッダ変換装置は、図示していないが、その基本的構成が本発明の一実施例と同じであり、パケットを格納するバッファの構成について工夫している。
【００６２】
ＤＮ受信パケット格納バッファ１７及びＵＰ受信パケット格納バッファ１８のバッファ面を複数持つことによって、制御回路４は格納されたパケットを複数まとめて読出すことが可能となる。
【００６３】
【発明の効果】
以上説明したように本発明は、それぞれ固有のパケットフォーマットによって任意のデータ送受信を行う第１及び第２のインタフェース回路間のデータ転送を実現するためにパケットのヘッダ変換を行うヘッダ変換回路において、第１及び第２のインタフェース回路各々からの受信パケットを、ヘッダ変換時に予め設定された格納設定に応じて内部バッファへ格納することによって、パケット転送が正常に行われたかどうかの確認を容易に行うことができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例によるヘッダ変換装置の構成を示すブロック図である。
【図２】（ａ）は図１のＤＮ送信パケット及びＤＮ受信パケットのフォーマット構成を示す図、（ｂ）は図１のＵＰ送信パケット及びＵＰ受信パケットのフォーマット構成を示す図である。
【図３】図１のヘッダ変換回路の構成を示すブロック図である。
【図４】図３のＤＮパケットヘッダ変換テーブル部のＤＮパケットヘッダ変換テーブルの構成を示す図である。
【図５】図３のＵＰパケットヘッダ変換テーブル部のＵＰパケットヘッダ変換テーブルの構成を示す図である。
【図６】図３のＵＰパケット生成部の動作を示すフローチャートである。
【図７】図３のＤＮパケット生成部の動作を示すフローチャートである。
【符号の説明】
１ ヘッダ変換回路
２ 下流側インタフェース回路
３ 上流側インタフェース回路
４ 制御回路
１１ ＤＮパケットインタフェース部
１２ ＵＰパケットインタフェース部
１３ ＵＰパケット生成部
１４ ＤＮパケットヘッダ変換テーブル部
１４ａ ＤＮパケットヘッダ変換テーブル
１５ ＤＮパケット生成部
１６ ＵＰパケットヘッダ変換テーブル部
１６ａ ＵＰパケットヘッダ変換テーブル
１７ ＤＮ受信パケット格納バッファ
１８ ＵＰ受信パケット格納バッファ
２１ ＤＮパケットヘッダ
２２ 可変長のユーザデータ
２３ ＤＮパケットアドレス情報
２４ ＵＰパケットヘッダ
２５ ＵＰパケットアドレス情報
１０１ ＤＮ受信パケット
１０２ ＤＮ送信パケット
１０３ ＵＰ送信パケット
１０４ ＵＰ受信パケット
１１１ ＤＮパケットヘッダ
１１２ ＵＰパケットヘッダ
１１３ ＵＰパケットアドレス情報
１１４ ＤＮパケットアドレス情報

Claims (6)

1. それぞれ固有のパケットフォーマットによって任意のデータ送受信を行う第１及び第２のインタフェース回路間のデータ転送を実現するためにパケットのヘッダ変換を行うヘッダ変換回路であって、
   前記第１及び第２のインタフェース回路各々からの受信パケットを格納する内部バッファと、前記ヘッダ変換時に予め設定された格納設定に応じて前記受信パケットの前記内部バッファへの格納を制御する手段とを有し、
   前記格納設定は、前記ヘッダ変換において前記第１及び第２のインタフェース回路の一方のパケットアドレス情報を前記第１及び第２のインタフェース回路の他方のパケットヘッダに変換するためのヘッダ変換テーブルに格納することを特徴とするヘッダ変換回路。
2. 前記内部バッファは、格納した前記受信パケットを外部から読出し自在としたことを特徴とする請求項１記載のヘッダ変換回路。
3. 前記第１及び第２のインタフェース回路の一方からの受信パケットを基に前記第１及び第２のインタフェース回路の他方への送信パケットを生成するパケット生成手段を含み、前記パケット生成手段が前記受信パケットの前記内部バッファへの格納を制御することを特徴とする請求項１または請求項２記載のヘッダ変換回路。
4. それぞれ固有のパケットフォーマットによって任意のデータ送受信を行う第１及び第２のインタフェース回路間のデータ転送を実現するためにパケットのヘッダ変換を行うヘッダ変換方法であって、前記ヘッダ変換時に予め設定された格納設定に応じて前記第１及び第２のインタフェース回路各々からの受信パケットを内部バッファに格納するステップを有し、
   前記格納設定は、前記ヘッダ変換において前記第１及び第２のインタフェース回路の一方のパケットアドレス情報を前記第１及び第２のインタフェース回路の他方のパケットヘッダに変換するためのヘッダ変換テーブルに格納することを特徴とするヘッダ変換方法。
5. 前記内部バッファは、格納した前記受信パケットを外部から読出し自在としたことを特徴とする請求項４記載のヘッダ変換方法。
6. 前記第１及び第２のインタフェース回路の一方からの受信パケットを基に前記第１及び第２のインタフェース回路の他方への送信パケットを生成する際に、前記受信パケットの前記内部バッファへの格納を行うことを特徴とする請求項４または請求項５記載のヘッダ変換方法。

Images