CN1652098A - 总线装置及其方法 - Google Patents

总线装置及其方法 Download PDF

Info

Publication number
CN1652098A
CN1652098A CNA2005100082197A CN200510008219A CN1652098A CN 1652098 A CN1652098 A CN 1652098A CN A2005100082197 A CNA2005100082197 A CN A2005100082197A CN 200510008219 A CN200510008219 A CN 200510008219A CN 1652098 A CN1652098 A CN 1652098A
Authority
CN
China
Prior art keywords
bus
network
response
data
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100082197A
Other languages
English (en)
Inventor
赵顺济
张佑荣
李採银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1652098A publication Critical patent/CN1652098A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/04—Wing frames not characterised by the manner of movement
    • E06B3/06—Single frames
    • E06B3/08—Constructions depending on the use of specified materials
    • E06B3/20—Constructions depending on the use of specified materials of plastics
    • E06B3/22—Hollow frames
    • E06B3/221—Hollow frames with the frame member having local reinforcements in some parts of its cross-section or with a filled cavity
    • E06B3/222—Hollow frames with the frame member having local reinforcements in some parts of its cross-section or with a filled cavity with internal prefabricated reinforcing section members inserted after manufacturing of the hollow frame
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/04—Wing frames not characterised by the manner of movement
    • E06B3/06—Single frames
    • E06B3/08—Constructions depending on the use of specified materials
    • E06B3/20—Constructions depending on the use of specified materials of plastics
    • E06B3/22—Hollow frames
    • E06B3/221—Hollow frames with the frame member having local reinforcements in some parts of its cross-section or with a filled cavity
    • E06B3/222—Hollow frames with the frame member having local reinforcements in some parts of its cross-section or with a filled cavity with internal prefabricated reinforcing section members inserted after manufacturing of the hollow frame
    • E06B2003/225—Means for stabilising the insert
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/54—Fixing of glass panes or like plates
    • E06B3/56—Fixing of glass panes or like plates by means of putty, cement, or adhesives only

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)
  • Information Transfer Systems (AREA)

Abstract

提供了一种包括主器件和从器件的总线装置。主器件把读命令转换为写命令并通过所述总线装置中的总线网络把写命令发送出去，从器件将所述的写命令还原为读命令并发送响应。发送响应的总线不包括在所述的总线网络中，因此在读命令的发送和对读命令的响应之间的响应延迟时间会缩短。

Description

总线装置及其方法
技术领域
本发明涉及一种总线装置及其方法，特别涉及一种能缩短响应时间的总线装置及其相关方法。
背景技术
片上系统(system-on-chip：SOC)一般高度集成并且/或者采用常规的方法很难制造。因此，在适当的一段时间内向市场发布一种SOC可能是困难的。为了缩短上市时间，SOC的设计一般都基于一种平台。SOC中包含的器件通过一种总线系统共享系统存储器。SOC中的器件连接在总线系统上，总线系统会在相连的器件之间传输数据。由于器件共享总线系统，总线系统的带宽(即：在给定的时间内总线系统所传输的数据量)会限制数据在设备之间的传输。由于总线系统带宽的限制，通常的SOC的数据传输能力会有所降低。换句话说，连接的器件可以访问总线系统上的存储器从而提高总线系统的流量(即：通过总线系统传输的数据量)。由于总线系统带宽有限，上述总线系统在流量增加时，SOC的性能可能会下降。
图1阐明采用现有方法的网络50。
网络50包含IP核(IP core)10-18(如：主器件、从器件等)和代理20-28。
参考图1，通过一种开放性核心协议(OCP)接口，每个IP核10-18可以与对应的代理20-28通信。代理20-28与IP核10-18一一对应(即：代理20与IP核10相连，代理21与IP核11相连，等等)。代理20-28可以通过采用硅基底板(SB)协议的网络(即：总线系统)彼此通信(即：传输数据)。
图2为图1中的当IP核10(即：一种CPU控制器)读取存储在IP核15(即：一种存储器件)中的数据时的各部件操作时序图。
参考图2，当IP核10生成读命令，和读命令相关的数据地址会被发送给代理20。代理20(即：发起方的代理)会仲裁对网络30的访问。基于对代理20的仲裁，可将读命令和数据地址会发送给代理25(即：目标代理)。通过代理25，读取的数据和响应信号会从存储器15发送到代理20。代理20把读取的数据和响应信号发送到IP核10。
再参考图2，在读命令产生和发出以后，响应信号Resp1产生以前，需要仲裁时间和从器件处理时间(即：延迟时间)。进一步，如果读命令是一种突发性读命令，代理20需要通过突发单元进行仲裁。当在同一时间多个主器件访问网络30并请求数据时，至少由于以上所述的种种延迟，向IP核1 0发送所有读取的数据需要增加时间量。
现有的网络(即：微网络，硅基底板μ网络，等等)具有环型或树型结构，这样的网络分配资源(即：带宽)并且提高了路由的效率。然而，和上述的缺点相似，对于并发的数据请求而言，当多个主器件同时访问网络(如：网络30)以便请求数据时，对现有网络中的每个主器件的响应延迟时间会增加。
发明内容
本发明的一个优选实施方式是一种总线装置，包括连接主器件和从器件的总线网络，以及自从器件接收响应信号的响应解码器，在第一总线上接收的响应信号不包括在这个总线网络中。
本发明的另一个优选实施方式是一种总线装置，包括连接多个主器件和多个从器件的总线网络，多个总线连接一个响应解码器和多个主器件，这些总线不包括在总线网络中，响应解码器从多个从器件中的至少一个接收响应信号，并将该响应信号发送给多个主器件中的至少一个。
本发明的另一个优选实施方式是在一种总线装置上读取数据的一种方法，包括在主器件上产生读命令，把读命令转换为写命令，通过总线网络将转换后的写命令发送到一个从器件，作为对写命令的响应，通过总线自从器件将读取的数据发送到主器件，上述总线不包括在所述的总线网络中。
本发明的另一个优选实施方式是一种总线装置，包括通过总线网络连接的主器件和从器件，以及连接从器件和主器件的总线，该总线不包括在所述的总线网络中。
本发明的另一个优选实施方式是一种读取数据的方法，包括在第一器件上生成读命令，并把读命令转换为写命令。
本发明的另一个优选实施方式是一种传输数据的方法，包括通过一种总线系统接收一个写命令，并且作为对写命令的响应进行读操作。
本发明的另一个优选实施方式是一种传输数据的方法，包括通过一种总线网络发送一个写命令，并且通过总线接收响应写命令的数据，该总线不包括在总线网络中。
本发明的另一个优选实施方式是一种主器件，包括通过总线网络到从器件的第一连接、到从器件的第二连接，第二连接不包括在总线网络中。
本发明的另一个优选实施方式是一种从器件，包括通过总线网络到主器件的第一连接、到主器件的第二连接，第二连接不包括在总线网络中。
附图说明
通过结合附图对本发明的优选实施方式进行详细描述，本发明的上述和其它目的、特性、优点将变得更加清楚，附图中：
图1为基于现有方法的网络；
图2为图1中当IP核读取存储在另一个IP核中数据时的各部件操作时序图；
图3为根据本发明的一个优选实施方式的总线装置的方框图；
图4为根据本发明的另外一个优选实施方式的数据读取执行的流程图；
图5为自主器件所生成的读命令与图3总线装置的响应信号之间的时间延迟；
图6为根据本发明的另一个优选实施方式的总线装置。
具体实施方式
下面对本发明的优选实施方式进行详细描述。
在这些图中，使用相同的附图标记来标记所有图中相同的元件。
图3为根据本发明的一个优选实施方式得到的总线装置100的方框图。如图3所示，总线装置100包括主器件110/111/112和从器件130/131/132。
在本发明的另一个优选实施方式中，主器件110/111/112和从器件130/131/132通过网络120，例如硅基底板(SB)μ网络进行通信(即：传输数据或信息)。
在本发明的另一个优选实施方式中，参考图3，主器件110/111/112可包括、但不限于中央处理器(CPU)、硬盘驱动(HDD)控制器、音频和/或视频数字信号处理器(DSP)和/或运动图象专家组(MPEG)处理器。
在本发明的另一个优选实施方式中，参考图3，从器件130/131/132包括、但不限于输入/输出(I/O)设备和/或存储器件。
在本发明的另一个优选实施方式中，连接到网络120的多个主器件和从器件的数量可以基于系统需求而改变。
在本发明的另一个优选实施方式中，网络120包括代理121-126。代理121-126中的每一个对应主器件110/111/112和/或从器件130/131/132中至少一个。在主器件110/111/112及代理121-123与从器件130/131/132及代理124-126之间的通信(即：数据传输)通信基于一种开放性核心协议(OCP)接口。邻接代理(即：代理和另外的代理相连)彼此间可以通过总线127相连，例如SB总线。
在本发明的另一个优选实施方式中，网络120包含环型和/或树型结构。这样的结构可以分配资源(即：带宽)和/或提高路由的效率。
图4为根据本发明的另一个优选实施方式而得到的数据读取执行情况的流程图。
在本发明的另一个优选实施方式中，参考图4，主器件110(即IP内核)可包括CPU内核210和/或命令打包器220。
在本发明的另一个优选实施方式中，参考图4，读命令Read(如：突发读命令、普通的读命令等)和地址Addr会被发送到命令打包器220。
在本发明的另一个优选实施方式中，一系列的突发读命令Read(1)...Read(n)和地址Addr(1)...Addr(n)可被发送到命令打包器220。
在本发明的另一个优选实施方式中，命令打包器220会把读命令Read转换为写命令，并将转换后的写命令(如：在要发送的包文中包含写命令)和数据(如：写命令会把地址看作是数据)打包，以便通过网络120发送。
在本发明的另一个优选实施方式中，通过把读命令Read转换为写命令(如：存储器件132的响应时间会缩短)，命令打包器220能缩短响应时间(如：由于连续的读命令导致的延迟)。因为与转换后的写命令相关的数据不相关，所以数据Data(1)...Data(n)可以是无效的(即：空值和/或垃圾数据)。
在本发明的另一个优选实施方式中，存储器件132包括存贮器310和/或命令解包器320。
在本发明的另一个优选实施方式中，转换后的写命令、地址和数据会通过网络120发送到命令解包器320。命令解包器320将写命令还原(即：转换)为写命令，还原的读命令和地址可被发送到存贮器310。存储器310会把存贮在接收的地址1-N中的数据1-N输出(即：数据1与存贮器310地址1中存贮的数据相互关联，等等)，并且向命令解包器发送响应信号Resp 1-N。
在本发明的另一个优选实施方式中，命令解包器320可包括带有数据1-N的地址Addr 1-N(即：从存贮器310的地址Addr接收的数据)和来自存储器310的响应信号Resp 1-N，并且命令解包器也可向响应解码器140发送数据1-N、地址Addr 1-N和响应信号Resp 1-N。响应解码器140接收的地址Addr 1-N可包括请求操作的信息(如：主器件通过读命令请求到的数据)。
在本发明的另一个优选实施方式中，响应解码器140会根据自从器件132(即：一种存贮器件)的解包器320接收的地址Addr向主器件110发送响应信号Resp和数据。
在本发明的另一个优选实施方式中，参考图3，响应解码器140会通过总线151/152/153分别与主器件110/111/112中的每一个相连接。因此，响应解码器140接收的来自从器件132的响应信号Resp和数据会直接发送到主器件(如：主器件110/111/112其中之一)。图3示出，从器件132连接到响应解码器140，显然任何包含存贮器的从器件(如：从器件130、131等)可向响应解码器140输出。
在本发明的另一个优选实施方式中，总线装置100通过不包括在网络120中的总线向主器件110/111/112之一发送所请求的数据。因此，在自主器件发送的写命令与自从器件(如：存储器件)接收读取的数据之间的响应时间能够缩短。
图5示出由主器件所生成的读命令与图3中的总线装置100的响应信号之间的时间延迟。
再参考图1和2，由于响应信号是通过图1中的网络30发送的，所以在图2中的基于现有方法的时序图中就会产生仲裁延迟。
在本发明的另一个优选实施方式中，参考图5，通过从存储器向器件(即：主器件、从器件等)发送响应信号，仲裁延迟可以缩短，其通过经不包括在网络(即：网络120)中的总线发送响应信号来请求数据。
图6为根据本发明的另外一个优选实施方式得到的总线装置600。
在本发明的另一个优选实施方式中，总线装置600包含环型结构，并可分配资源(即：带宽)并提高路由的效率。总线装置600包括主器件605/606/607、从器件615/616/617和/或代理620。
在本发明的另一个优选实施方式中，参考图6，通过直接连接主器件605/606/607(如：CPU控制器)和从器件617(如：存储器件)能缩短响应延迟时间。
在本发明的另一个优选实施方式中，参考图3和4，基于自从器件132接收的信息，响应解码器140可向主器件110/111/112中的至少一个发送响应信号和读取的数据。
在本发明的另一个优选实施方式中，响应解码器140包含多路复用器和/或任何熟知的选择电路。
在本发明的另一个优选实施方式中，连接主器件110/111/112和响应解码器140的总线150/151/152的位宽度可以依据总线的特点(即：响应数据的大小，期望的带宽等)进行调整。
在本发明的另一个优选实施方式中，基于网络(如SBμ网络)的通信可包括在读命令和主器件的读数据的接收之间缩短的延迟时间。进一步，网络可包含微网络(如：一种SBμ微网络)。
本发明的优选实施方式如上所述，很明显同一方式会有多种变化。例如，尽管上述从器件包括了存储器件，但是本发明的其它优选实施方式也包括了熟知的从器件(如：DMA等)。进一步，如上所述的优选实施方式包括了三种主器件、三种从器件和给定数目的代理。然而，应当清楚在一种示范性的总线装置中，可包括任意数量的主器件、从器件和/或代理。更进一步，尽管上述总线协议包括OCP，但任何类型的总线协议(如：OCP、AMBA等)都是适用的。再进一步，尽管上述网络可包括SBμ网络，在任何本发明优选实施方式中，可包括任何现有的网络类型。
虽然此处参照附图描述了示范性实施方式，但是应该理解本发明不限于这些精确的实施方式，并且在不脱离本发明的精神或范围的前提下，本领域技术人员可以进行各种修改与变化。所有这些修改与变化都包含在权利要求所限定的本发明的范围之内。

Claims (28)

1.一种总线装置，包括：
一种连接主器件和从器件的总线网络；以及
自从器件接收响应信号的响应解码器，在第一总线上接收的响应信号，该第一总线不包括在所述的总线网络中。
2.如权利要求1所述的总线装置，其中，总线网络是一种硅基底板(SB)μ网络。
3.如权利要求1所述的总线装置，其中，响应解码器向主器件发送响应信号。
4.如权利要求3所述的总线装置，其中，主器件和响应解码器通过第二总线相连，第二总线不包括主器件和响应解码器之间连接的器件。
5.如权利要求4所述的总线装置，其中，第二总线不包括在总线网络中。
6.如权利要求1所述的总线装置，其中，从器件包括存储器件。
7.一种总线装置，包括：
连接多个主器件和多个从器件的总线网络；
连接响应解码器和多个主器件的多个总线，所述多个总线不包括在总线网络中，响应解码器接收来自多个从器件中的至少一个的响应信号，并将所述响应信号发送给所述多个主器件中的至少一个。
8.如权利要求7所述的总线装置，其中，响应信号包括了目的地信息。
9.如权利要求8所述的总线装置，其中，所述多个主器件中至少有一个与目的地信息相关。
10.如权利要求7所述的总线装置，其中，总线网络是一种硅基底板(SB)μ网络。
11.如权利要求7所述的总线装置，其中，所述多个从器件中至少有一个包含存贮器件。
12.如权利要求11所述的总线装置，其中，响应信号包括了来自存储器件的数据。
13.一种读取数据的方法，包括：
主器件生成读命令；
把读命令转换为写命令；
通过总线网络把转换后的写命令发送到从器件；以及
作为对写命令的响应，从器件通过总线向主器件发送数据，该总线不包括在总线网络中。
14.一种总线装置，包括：
通过网络连接的主器件和从器件；以及
连接主器件和从器件的总线，该总线不包括在总线网络中。
15.一种读取数据的方法，包括：
在第一器件上生成读命令；以及
把读命令转换为写命令。
16.如权利要求15所述的方法，还包括：
把写命令发送到第二器件上。
17.如权利要求16所述的方法，还包括：
在第二器件上把写命令转换为读命令。
18.如权利要求17所述的方法，还包括：
执行读命令。
19.如权利要求18所述的方法，还包括：
把数据发送到第一器件。
20.一种数据传输方法，包括：
通过总线网络接收写命令；以及
响应该写命令来执行读操作。
21.如权利要求20所述的方法，还包括：
作为对读操作的响应，通过总线发送数据，所述总线不包括在总线网络中。
22.一种数据传输方法，包括：
通过总线网络发送写命令；以及
作为对写命令的响应，通过总线收取数据，所述总线不包括在总线网络中。
23.一种主器件，包括：
通过总线网络到从器件的第一连接；以及
到从器件的第二连接，第二连接不包括在总线网络中。
24.一种从器件，包括：
通过总线网络到主器件的第一连接；以及
到主器件的第二连接，第二连接不包括在总线网络中。
25.执行如权利要求13所述的方法的一种总线装置。
26.执行如权利要求15所述的方法的一种总线装置。
27.执行如权利要求20所述的方法的一种从器件。
28.执行如权利要求22所述的方法的一种主器件。
CNA2005100082197A 2004-02-06 2005-02-06 总线装置及其方法 Pending CN1652098A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040008053A KR20050079563A (ko) 2004-02-06 2004-02-06 응답 지연 시간을 단축시킨 버스 시스템
KR8053/2004 2004-02-06

Publications (1)

Publication Number Publication Date
CN1652098A true CN1652098A (zh) 2005-08-10

Family

ID=34309578

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100082197A Pending CN1652098A (zh) 2004-02-06 2005-02-06 总线装置及其方法

Country Status (6)

Country Link
US (1) US20050174877A1 (zh)
JP (1) JP2005222543A (zh)
KR (1) KR20050079563A (zh)
CN (1) CN1652098A (zh)
DE (1) DE102005005342A1 (zh)
GB (1) GB2411985B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762264B1 (ko) * 2005-06-14 2007-10-01 충남대학교산학협력단 지연 시간을 감소시키는 버스 매트릭스 구조
KR100812710B1 (ko) * 2006-11-14 2008-03-12 엠텍비젼 주식회사 제어 버스를 이용한 통신 방법 및 장치
US8521979B2 (en) 2008-05-29 2013-08-27 Micron Technology, Inc. Memory systems and methods for controlling the timing of receiving read data
US7979757B2 (en) * 2008-06-03 2011-07-12 Micron Technology, Inc. Method and apparatus for testing high capacity/high bandwidth memory devices
US7855931B2 (en) 2008-07-21 2010-12-21 Micron Technology, Inc. Memory system and method using stacked memory device dice, and system using the memory system
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US8127204B2 (en) 2008-08-15 2012-02-28 Micron Technology, Inc. Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system
JP5411725B2 (ja) * 2010-01-27 2014-02-12 株式会社日立産機システム 制御用ネットワークシステム、マスタ装置、制御用データ処理方法、および、制御用データ処理プログラム
US8400808B2 (en) 2010-12-16 2013-03-19 Micron Technology, Inc. Phase interpolators and push-pull buffers
US9171597B2 (en) 2013-08-30 2015-10-27 Micron Technology, Inc. Apparatuses and methods for providing strobe signals to memories
CN113138711B (zh) * 2020-01-20 2023-11-17 北京希姆计算科技有限公司 一种存储管理装置及芯片

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3883855A (en) * 1973-09-27 1975-05-13 Stromberg Carlson Corp Control system for a digital switching network
US3916380A (en) * 1974-11-06 1975-10-28 Nasa Multi-computer multiple data path hardware exchange system
US4245344A (en) * 1979-04-02 1981-01-13 Rockwell International Corporation Processing system with dual buses
US5274782A (en) * 1990-08-27 1993-12-28 International Business Machines Corporation Method and apparatus for dynamic detection and routing of non-uniform traffic in parallel buffered multistage interconnection networks
US5442754A (en) * 1992-12-04 1995-08-15 Unisys Corporation Receiving control logic system for dual bus network
US6233702B1 (en) * 1992-12-17 2001-05-15 Compaq Computer Corporation Self-checked, lock step processor pairs
US5577204A (en) * 1993-12-15 1996-11-19 Convex Computer Corporation Parallel processing computer system interconnections utilizing unidirectional communication links with separate request and response lines for direct communication or using a crossbar switching device
US5908468A (en) * 1997-10-24 1999-06-01 Advanced Micro Devices, Inc. Data transfer network on a chip utilizing a multiple traffic circle topology
US5978379A (en) * 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
US5875313A (en) * 1997-04-08 1999-02-23 National Instruments Corporation PCI bus to IEEE 1394 bus translator employing write pipe-lining and sequential write combining
US6611537B1 (en) * 1997-05-30 2003-08-26 Centillium Communications, Inc. Synchronous network for digital media streams
US6473827B2 (en) * 1998-12-22 2002-10-29 Ncr Corporation Distributed multi-fabric interconnect
US6779071B1 (en) * 2000-04-28 2004-08-17 Emc Corporation Data storage system having separate data transfer section and message network with status register
US6775732B2 (en) * 2000-09-08 2004-08-10 Texas Instruments Incorporated Multiple transaction bus system
US6931524B2 (en) * 2001-08-29 2005-08-16 Koninklijke Philips Electronics N.V. System for bus monitoring using a reconfigurable bus monitor which is adapted to report back to CPU in response to detecting certain selected events
US6954873B2 (en) * 2001-11-06 2005-10-11 Infineon Technologies Aktiengesellschaft Implementation of wait-states
US6996651B2 (en) * 2002-07-29 2006-02-07 Freescale Semiconductor, Inc. On chip network with memory device address decoding

Also Published As

Publication number Publication date
GB0502260D0 (en) 2005-03-09
GB2411985B (en) 2007-08-29
GB2411985A (en) 2005-09-14
KR20050079563A (ko) 2005-08-10
JP2005222543A (ja) 2005-08-18
DE102005005342A1 (de) 2005-09-01
US20050174877A1 (en) 2005-08-11

Similar Documents

Publication Publication Date Title
CN1652098A (zh) 总线装置及其方法
EP1775896B1 (en) Network on chip system employing an Advanced Extensible Interface (AXI) protocol
US6816929B2 (en) Data transfer control method and controller for universal serial bus interface
CN1648888A (zh) 数据通信系统
CN1179283C (zh) 数据通信的方法和数据通信的集线器
CN1904868A (zh) 用于包化总线的组合包
CN1689312A (zh) 用于建立事务的集成电路和方法
CN1376281A (zh) 总线系统的分隔事务协议
CN1832488A (zh) 实现SPI4设备与PCI Express设备互连的系统及方法
CN1295633C (zh) 一种多cpu通信的方法
CN100351824C (zh) 总线系统和用于连接到总线的总线接口
CN100343840C (zh) 总线系统、在总线系统中使用的站和总线接口
JP2008547099A (ja) メモリチャネル上の応答のスケジューリング
CN1324499C (zh) 处理不期望的完成分组和具有非成功完成状态的完成分组的方法
JP2003198356A (ja) 半導体チップおよび集積回路
CN1353527A (zh) 用于通信系统的寻呼控制方法和寻呼控制系统
CN102170401A (zh) 一种数据的处理方法和设备
CN1228726C (zh) 基于多通道存储设备的海量存储系统及其系统控制方法
CN1131484C (zh) 消息传输总线系统
CN1694083A (zh) 用于在外围组件互连系统中的代理之间通信的设备和方法
CN113934659A (zh) 用于时间同步存储递送的系统、方法和装置
CN1852198A (zh) 一种实现节点间通信的方法和系统
CN1877553A (zh) 总线系统
US7590065B2 (en) Equal-opportunity bandwidth regulation
CN117234998B (zh) 一种多主机数据访问方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication