CN108121679A - 一种嵌入式SoC系统总线及其协议转换桥接装置 - Google Patents

一种嵌入式SoC系统总线及其协议转换桥接装置 Download PDF

Info

Publication number
CN108121679A
CN108121679A CN201710666747.4A CN201710666747A CN108121679A CN 108121679 A CN108121679 A CN 108121679A CN 201710666747 A CN201710666747 A CN 201710666747A CN 108121679 A CN108121679 A CN 108121679A
Authority
CN
China
Prior art keywords
data
system bus
write
protocol conversion
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710666747.4A
Other languages
English (en)
Other versions
CN108121679B (zh
Inventor
张涛
杨建利
蔡震
周洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hung Qin (beijing) Technology Co Ltd
Original Assignee
Hung Qin (beijing) Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hung Qin (beijing) Technology Co Ltd filed Critical Hung Qin (beijing) Technology Co Ltd
Priority to CN201710666747.4A priority Critical patent/CN108121679B/zh
Publication of CN108121679A publication Critical patent/CN108121679A/zh
Application granted granted Critical
Publication of CN108121679B publication Critical patent/CN108121679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)

Abstract

本发明提供一种嵌入式SoC系统总线及其协议转换桥接装置，包括与一般系统高速总线相连接的协议转换桥接装置，所述协议转换桥接装置通过自定义系统总线与主设备相连接，所述一般系统高速总线与从设备相连接，每个主设备对应一个协议转换桥接装置；协议转换桥接装置负责将符合自定义系统总线协议的数据和命令与符合一般系统高速总线协议的数据和命令进行相互的转换。本发明可以极大的降低嵌入式系统总线端主设备的开发难度，实现从嵌入式系统总线到其他高速系统总线的协议转换，使得嵌入式系统总线端的主设备可与其他高速系统总线无缝结合，大大加快工程设计开发进度。

Description

一种嵌入式SoC系统总线及其协议转换桥接装置
技术领域
本发明涉及一种数据传输方法，尤其是涉及一种嵌入式SoC系统总线及其协议转换桥接装置。
背景技术
目前在SoC芯片内各个IP模块通过片内高速总线进行互连，高速系统总线协议应用越来越广泛。而大部分高速系统总线协议复杂度较高，相应的符合该协议的模块的复杂程度也会提高。
发明内容
本发明提出了一种嵌入式SoC系统总线及其协议转换桥接装置，解决了高速系统总线协议复杂度较高，数据传输较为麻烦的问题。
一种嵌入式SoC系统总线及其协议转换桥接装置，包括与一般系统高速总线相连接的协议转换桥接装置，所述协议转换桥接装置通过自定义系统总线与主设备相连接，所述一般系统高速总线与从设备相连接，每个主设备对应一个协议转换桥接装置；协议转换桥接装置包含一个嵌入式总线协议从接口和一个AXI系统总线主接口，内部分为写命令、写数据、读命令和读数据四个通道，每个通道内置一个FIFO，另外还包含两个FIFO用来缓存命令，通过FIFO和相应状态机来控制命令和数据的读写并产生相应的控制信号，协议转换桥接装置负责将符合自定义系统总线协议的数据和命令与符合一般系统高速总线协议的数据和命令进行相互的转换。
所述自定义系统总线的总线协议包含写命令、写数据、读命令和读数据四个传输通道，支持数据的突发传输。
自定义系统总线的写命令传输通道负责给出写传输的地址，每一次突发传输中数据的个数，突发传输的类型以及写命令有效信号，同时接收写命令暂停信号；写数据通道负责给出要写传输的数据，每个数据在从设备接收端哪几个字节有效的信号以及发出时的写数据有效信号，并接收写数据暂停信号。
自定义系统总线的读命令传输通道负责给出读有效信号，并接收读数据和读数据停止信号。
协议转换桥接装置中的写传输包含写命令传输和写数据传输，首先写命令从自定义系统总线端传入协议转换桥接装置，进入写命令FIFO，然后命令再进入写命令状态机进行处理发送给AXI端，写命令状态机接受并控制写命令FIFO，缓存FIFO以及AXI端的相应信号数据，写数据的过程类似于写命令传输。
所述协议转换桥接装置的四个通道中，当模块为同步模式时，四个通道内置的为同步FIFO，而且模块的嵌入式总线协议从接口端和一般系统高速总线主接口端的输入时钟为同一个时钟；当模块为异步模式时，四个通道内置的为异步FIFO，模块的嵌入式总线协议从接口端和一般系统高速总线主接口端的输入时钟为两个异步时钟；另外该模块还包含两个同步FIFO分别用来缓存写命令通道和读命令通道发出的命令；各传输通道是通过各个FIFO和相应状态机来控制命令和数据的读写并产生相应的控制信号。
本发明提出的简便高效的嵌入式系统总线协议及其协议转换桥接装置，可以极大的降低嵌入式系统总线端主设备的开发难度，实现从嵌入式系统总线到其他高速系统总线的协议转换，使得嵌入式系统总线端的主设备可与其他高速系统总线无缝结合，大大加快工程设计开发进度。
附图说明
图1是所述嵌入式SoC系统总线及其协议转换桥接装置的结构示意图；
图2是自定义系统总线读写波形实例；
图3是协议转换桥接装置的示意图；
图4是图3的对应中文示意图；
图5是协议转换桥接装置的写传输的示意图；
图6是图5的对应中文示意图。
具体实施方式
如图1所示，本发明提供的嵌入式SoC系统总线及其协议转换桥接装置，包括与一般系统高速总线相连接的协议转换桥接装置，所述协议转换桥接装置通过自定义系统总线与主设备相连接，所述一般系统高速总线与从设备相连接，每个主设备对应一个协议转换桥接装置。
结构图中的主设备是指符合本发明中自定义嵌入式总线协议的主设备，从设备是指符合一般系统高速总线协议的从设备。
协议转换桥接装置负责将符合自定义系统总线协议的数据和命令与符合一般系统高速总线协议的数据和命令进行相互的转换。使需要设计开发的符合自定义系统总线协议的设备与一般系统高速总线协议无缝衔接，减少设备开发的复杂度。
协议转换桥接装置包含一个嵌入式总线协议从接口和一个其他高速系统总线主接口。该模块支持同步模式和异步模式，内部分为写命令、写数据、读命令和读数据四个通道，每个通道内置一个FIFO(先入先出队列)。
当模块为同步模式时，四个通道内置的为同步FIFO，而且模块的嵌入式总线协议从接口端和一般系统高速总线主接口端的输入时钟为同一个时钟。当模块为异步模式时，四个通道内置的为异步FIFO，模块的嵌入式总线协议从接口端和一般系统高速总线主接口端的输入时钟为两个异步时钟。另外该模块还包含两个同步FIFO分别用来缓存写命令通道和读命令通道发出的命令。各传输通道是通过各个FIFO和相应状态机来控制命令和数据的读写并产生相应的控制信号。
本发明的自定义系统总线是一种高效简洁的总线，包含写命令、写数据、读命令和读数据四个传输通道，支持数据的突发传输。本发明可以开发符合本总线协议的设备，然后设备通过本总线协议与协议转换桥接装置进行数据的传输。
自定义系统总线信号定义：
自定义系统总线的写命令传输通道负责给出写传输的地址，每一次突发传输中数据的个数，突发传输的类型以及写命令有效信号，同时接收写命令暂停信号。写数据通道负责给出要写传输的数据，每个数据在从设备接收端哪几个字节有效的信号以及发出时的写数据有效信号，并接收写数据暂停信号。
读传输中的读命令通道机制与写命令通道一致。读数据通道负责给出读有效信号，并接收读数据和读数据停止信号。
可以看出自定义系统总线主要的数据传输方式是突发传输，并且十分高效简洁。
自定义系统总线读写波形实例如图2所示。
要进行技术实现就需要确定高速系统总线协议，本发明选用的是应用十分广泛的AXI总线。
协议转换桥接装置如图3、图4所示，协议转换桥接装置包含一个嵌入式总线协议从接口和一个AXI系统总线主接口。内部分为写命令、写数据、读命令和读数据四个通道，每个通道内置一个FIFO。另外还包含两个FIFO用来缓存命令。通过FIFO和相应状态机来控制命令和数据的读写并产生相应的控制信号。
具体数据传输的实现过程，下面以写传输为例，如图5、图6所示，写传输包含写命令传输和写数据传输，首先写命令从自定义系统总线端传入协议转换桥接装置，进入写命令FIFO，然后命令再进入写命令状态机进行处理发送给AXI端，写命令状态机接受并控制写命令FIFO，缓存FIFO以及AXI端的相应信号数据。写数据的过程类似。
读命令通道与写命令通道基本相同，读数据通道较写数据通道更为简单。这里不做详述。
本发明提供一种简洁高效，易于理解的系统总线协议供使用。减少了设备模块设计开发的难度，使设备只需要遵循本发明中的自定义系统总线协议，就可以与符合其他高速系统总线协议的设备进行数据的传输。

Claims (6)

1.一种嵌入式SoC系统总线及其协议转换桥接装置，其特征在于：包括与一般系统高速总线相连接的协议转换桥接装置，所述协议转换桥接装置通过自定义系统总线与主设备相连接，所述一般系统高速总线与从设备相连接，每个主设备对应一个协议转换桥接装置；协议转换桥接装置包含一个嵌入式总线协议从接口和一个AXI系统总线主接口，内部分为写命令、写数据、读命令和读数据四个通道，每个通道内置一个FIFO，另外还包含两个FIFO用来缓存命令，通过FIFO和相应状态机来控制命令和数据的读写并产生相应的控制信号，协议转换桥接装置负责将符合自定义系统总线协议的数据和命令与符合一般系统高速总线协议的数据和命令进行相互的转换。
2.根据权利要求1所述的嵌入式SoC系统总线及其协议转换桥接装置，其特征在于：所述自定义系统总线的总线协议包含写命令、写数据、读命令和读数据四个传输通道，支持数据的突发传输。
3.根据权利要求1所述的嵌入式SoC系统总线及其协议转换桥接装置，其特征在于：自定义系统总线的写命令传输通道负责给出写传输的地址，每一次突发传输中数据的个数，突发传输的类型以及写命令有效信号，同时接收写命令暂停信号；写数据通道负责给出要写传输的数据，每个数据在从设备接收端哪几个字节有效的信号以及发出时的写数据有效信号，并接收写数据暂停信号。
4.根据权利要求1所述的嵌入式SoC系统总线及其协议转换桥接装置，其特征在于：自定义系统总线的读命令传输通道负责给出读有效信号，并接收读数据和读数据停止信号。
5.根据权利要求1所述的嵌入式SoC系统总线及其协议转换桥接装置，其特征在于：协议转换桥接装置中的写传输包含写命令传输和写数据传输，首先写命令从自定义系统总线端传入协议转换桥接装置，进入写命令FIFO，然后命令再进入写命令状态机进行处理发送给AXI端，写命令状态机接受并控制写命令FIFO，缓存FIFO以及AXI端的相应信号数据，写数据的过程类似于写命令传输。
6.根据权利要求1所述的嵌入式SoC系统总线及其协议转换桥接装置，其特征在于：所述协议转换桥接装置的四个通道中，当模块为同步模式时，四个通道内置的为同步FIFO，而且模块的嵌入式总线协议从接口端和一般系统高速总线主接口端的输入时钟为同一个时钟；当模块为异步模式时，四个通道内置的为异步FIFO，模块的嵌入式总线协议从接口端和一般系统高速总线主接口端的输入时钟为两个异步时钟；另外该模块还包含两个同步FIFO分别用来缓存写命令通道和读命令通道发出的命令；各传输通道是通过各个FIFO和相应状态机来控制命令和数据的读写并产生相应的控制信号。
CN201710666747.4A 2017-08-07 2017-08-07 一种嵌入式SoC系统总线及其协议转换桥接装置 Active CN108121679B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710666747.4A CN108121679B (zh) 2017-08-07 2017-08-07 一种嵌入式SoC系统总线及其协议转换桥接装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710666747.4A CN108121679B (zh) 2017-08-07 2017-08-07 一种嵌入式SoC系统总线及其协议转换桥接装置

Publications (2)

Publication Number Publication Date
CN108121679A true CN108121679A (zh) 2018-06-05
CN108121679B CN108121679B (zh) 2021-01-01

Family

ID=62228163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710666747.4A Active CN108121679B (zh) 2017-08-07 2017-08-07 一种嵌入式SoC系统总线及其协议转换桥接装置

Country Status (1)

Country Link
CN (1) CN108121679B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109032973A (zh) * 2018-07-09 2018-12-18 胡振波 Icb总线系统及协议
CN109471824A (zh) * 2018-11-22 2019-03-15 青岛方寸微电子科技有限公司 基于axi总线的数据传输系统及方法
CN109918325A (zh) * 2019-03-06 2019-06-21 苏州浪潮智能科技有限公司 基于Avalon总线的接口转换桥、接口转换方法及系统
WO2021244168A1 (zh) * 2020-06-04 2021-12-09 深圳云天励飞技术股份有限公司 片上系统、数据传送方法及广播模块
CN117312210A (zh) * 2023-11-29 2023-12-29 沐曦集成电路(南京)有限公司 一种通用扩展risc-v处理器性能的方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937175A (en) * 1997-04-08 1999-08-10 National Instruments Corporation PCI bus to IEEE 1394 bus translator employing pipe-lined read prefetching
CN1455566A (zh) * 2002-12-20 2003-11-12 中国科学院沈阳自动化研究所 现场总线分散控制站
CN1690996A (zh) * 2004-02-11 2005-11-02 三星电子株式会社 总线系统及其方法
US20070036022A1 (en) * 2005-08-11 2007-02-15 Samsung Electronics Co., Ltd. Synchronizer for multi-rate input data using unified first-in-first-out memory and method thereof
CN101308171A (zh) * 2008-05-30 2008-11-19 安徽大学 Pci总线电能质量瞬态事件采集卡及其采集方法
CN101436171A (zh) * 2008-11-24 2009-05-20 中国电子科技集团公司第二十八研究所 模块化通信控制系统
CN101937412A (zh) * 2010-09-14 2011-01-05 硅谷数模半导体（北京）有限公司 一种片上系统及其访问方法
CN102169470A (zh) * 2010-02-27 2011-08-31 比亚迪股份有限公司 一种ahb总线到bvci总线的转换桥
CN102306090A (zh) * 2011-06-30 2012-01-04 三星半导体(中国)研究开发有限公司 支持多种显示屏的soc芯片及其配置方法
CN103198043A (zh) * 2013-01-24 2013-07-10 杭州中科微电子有限公司 一种改进的AHB to APB总线桥及其控制方法
CN104657288A (zh) * 2015-03-03 2015-05-27 山东华芯半导体有限公司 一种spi flash加密接口及加密数据的读写方法
CN105786741A (zh) * 2014-12-25 2016-07-20 重庆重邮信科通信技术有限公司 一种soc高速低功耗总线及转换方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937175A (en) * 1997-04-08 1999-08-10 National Instruments Corporation PCI bus to IEEE 1394 bus translator employing pipe-lined read prefetching
CN1455566A (zh) * 2002-12-20 2003-11-12 中国科学院沈阳自动化研究所 现场总线分散控制站
CN1690996A (zh) * 2004-02-11 2005-11-02 三星电子株式会社 总线系统及其方法
US20070036022A1 (en) * 2005-08-11 2007-02-15 Samsung Electronics Co., Ltd. Synchronizer for multi-rate input data using unified first-in-first-out memory and method thereof
CN101308171A (zh) * 2008-05-30 2008-11-19 安徽大学 Pci总线电能质量瞬态事件采集卡及其采集方法
CN101436171A (zh) * 2008-11-24 2009-05-20 中国电子科技集团公司第二十八研究所 模块化通信控制系统
CN102169470A (zh) * 2010-02-27 2011-08-31 比亚迪股份有限公司 一种ahb总线到bvci总线的转换桥
CN101937412A (zh) * 2010-09-14 2011-01-05 硅谷数模半导体（北京）有限公司 一种片上系统及其访问方法
CN102306090A (zh) * 2011-06-30 2012-01-04 三星半导体(中国)研究开发有限公司 支持多种显示屏的soc芯片及其配置方法
CN103198043A (zh) * 2013-01-24 2013-07-10 杭州中科微电子有限公司 一种改进的AHB to APB总线桥及其控制方法
CN105786741A (zh) * 2014-12-25 2016-07-20 重庆重邮信科通信技术有限公司 一种soc高速低功耗总线及转换方法
CN104657288A (zh) * 2015-03-03 2015-05-27 山东华芯半导体有限公司 一种spi flash加密接口及加密数据的读写方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109032973A (zh) * 2018-07-09 2018-12-18 胡振波 Icb总线系统及协议
CN109471824A (zh) * 2018-11-22 2019-03-15 青岛方寸微电子科技有限公司 基于axi总线的数据传输系统及方法
CN109471824B (zh) * 2018-11-22 2021-02-05 青岛方寸微电子科技有限公司 基于axi总线的数据传输系统及方法
CN109918325A (zh) * 2019-03-06 2019-06-21 苏州浪潮智能科技有限公司 基于Avalon总线的接口转换桥、接口转换方法及系统
WO2021244168A1 (zh) * 2020-06-04 2021-12-09 深圳云天励飞技术股份有限公司 片上系统、数据传送方法及广播模块
CN117312210A (zh) * 2023-11-29 2023-12-29 沐曦集成电路(南京)有限公司 一种通用扩展risc-v处理器性能的方法
CN117312210B (zh) * 2023-11-29 2024-03-12 沐曦集成电路(南京)有限公司 一种通用扩展risc-v处理器性能的方法

Also Published As

Publication number Publication date
CN108121679B (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
CN108121679A (zh) 一种嵌入式SoC系统总线及其协议转换桥接装置
US6108738A (en) Multi-master PCI bus system within a single integrated circuit
CN204857144U (zh) Led显示屏控制系统和发送卡
KR100758983B1 (ko) Ｇａｌｓ 기반 네트워크 온 칩 및 그 데이터 전송방법
CN104915303B (zh) 基于PXIe总线的高速数字I/O系统
CN109032973B (zh) Icb总线系统
CN104022775A (zh) 一种面向SerDes技术中基于FIFO协议的数字接口电路
CN102243619A (zh) 一种基于fpga实现多路i2c总线端口扩展的方法
US20080084862A1 (en) Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices
CN108683536B (zh) 异步片上网络的可配置双模式融合通信方法及其接口
US8571059B1 (en) Apparatus and methods for serial interfaces with shared datapaths
US7590146B2 (en) Information processing unit
CN108462620B (zh) 一种吉比特级SpaceWire总线系统
CN105786741B (zh) 一种soc高速低功耗总线及转换方法
CN112948295A (zh) 一种基于axi4总线的fpga与ddr高速数据包传输系统及方法
CN101710311B (zh) 一种非对称多元资源节点体系结构
CN101498952A (zh) 一种CPU、一种SoC芯片及一种同步时钟的方法
CN208506738U (zh) 一种基于中断信息的spi接口
CN112948322B (zh) 一种基于弹性缓存的虚通道及实现方法
CN108694146B (zh) 一种异步/同步接口电路
US20100315134A1 (en) Systems and methods for multi-lane communication busses
CN103914427A (zh) 基于三根物理互连线的集成电路片上通讯方法及装置
WO2016000376A1 (zh) 一种基于pci-e接口的信号处理方法及信号处理装置
CN107370651A (zh) 一种spi从机之间的通信方法
CN101510182B (zh) 低速dma接口的片上系统和内存访问方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant