CN208506738U - 一种基于中断信息的spi接口 - Google Patents
一种基于中断信息的spi接口 Download PDFInfo
- Publication number
- CN208506738U CN208506738U CN201821180758.8U CN201821180758U CN208506738U CN 208506738 U CN208506738 U CN 208506738U CN 201821180758 U CN201821180758 U CN 201821180758U CN 208506738 U CN208506738 U CN 208506738U
- Authority
- CN
- China
- Prior art keywords
- spi interface
- host
- slave
- data
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Communication Control (AREA)
Abstract
一种基于中断信息的SPI接口，包括主机SPI接口和从机SPI接口，所述主机SPI接口和所述从机SPI接口之间通信连接；所述主机SPI接口和所述从机SPI接口之间连接有用于唤醒通信并传输本次通信数据的信息的中断线。本申请的有益效果是：大大降低了主机读取SPI接口数据的盲目性，有效解决主机读空数据和漏数据的问题；降低了主机和从机的运行负担；提高了SPI的传输效率。
Description
技术领域
本申请属于通信技术领域，具体地说，涉及一种基于中断信息的SPI接口。
背景技术
SPI，Serial Peripheral interface，是串行外围设备接口，是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间，是一种高速的、全双工、同步的通信总线。传统的SPI在芯片的管脚上只占用四根线，主要目的是节约芯片的管脚，同时为PCB的布局上节省空间，提供方便。
两个SPI接口通信，分为主机和从机，为了避免漏传输，主机需要周期性的主动发起传输，且这个周期需要根据从机上传数据量的频率而定。在一些应用场合，从机上传数据量的频率没有规律，且具有突发传输的特性，往往造成主机读取了大量的空数据或者数据丢失。
发明内容
有鉴于此，本申请所要解决的技术问题是提供了一种基于中断信息的SPI接口，能够有效解决主机读空数据和漏数据的问题。
为了解决上述技术问题，本申请公开了一种基于中断信息的SPI接口，并采用以下技术方案来实现。
一种基于中断信息的SPI接口，包括主机SPI接口和从机SPI接口，所述主机SPI接口和所述从机SPI接口之间通信连接；所述主机SPI接口和所述从机SPI接口之间连接有用于唤醒通信并传输本次通信数据的信息的中断线。
进一步的，所述唤醒通信的方式具体为沿所述中断线传输唤醒脉冲沿。
进一步的，所述通信连接包括四条通信线，分别为：两条主从机之间用于数据交换的通信线、一条时钟线和一条片选信号线。
更进一步的，所述时钟线和所诉片选信号线均由主设备控制。
与现有技术相比，本申请可以获得包括以下技术效果：通过一条通信线的开销，可以有效解决主机读空数据和漏数据的问题；主机读取空数据的减少，使得从机的运行负担也大大降低。
当然，实施本申请的任一产品并不一定需要同时达到以上所述的所有技术效果。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是本申请一个实施例的基于中断信息的SPI接口结构示意图。
具体实施方式
以下将配合附图及实施例来详细说明本申请的实施方式，藉此对本申请如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
以STM32单片机为例，与之相匹配的SPI接口结构示意图如图1所示。
SPI接口使用4条进行通信的通信线和一条用于唤醒主从机通信的中断线。
传统的SPI接口只包括4条通信线，主机和从机都有一个串行移位寄存器，主机通过向它的SPI串行寄存器写入一个字节来发起一次传输。
4条通信线分别是：
MISO：主设备数据输入，从设备数据输出；
MOSI：主设备数据输出，从设备数据输入；
SCLK：时钟信号，由主设备产生；
CS：从设备片选信号，由主设备控制。
主机寄存器通过MOSI信号线将字节传送给从机，从机也将自己的移位寄存器中的内容通过MISO信号线返回给主机。这样，两个移位寄存器中的内容就被交换，从而完成主机和从机的数据交换。
每次数据交换需要主机主动发起读取命令，来完成一次数据传输。由于从机发送数据对主机来说是未知的，因此，为避免漏传输，主机需要周期性的主动发起传输，且这个周期需要根据从机上传数据量的频率而定。
本申请的方案，在主从机之间增加了一条中断线INT，用于通知主机需要发送数据以及所发送数据的信息。
当从机有数据需要发送给主机时，通过中断线INT给主机发送一个脉冲沿。当主机接收到此中断线上的脉冲沿时，首先默认只读取一个字节，该字节的值为此次需要传输的数据的总长度length。当主机得到数据长度length后，再向从机读取length长度的字节，从而完成此次数据传输的任务。
本技术方案实施过程中，中断线INT在不同主机和从机上需要有不同的配置。对于从机来说，中断线INT是输出线，当需要输出时，只需要给一个较短的脉冲(脉冲长短需要与主机商议，并在实际应用中确定；要求主机能够检测到该脉冲即可)。对于主机来说，中断线INT是输入线，如果主机是ARM，可以将该线直接配置为中断输入。
本申请的有益效果是：通过一条通信线和一个协议字节的开销，大大降低了主机读取SPI接口数据的盲目性，降低了主机的运行开销，可以有效解决主机读空数据和漏数据的问题；主机读取空数据的减少，使得从机的运行负担也大大降低；提高了SPI的传输效率。
以上对本申请实施例所提供的一种基于中断信息的SPI接口，进行了详细介绍。以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
如在说明书及权利要求书当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求书当中所提及的“包含”、“包括”为一开放式用语，故应解释成“包含/包括但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求书所界定者为准。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的商品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种商品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的商品或者系统中还存在另外的相同要素。
上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述申请构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求书的保护范围内。
Claims (4)
1.一种基于中断信息的SPI接口，包括主机SPI接口和从机SPI接口，所述主机SPI接口和所述从机SPI接口之间通信连接；其特征在于：所述主机SPI接口和所述从机SPI接口之间连接有用于唤醒通信并传输本次通信数据的信息的中断线。
2.根据权利要求1所述基于中断信息的SPI接口，其特征在于：所述唤醒通信的方式具体为沿所述中断线传输唤醒脉冲沿。
3.根据权利要求1或2所述基于中断信息的SPI接口，其特征在于：所述通信连接包括四条通信线，分别为：两条用于主从机之间数据交换的通信线、一条时钟线和一条片选信号线。
4.根据权利要求3所述基于中断信息的SPI接口，其特征在于：所述时钟线和所诉片选信号线均由主设备控制。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821180758.8U CN208506738U (zh) | 2018-07-25 | 2018-07-25 | 一种基于中断信息的spi接口 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821180758.8U CN208506738U (zh) | 2018-07-25 | 2018-07-25 | 一种基于中断信息的spi接口 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208506738U true CN208506738U (zh) | 2019-02-15 |
Family
ID=65290704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821180758.8U Active CN208506738U (zh) | 2018-07-25 | 2018-07-25 | 一种基于中断信息的spi接口 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208506738U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110955625A (zh) * | 2019-11-22 | 2020-04-03 | 上海麦腾物联网技术有限公司 | 一种基于spi的全双工实时通信的方法及装置 |
| CN111970448A (zh) * | 2020-08-27 | 2020-11-20 | 上海艾为电子技术股份有限公司 | 光学防抖驱动电路、驱动系统及其控制方法和电子设备 |
| CN114338260A (zh) * | 2020-09-28 | 2022-04-12 | 宝能汽车集团有限公司 | 车辆数字仪表的显示控制系统与方法、车辆 |
| CN114528235A (zh) * | 2022-01-21 | 2022-05-24 | 厦门亿联网络技术股份有限公司 | 一种基于spi的通信方法、从设备及系统 |
-
2018
- 2018-07-25 CN CN201821180758.8U patent/CN208506738U/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110955625A (zh) * | 2019-11-22 | 2020-04-03 | 上海麦腾物联网技术有限公司 | 一种基于spi的全双工实时通信的方法及装置 |
| CN111970448A (zh) * | 2020-08-27 | 2020-11-20 | 上海艾为电子技术股份有限公司 | 光学防抖驱动电路、驱动系统及其控制方法和电子设备 |
| CN111970448B (zh) * | 2020-08-27 | 2022-04-22 | 上海艾为电子技术股份有限公司 | 光学防抖驱动电路、驱动系统及其控制方法和电子设备 |
| CN114338260A (zh) * | 2020-09-28 | 2022-04-12 | 宝能汽车集团有限公司 | 车辆数字仪表的显示控制系统与方法、车辆 |
| CN114528235A (zh) * | 2022-01-21 | 2022-05-24 | 厦门亿联网络技术股份有限公司 | 一种基于spi的通信方法、从设备及系统 |
| CN114528235B (zh) * | 2022-01-21 | 2024-05-31 | 厦门亿联网络技术股份有限公司 | 一种基于spi的通信方法、从设备及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208506738U (zh) | 一种基于中断信息的spi接口 | |
| JP6317520B2 (ja) | Ｃｐｃｉバスとｉｓａバスとの間のプロトコル変換器およびその変換方法 | |
| EP3254203B1 (en) | Receive clock calibration for a serial bus | |
| CN102023956B (zh) | 集成电路芯片中串行外设从器件接口结构及数据读写方法 | |
| US5878234A (en) | Low power serial protocol translator for use in multi-circuit board electronic systems | |
| US9575552B2 (en) | Device, method and system for operation of a low power PHY with a PCIe protocol stack | |
| US20150199295A1 (en) | Receive clock calibration for a serial bus | |
| US20030093607A1 (en) | Low pin count (LPC) I/O bridge | |
| WO2015108885A1 (en) | Camera control interface extension with in-band interrupt | |
| CN109032973B (zh) | Icb总线系统 | |
| CN109189716A (zh) | 一种基于fpga的数据传输系统及传输方法 | |
| EP3859542A1 (en) | Spi broadcast mode | |
| CN105786741B (zh) | 一种soc高速低功耗总线及转换方法 | |
| CN108121679A (zh) | 一种嵌入式SoC系统总线及其协议转换桥接装置 | |
| Liu et al. | IP design of universal multiple devices SPI interface | |
| US5884044A (en) | Dedicated DDC integrable multimode communications cell | |
| US8626975B1 (en) | Communication interface with reduced signal lines | |
| CN106980587B (zh) | 一种通用输入输出时序处理器及时序输入输出控制方法 | |
| CN109522251A (zh) | 一种基于PXIe总线的高速同步串口卡及其工作方法 | |
| CN110888831B (zh) | 一种多电源域异步通信装置 | |
| CN108153698A (zh) | 数据交互方法 | |
| CN105320637A (zh) | Flash数据读取电路 | |
| CN208190652U (zh) | 一种全双工通用同步异步串行收发器的主板 | |
| CN108494889B (zh) | 基于i2c总线的通信电路及调试方法 | |
| RU206189U1 (ru) | Плата сопряжения компьютера с внешними устройствами для организации информационного обмена по оптическому каналу связи |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230620 Address after: 300222 No. 6, Taishan Road, Hexi District, Tianjin Patentee after: TOEC Technology Co.,Ltd. Address before: No.6, Taishan Road, Hexi District, Tianjin 300210 Patentee before: TIANJIN GUANGDIAN FENGTAI TECHNOLOGY CO.,LTD. |