RU206189U1 - Плата сопряжения компьютера с внешними устройствами для организации информационного обмена по оптическому каналу связи - Google Patents

Плата сопряжения компьютера с внешними устройствами для организации информационного обмена по оптическому каналу связи Download PDF

Info

Publication number
RU206189U1
RU206189U1 RU2021111701U RU2021111701U RU206189U1 RU 206189 U1 RU206189 U1 RU 206189U1 RU 2021111701 U RU2021111701 U RU 2021111701U RU 2021111701 U RU2021111701 U RU 2021111701U RU 206189 U1 RU206189 U1 RU 206189U1
Authority
RU
Russia
Prior art keywords
fpga
pci
module
optical
interfacing
Prior art date
Application number
RU2021111701U
Other languages
English (en)
Inventor
Юрий Алексеевич Барабаненков
Дмитрий Васильевич Орлов
Сергей Александрович Девятов
Андрей Валерьевич Жмыхов
Дмитрий Иванович Коваль
Original Assignee
Федеральное государственное унитарное предприятие "Государственный научно-исследовательский институт авиационных систем" (ФГУП "ГосНИИАС")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное унитарное предприятие "Государственный научно-исследовательский институт авиационных систем" (ФГУП "ГосНИИАС") filed Critical Федеральное государственное унитарное предприятие "Государственный научно-исследовательский институт авиационных систем" (ФГУП "ГосНИИАС")
Priority to RU2021111701U priority Critical patent/RU206189U1/ru
Application granted granted Critical
Publication of RU206189U1 publication Critical patent/RU206189U1/ru

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25Arrangements specific to fibre transmission

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)
  • Information Transfer Systems (AREA)

Abstract

Полезная модель относится к интерфейсным платам, обеспечивающим информационное сопряжение внешнего устройства. Технический результат заключается в обсечении возможности получения различных сигналов, приходящих от широкого спектра вариантов внешних устройств по оптической линии связи. Плата сопряжения компьютера с внешними устройствами для организации информационного обмена по оптическому каналу связи содержит в своем составе оптический приемопередатчик, генераторы тактовых импульсов, модуль доступа к шине PCI-Express, модуль оперативной памяти, программируемую логическую интегральную схему (ПЛИС), включающую в себя контроллер PCI-Express, контроллер SDRAM и FIFO буферы, при этом генераторы тактовых импульсов и модуль доступа к шине PCI-Express подключены к ПЛИС, плата сопряжения содержит модуль кодирования информации 8b/10b и преобразователь последовательного кода в параллельный и наоборот, к которым подключен один из генераторов тактовых импульсов, при этом модуль кодирования информации 8b/10b подключен к ПЛИС и к преобразователю последовательного кода в параллельный и наоборот, подключенному к оптическому приемопередатчику, а также содержит оптическую развязку для реализации внешнего прерывания, которая подключается к блоку логики управления прерываниями, входящего в состав ПЛИС. 1 ил.

Description

Полезная модель относится к интерфейсным платам, обеспечивающим информационное сопряжение внешнего устройства с компьютером при организации информационного обмена по оптическому каналу связи.
Из уровня техники в данной области известны следующие технические решения.
Известна интерфейсная карта для передачи данных по оптоволоконному каналу [CN203434981, CN103475413], включающая в себя программируемую пользователем вентильную матрицу (ППВМ), первый генератор тактовых импульсов, второй генератор тактовых импульсов, подключенные к ППВМ центральный процессор, оптический приемопередатчик, интерфейс PCI-EXPRESS Х4 и устройство хранения данных, при этом к центральному процессору подключены первый и второй генераторы тактовых импульсов.
Известна интерфейсная карта для передачи данных по оптоволоконному каналу [CN203434983, CN103414521], включающая в себя программируемую пользователем вентильную матрицу (ППВМ), первый генератор тактовых импульсов, второй генератор тактовых импульсов, подключенные к ППВМ центральный процессор, оптический приемопередатчик, интерфейс PCI-Express, память SRAM и флеш-память, при этом к центральному процессору подключены первый и второй генераторы тактовых импульсов.
ППВМ содержит процессор данных волоконного канала (FC), буферное хранилище данных, процессор PCI-Express и набор регистров рабочего состояния, причем процессор данных FC, буферная память данных и процессор PCI-Express соединены с набором регистров рабочего состояния, процессор данных FC соединен с буферной памятью данных, а буферная память данных соединена с процессором PCI-Express.
Общим недостатком для представленных технических решений является отсутствие реализации прерывания при получении сигналов данных от внешних устройств, что не позволяет пользователю предусматривать и реализовывать любые необходимые действия в ПЭВМ, определяемые программными и аппаратными возможностями данной ПЭВМ.
Техническое решение из источника CN 203434983 является наиболее близким по технической сущности к заявляемой полезной модели и может выступать в качестве прототипа.
Задачей, на решение которой направлена данная полезная модель, является создание платы сопряжения компьютера с внешними устройствами на основе программируемой логической интегральной схемы (ПЛИС) для передачи данных по оптическому каналу связи с высокой скоростью и характеризующейся расширенным функционалом для пользователя за счет реализации прерывания и его логики управления.
Технический результат заявленной полезной модели заключается в возможности получения различных сигналов, приходящих от широкого спектра вариантов внешних устройств по оптической линии связи для обеспечения пользовательских действий в соответствии с программными возможностями ПЭВМ при достижении повышенной стабильности работы заявленной платы и повышенной скорости передачи данных.
Достижение указанного технического результата осуществляется за счет платы сопряжения компьютера с внешними устройствами для организации информационного обмена по оптическому каналу связи, содержащей в своем составе оптический приемопередатчик, генераторы тактовых импульсов, модуль доступа к шине PCI-Express, модуль оперативной памяти, программируемую логическую интегральную схему (ПЛИС), включающую в себя контроллер PCI-Express, контроллер SDRAM и FIFO буферы, при этом генераторы тактовых импульсов и модуль доступа к шине PCI-Express подключены к ПЛИС.
Особенностью предлагаемой платы сопряжения является то, что она содержит модуль кодирования информации 8b/10b для кодирования 8-битных слов формата данных в 10-битные слова и наоборот и преобразователь последовательного кода в параллельный и наоборот, к которым подключен один из генераторов тактовых импульсов, при этом модуль кодирования информации 8b/10b подключен к ПЛИС и к преобразователю последовательного кода в параллельный и наоборот, подключенному к оптическому приемопередатчику, а также содержит оптическую развязку для реализации внешнего прерывания, которая подключается к блоку логики управления прерываниями, входящего в состав ПЛИС.
В предпочтительном варианте исполнения заявленной платы сопряжения, в качестве модуля оперативной памяти к ПЛИС подключается оперативное запоминающее устройство (SDRAM) с помощью SDRAM контроллера на базе ПЛИС.
В другом предпочтительном варианте исполнения заявленной платы сопряжения, модуль оперативной памяти формируется из блоков памяти, входящих в состав ПЛИС.
Применение в составе предлагаемой платы сопряжения оптической развязки и блока логики управления прерыванием позволяет получать импульсы ТТЛ-уровня для реализации внешнего прерывания, регистрировать и анализировать поступающую информацию от различных внешних устройств по оптическому каналу связи для реализации прерывания по каким-либо критериям, что позволяет пользователю осуществлять необходимые действия в ПЭВМ в соответствии с программными и аппаратными возможностями данной ПЭВМ.
Наличие модуля кодирования информации 8b/10b и преобразователя последовательного кода в параллельный и наоборот в составе предлагаемой платы сопряжения обеспечивают согласование скоростей и типа данных между внутренней схемой обработки данных на ПЛИС и оптическим приемопередатчиком, что обеспечивает получение сигналов от внешних устройств широкого спектра вариантов с повышенной стабильностью работы, при этом блок логики управления прерываниями при поступлении цифрового потока данных через оптический приемопередатчик осуществляет регистрацию и анализ сигнала для реализации прерывания в ПЭВМ для обеспечения пользовательских действий на ПЭВМ.
Предлагаемая плата сопряжения компьютера с внешними устройствами для организации информационного обмена по оптическому каналу связи выполнена на одной плате, в состав которого входят компоненты, соединенные между собой сборочными операциями, и обладает функционально-конструктивным единством, поэтому может быть заявлена в качестве полезной модели.
На фиг. 1 представлена структурная схема заявленной платы сопряжения компьютера с внешними устройствами для организации информационного обмена по оптическому каналу связи, где 1 - оптический приемопередатчик, 2 - преобразователь последовательного кода в параллельный и наоборот (SERDES) и модуль кодирования информации 8b/10b (EnDec), выполненные на одной микросхеме (TLK2501RCP), 3 - контроллер PCI-Express, 4 - SDRAM контроллер, 5, 6 - FIFO буферы на прием-передачу (Rx и Тх буферы), 7 - логика управления прерыванием, 8 - оптическая развязка для реализации внешнего прерывания, 9 - второй генератор тактовых импульсов, 10 - первый генератор тактовый импульсов, 11 - модуль доступа к шине PCI-Express (PHY), 12 - ПЛИС, 13 - постоянное запоминающее устройство (ROM), 14 - оперативное запоминающее устройство (SDRAM).
Предлагаемая плата сопряжения компьютера с внешними устройствами для организации информационного обмена по оптическому каналу связи (фиг. 1) выполнена на базе ПЛИС (12) и содержит в своем составе оптический приемопередатчик (1), преобразователь последовательного кода в параллельный и наоборот (SERDES) (2), модуль кодирования информации 8b/10b (EnDec) для кодирования 8-битных слов формата данных в 10-битные слова и наоборот (2), первый генератор тактовых импульсов (10), второй генератор тактовый импульсов (9), оптическую развязку для реализации внешнего прерывания (8), модуль доступа к шине PCI-Express (PHY) (11) и оперативное запоминающее устройство (SDRAM) (14).
Генераторы тактовых импульсов (9, 10), преобразователь последовательного кода в параллельный и наоборот (SERDES) с модулем кодирования информации 8b/10b (EnDec) (2) и модуль доступа к шине PCI-Express (PHY) (11) подключены к ПЛИС (12), которая включает в себя FIFO буферы на прием-передачу (Rx и Тх буферы) (5, 6), модуль оперативной памяти, в предпочтительном варианте выполненный в виде SDRAM контроллера (4) и подключенного к нему оперативного запоминающего устройства SDRAM (14), контроллер PCI-Express (3) и логику управления прерыванием (7).
В предпочтительном варианте исполнения заявленной платы сопряжения, первый генератор тактовых импульсов (10) выполнен на 100 МГц, второй генератор тактовых импульсов (9) на 125 МГц, оптический приемо-передатчик (1) может представлять собой AFBR-5921ALZ, а оптическая развязка (8) может быть выполнена в качестве ТСМТ1600.
Преобразователь последовательного кода в параллельный и наоборот (SERDES) и модуль кодирования информации 8b/10b (EnDec) (2) предпочтительно выполнены на одной микросхеме (TLK2501RCP), подключаемой к ПЛИС (12) и оптическому приемопередатчику (1), при этом первый генератор тактовых импульсов (10) на 100МГц подключается к данной микросхеме для создания опорной частоты ее работы.
С ПЛИС (12) соединен генератор тактовый импульсов на 125МГц (9) для создания частоты синхронизации с ПЛИС (12).
Также заявленная плата сопряжения может содержать в своем составе постоянное запоминающее устройство (ROM) (13) - модуль установки и хранения текущей версии прошивки.
Плата сопряжения осуществляет информационное сопряжение комплектного внешнего устройства с компьютером, в котором установлена плата, при этом информационный обмен осуществляется по оптическому многомодовому волокну 50/125 мкм (длина от 0,5 м до 300 м, дуплекс, LC-LC).
Плата сопряжения компьютера с внешними устройствами для организации информационного обмена по оптическому каналу связи функционирует следующим образом.
В случае передачи данных на ПЭВМ, на вход оптического приемопередатчика (1), осуществляющего доступ платы к среде передачи информации - оптическому кабелю на базе многомодового оптического волокна, поступает входной сигнал данных со скоростью 2Гбит/сек, который преобразуется в электрический последовательный дифференциальный сигнал и затем поступает на вход преобразователя SERDES (2).
Далее, в преобразователе SERDES и модуле кодирования EnDec, выполненных на одной микросхеме TLK2501RCP (2) и, предназначенных для согласования скоростей и типа данных между внутренней схемой обработки данных и оптическим приемопередатчиком (1), происходит преобразование в параллельный 16-ти битный сигнал с частотой 100МГц.
В ПЛИС (12) входная информация, после преобразования, заносится во входной (RX) FIFO-буфер (5) с частотой 100МГц, откуда затем, на более высокой скорости (125МГц), поступает в контроллер PCI-Express (3) для передачи в ПЭВМ и (или) в контроллер SDRAM (4) для записи в локальную память платы.
При взаимодействии с ПЭВМ используется модуль доступа к шине PCI-Express (11) на микросхеме доступа к физическому уровню (PHY) интерфейса PCI-Express ХЮПОО для преобразования параллельного сигнала в последовательный с увеличением частоты до 2,5 ГГЦ.
Для возможности прерывания процесса обработки данных по необходимым условиям предусмотрена подача внешнего прерывающего сигнала ТТЛ-уровня через оптическую развязку (8) в ПЛИС (12).
Логика управления прерываниями (7) осуществляет анализ входящего сигнала, поступающего на вход внешнего прерывателя через оптическую развязку (8) и цифрового потока данных, поступающих от внешнего устройства через оптический приемопередатчик (1).
При совпадении данных с заданными условиями в модуле управления прерыванием, контроллер PCI-Express (3) генерирует MSI (Message Signaled Interrups) прерывание и передает в ПЭВМ через интерфейс PCI-Express xl.
Полезный эффект от логики управления прерыванием заключается в том, что пользователь в режиме реального времени получает данное MSI прерывание и может предусмотреть и реализовать любое необходимое событие в ПЭВМ (например: включить определенную программу или таймер, отправить заготовленный шаблон информации и прочее) или любое действие, которое ему позволяют программные и аппаратные возможности данного ПЭВМ, в ответ на MSI прерывание.
Процесс передачи данных от ПЭВМ на внешнее устройство осуществляется следующим образом.
Через интерфейс PCI-Express от ПЭВМ поступает электрический последовательный дифференциальный сигнал на скорости 2,5Гбит/сек на модуль доступа к шине PCI-Express (PHY) (11), который преобразует и декодирует сигнал в параллельный 16-ти битный сигнал с частотой 125МГц, поступающий на входы ПЛИС (12) в контроллер PCI-Express (3) для дальнейшей обработки. Далее информация заносится в выходной (ТХ) FIFO-буфер (6).
Из буфера выходная информация с частотой 100МГц поступает в преобразователь SERDES и модуль кодирования-декодирования EnDec (2), в котором сигнал преобразуется в электрический последовательный дифференциальный сигнал с частотой 2ГГц. Далее сигнал поступает на вход оптического приемопередатчика (1) и выдается по оптическому кабелю на внешнее устройство.
Преимуществом воплощения такого технического решения, является возможность обмениваться информацией с различными внешними устройствами на высоких скоростях (2Гбит/сек) по оптическому каналу связи при обеспечении расширенного функционала для пользователя.
В зависимости от подключаемого устройства, создается и загружается уникальное программное обеспечение в ПЛИС, учитывающее особенности обрабатываемой информации.

Claims (1)

  1. Плата сопряжения компьютера с внешними устройствами для организации информационного обмена по оптическому каналу связи, содержащая в своем составе оптический приемопередатчик, генераторы тактовых импульсов, модуль доступа к шине PCI-Express, модуль оперативной памяти, программируемую логическую интегральную схему (ПЛИС), включающую в себя контроллер PCI-Express, контроллер SDRAM и FIFO буферы, при этом генераторы тактовых импульсов и модуль доступа к шине PCI-Express подключены к ПЛИС, отличающаяся тем, что плата сопряжения содержит модуль кодирования информации 8b/10b для кодирования 8-битных слов формата данных в 10-битные слова и наоборот и преобразователь последовательного кода в параллельный и наоборот, к которым подключен один из генераторов тактовых импульсов, при этом модуль кодирования информации 8b/10b подключен к ПЛИС и к преобразователю последовательного кода в параллельный и наоборот, подключенному к оптическому приемопередатчику, а также содержит оптическую развязку для реализации внешнего прерывания, которая подключается к блоку логики управления прерываниями, входящего в состав ПЛИС.
RU2021111701U 2021-04-23 2021-04-23 Плата сопряжения компьютера с внешними устройствами для организации информационного обмена по оптическому каналу связи RU206189U1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2021111701U RU206189U1 (ru) 2021-04-23 2021-04-23 Плата сопряжения компьютера с внешними устройствами для организации информационного обмена по оптическому каналу связи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2021111701U RU206189U1 (ru) 2021-04-23 2021-04-23 Плата сопряжения компьютера с внешними устройствами для организации информационного обмена по оптическому каналу связи

Publications (1)

Publication Number Publication Date
RU206189U1 true RU206189U1 (ru) 2021-08-30

Family

ID=77663253

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2021111701U RU206189U1 (ru) 2021-04-23 2021-04-23 Плата сопряжения компьютера с внешними устройствами для организации информационного обмена по оптическому каналу связи

Country Status (1)

Country Link
RU (1) RU206189U1 (ru)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130103875A1 (en) * 2011-06-27 2013-04-25 Huawei Technologies Co., Ltd. Cpu interconnect device
CN203434983U (zh) * 2013-09-12 2014-02-12 成都成电光信科技有限责任公司 可配置fpga的光纤通道数据接口卡
US20150052398A1 (en) * 2007-01-31 2015-02-19 International Business Machines Corporation Out-of-Band Signaling Support Over Standard Optical SFP
US20170237490A1 (en) * 2014-10-16 2017-08-17 Wuhan Telecommunication Devices Co.,Ltd. A high-speed optical module for fibre channel
RU2713500C2 (ru) * 2015-09-30 2020-02-05 Сони Корпорейшн Устройство связи, устройство для обработки информации и способ связи

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150052398A1 (en) * 2007-01-31 2015-02-19 International Business Machines Corporation Out-of-Band Signaling Support Over Standard Optical SFP
US20130103875A1 (en) * 2011-06-27 2013-04-25 Huawei Technologies Co., Ltd. Cpu interconnect device
CN203434983U (zh) * 2013-09-12 2014-02-12 成都成电光信科技有限责任公司 可配置fpga的光纤通道数据接口卡
US20170237490A1 (en) * 2014-10-16 2017-08-17 Wuhan Telecommunication Devices Co.,Ltd. A high-speed optical module for fibre channel
RU2713500C2 (ru) * 2015-09-30 2020-02-05 Сони Корпорейшн Устройство связи, устройство для обработки информации и способ связи

Similar Documents

Publication Publication Date Title
CN110471872B (zh) 一种基于zynq芯片实现m-lvds总线数据交互系统和方法
US20160217090A1 (en) Method and apparatus to enable multiple masters to operate in a single master bus architecture
CN109165178B (zh) 一种基于RapidIO的弹上系统SoC芯片间高速通信方法
CN208506738U (zh) 一种基于中断信息的spi接口
CN114564427A (zh) 一种ahb总线到i2c总线的总线桥、系统及方法
CN109739786A (zh) 一种dma控制器和异构加速系统
CN114442514B (zh) 一种基于fpga的usb3.0/3.1控制系统
CN107682655A (zh) 一种视频数据到AXI_Stream总线数据流的快速转换方法
CN108462620B (zh) 一种吉比特级SpaceWire总线系统
CN210155653U (zh) 基于zynq芯片实现m-lvds总线数据交互装置
RU206189U1 (ru) Плата сопряжения компьютера с внешними устройствами для организации информационного обмена по оптическому каналу связи
CN214586880U (zh) 一种信息处理设备
US10592441B2 (en) Bus communication enhancement based on identification capture during bus arbitration
CN111427823B (zh) 支持pc与fpga通过pcie通信的驱动设计方法
CN116436526B (zh) 控制信号传输的方法及装置、系统、存储介质、电子设备
CN117331876A (zh) 基于qspi接口的fpga板级通信装置及通信方法
CN110287141B (zh) 一种基于多种接口的fpga重构方法和系统
CN112214440A (zh) 一种基于spi通信的通信方法
CN207976877U (zh) 数据传输系统
CN210836077U (zh) 一种简易单总线通信电路
CN217932696U (zh) 一种无线wifi通讯装置
CN115543908B (zh) 基于FPGA的Aurora总线数据交互系统
CN217821596U (zh) 一种基于fpga的sdr异构原型系统
CN110661687B (zh) 一种全联通双总线交换平台
CN218416404U (zh) 一种采用双spi实现ssi的从机设备