CN210836077U - 一种简易单总线通信电路 - Google Patents
一种简易单总线通信电路 Download PDFInfo
- Publication number
- CN210836077U CN210836077U CN201922382671.XU CN201922382671U CN210836077U CN 210836077 U CN210836077 U CN 210836077U CN 201922382671 U CN201922382671 U CN 201922382671U CN 210836077 U CN210836077 U CN 210836077U
- Authority
- CN
- China
- Prior art keywords
- spdt1
- data
- pin
- spdt2
- mcu2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型涉及总线通信领域，具体涉及一种简易单总线通信电路，包括主机和从机，所述主机包括主机MCU1和单刀双掷高速开关SPDT1，所述从机包括从机MCU2和单刀双掷高速开关SPDT2；MCU1和MCU2的发送端TX分别与所述SPDT1和SPDT2的数据引脚A1和使能引脚ENB连接，所述MCU1和MCU2的接收端RX分别与所述SPDT1和SPDT2的数据引脚A2连接，所述SPDT1和SPDT2的数据引脚B相互连接，所述主机中的SPDT1的数据引脚B连接一个上拉电阻R1至所述SPDT1的电源引脚VCC；本实用新型仅使用了三个外接器件，可进一步减小所需空间；本实用新型电路在收发数据期间，可实现自动切换，提高了数据传送的效率。
Description
技术领域
本实用新型涉及总线通信技术领域，具体是一种简易单总线通信电路。
背景技术
总线(Bus)是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束，按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。总线是一种内部结构，它是cpu、内存、输入、输出设备传递信息的公用通道，主机的各个部件通过总线相连接，外部设备通过相应的接口电路再与总线相连接，从而形成了计算机硬件系统。在计算机系统中，各个部件之间传送信息的公共通路叫总线，微型计算机是以总线结构来连接各个功能部件的。
随着科技发展，现代电子产品越来越小，产品内部空间需进一步缩小，内部电路板的布线难度越来越大，现有的总线通信电路需采用相对较多的器件，不利于节省电路板布线，且现有的总线通信电路的主机或从机在发送数据前，程序必须先屏蔽自身的接收IO，以免收到自身发送的数据，降低了效率。
实用新型内容
有鉴于此，本实用新型的目的是提供一种简易单总线通信电路，只用一根物理线，实现系统中的数据交换和控制，节省了电路板的布线数量和面积，并且不需要先屏蔽自身的接收IO，增加数据接收和发送的效率。
本实用新型的一种简易单总线通信电路，包括主机和从机，所述主机包括主机MCU1和单刀双掷高速开关SPDT1，所述从机包括从机MCU2和单刀双掷高速开关SPDT2；MCU1和MCU2的发送端TX分别与所述SPDT1和SPDT2的数据引脚A1和使能引脚ENB连接，所述MCU1和MCU2的接收端RX分别与所述SPDT1和SPDT2的数据引脚A2连接，所述SPDT1和SPDT2的数据引脚B相互连接，所述主机中的SPDT1的数据引脚B连接一个上拉电阻R1至所述SPDT1的电源引脚VCC。
通信过程：所述MCU1和MCU2上电后后，都处于接收状态，所述MCU1和MCU2的发送端TX都输出高电平，此时所述SPDT1和SPDT2的使能引脚ENB脚输入高电平，所述数据引脚A2与数据引脚B直通，因此所述MCU1和MCU2的接收端RX为连通状态，都并被所述上拉电阻R1上拉为高电平。
当所述主机的MCU1开始发送数据时，所述发送端TX根据所发送内容，将内容中的二进制数据中的“0”或者“1”转化高低电平并输出，当输出为“0”时，同时把所述SPDT1的使能引脚ENB拉低，它内部的开关将所述数据引脚B和接地引脚GND断开，连接所述数据引脚A1和数据引脚B，所述数据引脚B电平被拉低，所述从机的MCU2接收到数据“0”；同理，当所述主机的MCU1的发送端TX输出为“1”时，所述SPDT1的数据引脚A1和数据引脚B断开，所述从机的MCU2收到“0”，如此循环完成所述主机的MCU1至所述从机的MCU2的数据传输。
进一步，所述单刀双掷高速开关SPDT1和单刀双掷高速开关SPDT2为集成开关芯片，型号为NC7SB3157P6X。
进一步，所述SPDT1和SPDT2的电源引脚VCC和接地引脚GND分别连接电源和接地。
进一步，所述主机与多个所述从机连接。
与现有技术相比，本实用新型的有益效果如下：
1、本实用新型仅使用了三个外接器件SPDT1、SPDT2和R1，可进一步减小所需空间；
2、本实用新型电路在收发数据期间，可实现自动切换，提高了数据传送的效率。
附图说明
下面结合附图和实施例对本实用新型作进一步描述：
图1为本实用新型的电路结构示意图。
具体实施方式
如图1所示：本实施例的一种简易单总线通信电路，包括主机和从机，所述主机包括主机MCU1和单刀双掷高速开关SPDT1，所述从机包括从机MCU2和单刀双掷高速开关SPDT2；MCU1和MCU2的发送端TX分别与所述SPDT1和SPDT2的数据引脚A1(1)和使能引脚ENB(6)连接，所述MCU1和MCU2的接收端RX分别与所述SPDT1和SPDT2的数据引脚A1(3)连接，所述SPDT1和SPDT2的数据引脚B(4)相互连接，所述主机中的SPDT1的数据引脚B(4)连接一个上拉电阻R1至所述SPDT1的电源引脚VCC(5)。
具体通信过程如下：所述MCU1和MCU2上电后后，都处于接收状态，所述MCU1和MCU2的发送端TX都输出高电平，此时所述SPDT1和SPDT2的使能引脚ENB(6)脚输入高电平，所述数据引脚A1(3)与数据引脚B(4)直通，因此所述MCU1和MCU2的接收端RX为连通状态，都并被所述上拉电阻R1上拉为高电平。
当所述主机的MCU1开始发送数据时，所述发送端TX根据所发送内容，将内容中的二进制数据中的“0”或者“1”转化高低电平并输出，当输出为“0”时，同时把所述SPDT1的使能引脚ENB(6)拉低，它内部的开关将所述数据引脚B(4)和接地引脚GND(2)断开，连接所述数据引脚A1(1)和数据引脚B(4)，所述数据引脚B(4)电平被拉低，所述从机的MCU2接收到数据“0”；同理，当所述主机的MCU1的发送端TX输出为“1”时，所述SPDT1的数据引脚A1(1)和数据引脚B(4)断开，所述从机的MCU2收到“0”，如此循环完成所述主机的MCU1至所述从机的MCU2的数据传输,本实用新型还可以应用在各种短距离通信，替代相对复杂的USART，IIC和SPI。
本实施例中，所述单刀双掷高速开关SPDT1和单刀双掷高速开关SPDT2为集成开关芯片，型号为NC7SB3157P6X。
本实施例中，所述SPDT1和SPDT2的电源引脚VCC(5)和接地引脚GND(2)分别连接电源和接地。
本实施例中，所述主机与多个所述从机连接,在发送数据中加入地址标志符，可实现一主机，多从机间的数据通信。
与现有技术相比，本实用新型仅使用了三个外接器件，可进一步减小所需空间；同时本实用新型电路在收发数据期间，可实现自动切换，提高了数据传送的效率。
最后说明的是，以上实施例仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的宗旨和范围，其均应涵盖在本实用新型的权利要求范围当中。
Claims (4)
1.一种简易单总线通信电路，其特征在于：包括主机和从机，所述主机包括主机MCU1和单刀双掷高速开关SPDT1，所述从机包括从机MCU2和单刀双掷高速开关SPDT2；MCU1和MCU2的发送端TX分别与所述SPDT1和SPDT2的数据引脚A1和使能引脚ENB连接，所述MCU1和MCU2的接收端RX分别与所述SPDT1和SPDT2的数据引脚A2连接，所述SPDT1和SPDT2的数据引脚B相互连接，所述主机中的SPDT1的数据引脚B连接一个上拉电阻R1至所述SPDT1的电源引脚VCC。
2.根据权利要求1所述的一种简易单总线通信电路，其特征在于：所述单刀双掷高速开关SPDT1和单刀双掷高速开关SPDT2为集成开关芯片，型号为NC7SB3157P6X。
3.根据权利要求1所述的一种简易单总线通信电路，其特征在于：所述SPDT1和SPDT2的电源引脚VCC和接地引脚GND分别连接电源和接地。
4.根据权利要求1所述的一种简易单总线通信电路，其特征在于：所述主机与多个所述从机连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922382671.XU CN210836077U (zh) | 2019-12-26 | 2019-12-26 | 一种简易单总线通信电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922382671.XU CN210836077U (zh) | 2019-12-26 | 2019-12-26 | 一种简易单总线通信电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210836077U true CN210836077U (zh) | 2020-06-23 |
Family
ID=71262852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201922382671.XU Active CN210836077U (zh) | 2019-12-26 | 2019-12-26 | 一种简易单总线通信电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210836077U (zh) |
-
2019
- 2019-12-26 CN CN201922382671.XU patent/CN210836077U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101329663B (zh) | 一种实现片上系统管脚分时复用的装置及方法 | |
| CN101783674B (zh) | 管脚共享装置及管脚共享方法 | |
| CN204633058U (zh) | USB Type-C连接器模块 | |
| US20100064083A1 (en) | Communications device without passive pullup components | |
| CN107943733A (zh) | 一种单板间并行总线的互联方法 | |
| CN109407574B (zh) | 一种多总线可选择输出控制装置及其方法 | |
| CN210836077U (zh) | 一种简易单总线通信电路 | |
| US8510485B2 (en) | Low power digital interface | |
| CN210624840U (zh) | 二线供电通讯电路 | |
| CN209627391U (zh) | 双冗余式rs485-can通信板 | |
| JP2000222337A (ja) | インターフェース装置 | |
| CN216873219U (zh) | 通信电路及多主通信系统 | |
| CN213042273U (zh) | 二线制串行总线接口转换为单线半双工总线接口的电路 | |
| CN113032321B (zh) | 地址扩展电路、通信接口芯片及通信系统 | |
| CN206363306U (zh) | 一种终端及其串口通信电路 | |
| CN201378316Y (zh) | 通用输入/输出接口扩展电路和具有该电路的移动终端 | |
| CN201130377Y (zh) | 一种rs-485接口和rs-422接口自适应电路 | |
| CN204633059U (zh) | USB Type-C连接器模块 | |
| CN114661646A (zh) | 串口转接控制电路 | |
| CN209860929U (zh) | 一种通信总线结构 | |
| CN102902647B (zh) | 设置在i2c从机印刷电路板的asic芯片和印刷电路板 | |
| CN203838530U (zh) | 多个相同i2c器件地址共用的装置 | |
| CN204719747U (zh) | 串行外设接口的兼容设备、串行外设接口及主机设备 | |
| CN104978294A (zh) | 串行外设接口的兼容设备、串行外设接口及主机设备 | |
| CN205983449U (zh) | 一种基于pci‑e总线的数据传输装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |