CN210155653U - 基于zynq芯片实现m-lvds总线数据交互装置 - Google Patents

Abstract

本实用新型涉及一种基于ZYNQ芯片实现M‑LVDS总线数据交互装置，包括通过M‑LVDS总线连接的多个用于发送和接收数据的节点，所述的节点内包括ZYNQ芯片和DDR内存(5)，所述的ZYNQ芯片包括通过AXI总线相互连接的处理器电路和可编程逻辑电路，所述的处理器电路与DDR内存(5)连接，所述的可编程逻辑电路与M‑LVDS总线连接。与现有技术相比，本实用新型具有数据吞吐率高、抗干扰能力强和处理器性能高等优点。

Description

基于ZYNQ芯片实现M-LVDS总线数据交互装置

技术领域

本实用新型涉及高速串行总线通信领域，尤其是涉及一种基于ZYNQ芯片实现M-LVDS总线数据交互装置。

背景技术

在多种高速串行总线通信的方式中，M-LVDS总线的通信速率可达到200Mbps以上，且隔离后的M-LVDS总线的通信速率可以做到100Mbps以上。这种高速串行总线还具有多主、实时性强的特点。

图1展示了传统的CPU+FPGA架构下的M-LVDS总线的拓扑结构。在M-LVDS总线上每个节点都是一个独立的嵌入式板卡，节点内部包括了CPU处理器以及FPGA实现的M-LVDS总线控制器。通过传统的CPU+FPGA架构实现M-LVDS总线数据交互时，CPU作为控制和处理核心，FPGA中的M-LVDS总线控制器与M-LVDS总线进行接口，CPU与FPGA之间通过并行的本地总线进行通讯。这种互连方式的最大问题是数据吞吐率低，一是因为本地总线一般是异步总线，理想情况下一个读/写访问最少需要3个周期(1个setup周期，1个access周期和1个hold周期)；二是因为读、写操作共用一套地址、数据总线，属于半双工操作；三是在本地总线上还连接其他处理器外设，如FLASH、USB控制器等，多个从设备会竞争总线，从而降低M-LVDS总线控制器的有效数据吞吐率。而M-LVDS总线用于实现多个节点之间高速并发通信，具有高速和实时的特点，所以采用传统的CPU+FPGA架构，会限制M-LVDS总线的性能。

实用新型内容

本实用新型的目的就是为了克服上述现有技术存在的缺陷而提供一种基于ZYNQ芯片实现M-LVDS总线数据交互装置。

本实用新型的目的可以通过以下技术方案来实现：

一种基于ZYNQ芯片实现M-LVDS总线数据交互装置，包括通过M-LVDS总线连接的多个用于发送和接收数据的节点，所述的节点内包括ZYNQ芯片和DDR内存，所述的ZYNQ芯片包括通过AXI总线相互连接的处理器电路和可编程逻辑电路，所述的处理器电路与DDR内存连接，所述的可编程逻辑电路与M-LVDS总线连接。

优选地，所述的处理器电路包括分别与可编程逻辑电路连接并相互连接的ARM和DDR内存控制器，所述的DDR内存控制器与DDR内存连接。

优选地，所述的可编程逻辑电路包括分别与ARM连接的DMA控制器和M-LVDS总线控制器，所述的M-LVDS总线控制器与M-LVDS总线连接，所述的DMA控制器分别与DDR内存控制器和M-LDVS总线控制器连接。

优选地，所述的ZYNQ芯片内部的连接均采用AXI总线。

优选地，所述的M-LVDS总线控制器包括寄存器单元mlvds_regs、数据发送FIFO单元、数据接收FIFO单元、发送队列单元mlvds_tx_queue、总线数据发送单元mlvds_transmitter、总线数据接收单元mlvds_receiver、接收队列单元mlvds_rx_queue和链路状态监测单元mlvds_link_monitor，所述的寄存器单元mlvds_regs包括控制寄存器、状态寄存器和中断寄存器。

优选地，所述的寄存器单元mlvds_regs分别与ARM、发送队列单元mlvds_tx_queue、接收队列单元mlvds_rx_queue和链路状态监测单元mlvds_link_monitor连接，所述的数据发送FIFO单元和数据接收FIFO单元分别与DMA控制器连接，所述的总线数据发送单元mlvds_transmitter和总线数据接收单元mlvds_receiver分别与M-LVDS总线连接，所述的发送队列单元mlvds_tx_queue分别连接数据发送FIFO单元和总线数据发送单元mlvds_transmitter，所述的接收队列单元mlvds_rx_queue分别连接数据接收FIFO单元和总线数据接收单元mlvds_receiver，所述的链路状态监测单元mlvds_link_monitor分别连接总线数据发送单元mlvds_transmitter和总线数据接收单元mlvds_receiver。

与现有技术相比，本实用新型具有以下优点：

1)提高数据吞吐率：本实用新型提出一种基于ZYNQ芯片实现M-LVDS总线数据交互装置，处理器电路PS和可编程逻辑电路PL集成在ZYNQ芯片内部，两者之间采用高速AXI总线互联，属于点到点传输，不存在与其他设备的总线竞争，而且AXI总线的读、写通道分开，可执行全双工操作，数据传输速率远远大于分立式CPU与FPGA之间并行本地总线的传输速率，有效解决了二者间数据传输的带宽瓶颈问题，大大提高数据吞吐率，从而提高了M-LVDS总线的带宽，使得M-LVDS总线上各节点之间，真正实现高速、实时的数据传输；

2)提高处理器电路的性能：处理器电路PS和可编程逻辑电路PL之间共用内存，通过可编程逻辑电路PL中的DMA控制器，M-LVDS总线控制器可以直接与DDR内存进行存储访问，从而将处理器电路PS从数据搬移任务中解放出来，提高了其性能；

3)可靠性高：处理器电路PS和可编程逻辑电路PL之间的通讯由片外总线改为了片内总线，大大提高了抗干扰能力，从而提高了产品的可靠性；

4)面积小：在硬件电路板上，减少了一个CPU芯片的面积，也减少CPU与FPGA之间通讯总线的面积，从而有效减少了硬件布板面积，有利于硬件电路板的小型化设计；

5)成本、功耗低：本系统在价格上比传统分立式的CPU+FPGA架构便宜且功耗等级远超传统分立式的CPU+FPGA架构。

附图说明

图1为传统的CPU+FPGA架构下的M-LVDS总线拓扑结构；

图2为本实用新型节点内部结构图；

图3为M-LVDS总线控制器结构图。

其中，1、ARM，2、DDR内存控制器，3、DMA控制器，4、M-LVDS总线控制器，5、DDR内存，41、数据发送FIFO单元，42、发送队列单元mlvds_tx_queue，43、总线数据发送单元mlvds_transmitter，44、寄存器单元mlvds_regs，45、链路状态监测单元mlvds_link_monitor，46、数据接收FIFO单元，47、接收队列单元mlvds_rx_queue，48、总线数据接收单元mlvds_receiver。

具体实施方式

下面结合附图和具体实施例对本实用新型进行详细说明。

实施例

M-LVDS总线是一种支持多节点的差分总线，支持多个节点之间高速传输数据。

如图2和图3所示，本实用新型提供一种基于ZYNQ芯片实现M-LVDS总线数据交互装置，本实用新型采用ZYNQ芯片取代了传统的CPU+FPGA的分立式架构，将节点内的CPU处理器与M-LVDS总线控制器4集成在一起。ZYNQ芯片采用“ARM+FPGA”的创新架构，将基于双核ARMCortex-A的处理器电路Processing System与基于28nm Artix-7或

的可编程逻辑电路Programmable Logic集成在一起，并提供对常用外部存储器如DDR2/DDR3的支持。同时，处理器电路PS与可编程逻辑电路PL之间通过AXI总线互连，解决传统CPU+FPGA的分立式架构中CPU与FPGA之间数据传输的带宽瓶颈问题。

AXI总线是由ARM公司提出的一种总线协议，是一种面向高性能、高带宽和低延迟的片内总线。Xilinx从6系列的FPGA开始对AXI总线提供支持，ZYNQ芯片中AXI总线得到更广泛的应用。

在本实用新型中，节点内部结构如图2所示，包括相互通过AXI总线连接的处理器电路PS和可编程逻辑电路PL，处理器电路PS与DDR内存5连接，可编程逻辑电路PL与M-LVDS总线连接。其中，ARM 1与DDR内存控制器2包含在处理器电路PS中，两者相互连接，DDR内存控制器2还与DDR内存5连接；DMA控制器3和M-LVDS总线控制器4由可编程逻辑电路PL实现，两者相互连接并且分别与ARM 1连接，同时DMA控制器3还与DDR内存控制器2连接，ZYNQ芯片内部的连接均采用AXI总线实现。

处理器电路PS通过AXI总线对可编程逻辑电路PL中的DMA控制器3和M-LVDS总线控制器4进行配置和控制。DMA控制器3用于实现M-LVDS总线控制器4与DDR内存5之间高带宽的直接存储访问，从而将ARM 1从数据搬移任务中解放出来。M-LVDS总线控制器4则用于实现与M-LVDS总线的接口。

M-LVDS总线控制器4的内部结构如图3所示。其中，M-LVDS总线控制器4内部包括：

1、寄存器单元mlvds_regs 44：处理器电路PS通过AXI总线对其进行访问，维护M-LVDS总线控制器4中的可编程寄存器，可编程寄存器包括：控制寄存器、状态寄存器和中断寄存器；

2、数据发送FIFO单元41：负责存储节点待发送的数据帧；

3、数据接收FIFO单元46：负责存储从M-LVDS总线收到的数据帧；

4、发送队列单元mlvds_tx_queue 42：负责从数据发送FIFO单元41中读出数据帧，并提取出数据帧中的帧类型、帧长等信息，并向mlvds_transmitter请求发送数据；

5、总线数据发送单元mlvds_transmitter 43：负责仲裁M-LVDS总线的使用权，节点在发送数据之前，必须先通过总线仲裁获得总线使用权，只有获得总线使用权后，才能将本节点的数据帧发送到总线上；

6、总线数据接收单元mlvds_receiver 48：负责用相位依次相差90°的4个时钟同时对M-LVDS总线上的数据进行采样，从而确保其中至少有1个时钟采样到了正确的数据帧；

7、接收队列单元mlvds_rx_queue 47：负责对接收到的数据帧进行过滤检查，判断是否符合本地节点的接收过滤规则，CRC校验是否通过，同时会将接收过程中的错误状态信息存储到状态寄存器；

8、链路状态监测单元mlvds_link_monitor 45：负载监测链路的当前状态，包括总线是否已经连接上、总线是否处于空闲状态等。当一个新的节点加入到总线上时，该节点不能驱动总线，只能接收总线上的信号，只有在总线处于空闲状态时，节点才可以仲裁总线使用权，节点只有获得总线仲裁使用权之后，才能发送数据。

各部分连接关系为寄存器单元mlvds_regs 44与ARM 1连接，并对发送队列单元mlvds_tx_queue 42、接收队列单元mlvds_rx_queue 47和链路状态监测单元mlvds_link_monitor 45发送控制信号，数据发送FIFO单元41和数据接收FIFO单元46分别与DMA控制器3连接，总线数据发送单元mlvds_transmitter 43和总线数据接收单元mlvds_receiver 48分别与M-LVDS总线连接，发送队列单元mlvds_tx_queue 42连接数据发送FIFO单元41和总线数据发送单元mlvds_transmitter 43，接收队列单元mlvds_rx_queue 47连接数据接收FIFO单元46和总线数据接收单元mlvds_receiver 48，链路状态监测单元mlvds_link_monitor 45分别连接总线数据发送单元mlvds_transmitter 43和总线数据接收单元mlvds_receiver 48。

本实用新型还提供一种使用上述基于ZYNQ芯片实现M-LVDS总线数据交互装置的方法，实现M-LVDS总线上各节点间的数据交互，包括接收数据和发送数据。

当节点有数据帧要发往M-LVDS总线时，处理器电路PS会将待发送数据帧写入到DDR内存5，并通过AXI总线对可编程逻辑电路PL中的DMA控制器3进行配置，然后DMA控制器3会读取DDR内存5中的数据帧，并且传输到M-LVDS总线控制器4内的数据发送FIFO单元41中，然后M-LVDS总线控制器4会发起M-LVDS总线的仲裁，仲裁通过即可将数据发送FIFO单元41中的数据帧发送到M-LVDS总线。

可编程逻辑电路PL中的M-LVDS总线控制器4不间断地对M-LVDS总线进行监听，当采集到一帧合法的数据时，会将该数据帧放入数据接收FIFO单元46中，并触发一个中断信号给处理器电路PS。处理器电路PS检测到该中断信号后，会通过AXI总线对可编程逻辑电路PL中的DMA控制器3进行配置，然后DMA控制器3会读取M-LVDS总线控制器4的数据接收FIFO单元46中的数据帧，并发送到DDR内存5中。当DMA控制器3将数据帧全部写入DDR内存5后，会产生一个DMA接收中断，PS收到该中断后就可以对DDR内存5中的数据帧进行分析处理。

在本实施例中，发送数据和接收数据均以数据帧为16bit位宽的0～127数据为例，给出发送数据和接收数据的具体流程。

(1)发送数据

步骤1：当节点有数据帧为16bit位宽的0～127数据要发送时，首先处理器电路PS将待发送的数据帧写入DDR内存5，假设写入DDR内存5的起始地址为0x01100000；

步骤2：处理器电路PS配置DMA控制器3的发送通道，包括：设置DMA发送缓存的基地址为0x01100000、设置数据帧的长度为256字节、设置DMA的传输方向为从DDR到M-LVDS总线控制器4和设置DMA的中断号等；

步骤3：DMA控制器3根据处理器电路PS配置的参数，从DDR内存5中读取数据帧，并发送到M-LVDS总线控制器4的数据发送FIFO单元41中；

步骤4：M-LVDS总线控制器4检测到数据发送FIFO单元41不为空时，会触发一个数据发送请求；

步骤5：当M-LVDS总线控制器4检测到有数据发送请求后，就会参与M-LVDS总线仲裁，在进行M-LVDS总线仲裁时，本节点会根据数据帧的优先级向M-LVDS总线发送一个16位的仲裁码，仲裁码0xFFFF的优先级最高，0x0000的优先级最低，假设数据帧的仲裁码为0xFFEE，当M-LVDS总线上其他节点发送的仲裁码小于0xFFEE时，则该节点仲裁通过；

步骤6：仲裁通过后，M-LVDS总线控制器4根据CRC生成多项式：G(x)＝x16+x15+x2+1，计算得到数据帧的CRC校验值为0x56AC，将该CRC校验值附在数据帧的后面一起进行并串转换，然后将并串转换后的数据发送到M-LVDS总线上。

(2)接收数据

步骤1：M-LVDS总线控制器4用4个相位依次相差90°的时钟同时对总线上的数据进行串行采样，从而保证至少有一个时钟能够采样到正确的数据；

步骤2：将采样到的数据进行串并转换，然后进行帧解析，提取出帧长为256字节，满足预先设定的帧长范围0～256字节，因此收到的数据帧合法；然后根据CRC生成多项式：G(x)＝x16+x15+x2+1，该多项式与发送流程中的生成多项式相同；对收到的数据帧及其附带的CRC值0x56AC一起进行CRC计算，得到计算值为0，说明数据接收正确；

步骤3：校验通过后，数据帧为16bit位宽的0～127数据就被存入到了M-LVDS总线控制器4的数据接收FIFO单元46中，然后触发一个中断信号给PS；

步骤4：处理器电路PS检测到该中断后，开始配置DMA控制器3的接收通道，包括：设置DMA接收缓存的基地址为0x01300000、设置数据帧的长度为256、设置DMA的传输方向为从M-LVDS总线控制器4到DDR、设置DMA的中断号等；

步骤5：配置完成后，DMA控制器3就根据PS配置的参数，从M-LVDS总线控制器4的数据接收FIFO单元46中读取数据帧16bit位宽的0～127数据，并发送到DDR内存5中，发送完成后，会触发一个中断信号给处理器电路PS；

步骤6：处理器电路PS检测到该中断后，对DDR内存5中16bit位宽的0～127数据帧进行分析处理。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的工作人员在本实用新型揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。

Claims (6)

1.一种基于ZYNQ芯片实现M-LVDS总线数据交互装置，包括通过M-LVDS总线连接的多个用于发送和接收数据的节点，其特征在于，所述的节点内包括ZYNQ芯片和DDR内存(5)，所述的ZYNQ芯片包括通过AXI总线相互连接的处理器电路和可编程逻辑电路，所述的处理器电路与DDR内存(5)连接，所述的可编程逻辑电路与M-LVDS总线连接。

2.根据权利要求1所述的一种基于ZYNQ芯片实现M-LVDS总线数据交互装置，其特征在于，所述的处理器电路包括分别与可编程逻辑电路连接并相互连接的ARM(1)和DDR内存控制器(2)，所述的DDR内存控制器(2)与DDR内存(5)连接。

3.根据权利要求2所述的一种基于ZYNQ芯片实现M-LVDS总线数据交互装置，其特征在于，所述的可编程逻辑电路包括分别与ARM(1)连接的DMA控制器(3)和M-LVDS总线控制器(4)，所述的M-LVDS总线控制器(4)与M-LVDS总线连接，所述的DMA控制器(3)分别与DDR内存控制器(2)和M-LDVS总线控制器连接。

4.根据权利要求3所述的一种基于ZYNQ芯片实现M-LVDS总线数据交互装置，其特征在于，所述的ZYNQ芯片内部的连接均采用AXI总线。

5.根据权利要求3所述的一种基于ZYNQ芯片实现M-LVDS总线数据交互装置，其特征在于，所述的M-LVDS总线控制器(4)包括寄存器单元mlvds_regs(44)、数据发送FIFO单元(41)、数据接收FIFO单元(46)、发送队列单元mlvds_tx_queue(42)、总线数据发送单元mlvds_transmitter(43)、总线数据接收单元mlvds_receiver(48)、接收队列单元mlvds_rx_queue(47)和链路状态监测单元mlvds_link_monitor(45)，所述的寄存器单元mlvds_regs(44)包括控制寄存器、状态寄存器和中断寄存器。

6.根据权利要求5所述的一种基于ZYNQ芯片实现M-LVDS总线数据交互装置，其特征在于，所述的寄存器单元mlvds_regs(44)分别与ARM(1)、发送队列单元mlvds_tx_queue(42)、接收队列单元mlvds_rx_queue(47)和链路状态监测单元mlvds_link_monitor(45)连接，所述的数据发送FIFO单元(41)和数据接收FIFO单元(46)分别与DMA控制器(3)连接，所述的总线数据发送单元mlvds_transmitter(43)和总线数据接收单元mlvds_receiver(48)分别与M-LVDS总线连接，所述的发送队列单元mlvds_tx_queue(42)分别连接数据发送FIFO单元(41)和总线数据发送单元mlvds_transmitter(43)，所述的接收队列单元mlvds_rx_queue(47)分别连接数据接收FIFO单元(46)和总线数据接收单元mlvds_receiver(48)，所述的链路状态监测单元mlvds_link_monitor(45)分别连接总线数据发送单元mlvds_transmitter(43)和总线数据接收单元mlvds_receiver(48)。

Images