CN218416404U - 一种采用双spi实现ssi的从机设备 - Google Patents
一种采用双spi实现ssi的从机设备 Download PDFInfo
- Publication number
- CN218416404U CN218416404U CN202222726658.3U CN202222726658U CN218416404U CN 218416404 U CN218416404 U CN 218416404U CN 202222726658 U CN202222726658 U CN 202222726658U CN 218416404 U CN218416404 U CN 218416404U
- Authority
- CN
- China
- Prior art keywords
- interface
- spi
- ssi
- serial peripheral
- input interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Communication Control (AREA)
Abstract
本实用新型涉及一种采用双SPI实现SSI的从机设备，所述从机设备包括MCU以及设在MCU上的对外接口，该对外接口包括两个串行外设接口SPI，分别为第一串行外设接口SPI1和第二串行外设接口SPI2，所述第一串行外设接口SPI1包括第一数据输出接口SPI1MISO、第一数据输入接口SPI1MOSI和第一时钟输入接口SPI1Clock，所述第二串行外设接口SPI2包括帧同步信号输入接口SPI2CS和第二时钟输入接口SPI2Clock，所述第一时钟输入接口SPI1Clock和第二时钟输入接口SPI2Clock连接。与现有技术相比，本实用新型具有大大降低了开发成本和移植成本等优点。
Description
技术领域
本实用新型涉及一种从机设备，尤其是涉及一种采用双SPI(串行外设接口)实现SSI(同步串行接口)的从机设备。
背景技术
SSI(同步串行接口Synchronous Serial Interface)是一个全双工的串行接口，特点是通讯速率较快，通常可达2Mbps及以上。采用SSI的从机设备示意图如图1所示，SSI协议时序图如图2所示。
SPI(串行外设接口Serial Peripheral Interface)也是一种全双工同步的通信总线接口，采用SPI的从机设备示意图如图3所示，SPI协议时序图如图4所示。
现有的主流芯片如51系列，STM32系列及其国产化的芯片均不支持SSI协议，并且由于通讯速率较快，通常也无法采用IO口模拟的方式进行模拟通讯。而支持SSI协议的芯片较少，如Atmel公司SAM4S系列等，并且价格也较贵。芯片的可选性较低，芯片的购买和使用也容易受到限制，不便于移植和更换使用平台。
因此如何来实现一种较低成本来替代SSI协议的从机设备，成为需要解决的技术问题。
实用新型内容
本实用新型的目的就是为了克服上述现有技术存在的缺陷而提供一种采用双SPI实现SSI的从机设备。
本实用新型的目的可以通过以下技术方案来实现：
根据本实用新型的一个方面，提供了一种采用双SPI实现SSI的从机设备，所述从机设备包括MCU以及设在MCU上的对外接口，该对外接口包括两个串行外设接口SPI，分别为第一串行外设接口SPI1和第二串行外设接口SPI2，所述第一串行外设接口SPI1包括第一数据输出接口SPI1 MISO、第一数据输入接口SPI1MOSI和第一时钟输入接口SPI1 Clock，所述第二串行外设接口SPI2包括帧同步信号输入接口SPI2 CS和第二时钟输入接口SPI2Clock，所述第一时钟输入接口SPI1Clock和第二时钟输入接口SPI2 Clock连接。
作为优选的技术方案，所述的第一时钟输入接口SPI1 Clock和第二时钟输入接口SPI2 Clock分别与外部的SSI协议的时钟信号输出端连接。
作为优选的技术方案，所述的第一数据输出接口SPI1 MISO与外部的SSI协议的数据输出端连接。
作为优选的技术方案，所述的第一数据输入接口SPI1 MOSI与外部的SSI协议的数据输入端连接。
作为优选的技术方案，所述的帧同步信号输入接口SPI2 CS与外部的SSI协议的帧同步信号输出连接。
作为优选的技术方案，所述的帧同步信号输入接口SPI2 CS为可捕获帧同步信号中的脉冲信号的接口。
作为优选的技术方案，所述的第一串行外设接口SPI1为采用DMA传输模式的串行外设接口。
作为优选的技术方案，所述的第一串行外设接口SPI1为采用中断或阻塞的传输模式的串行外设接口。
作为优选的技术方案，所述的两个串行外设接口SPI为一个支持TI模式的SPI和一个通用的SPI。
作为优选的技术方案，所述的第二串行外设接口SPI2为支持TI模式的SPI，所述第一串行外设接口SPI1为通用的SPI。
与现有技术相比，本实用新型具有以下优点：
1)相较于使用SSI专用芯片，本实用新型通过两个SPI接口就可以实现和SSI通讯一模一样的效果，对于绝大部分芯片来说，增加一个接口远比更换芯片方便的多；
2)支持TI模式的SPI通常传输数据长度不超过32位BITS，不能支持更长数据长度的SSI协议数据，本实用新型通过组合1个支持TI模式的SPI和1个通用的SPI，便可以自定义数据接收长度，兼容SSI协议中的各种情况。
3)SPI协议与SSI协议部分类似，但无法直接代替，但经过本实用新型的改进后，就可以通过SPI替代SSI协议进行通讯。
附图说明
图1为现有SSI从机示意图；
图2为SSI协议信号时序图；
图3为现有SPI从机示意图；
图4为SPI协议信号时序图；
图5为本实用新型从机设备的示意图；
图6为本实用新型从机设备的具体电路图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型的一部分实施例，而不是全部实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本实用新型保护的范围。
如图5和图6所示，一种采用双SPI实现SSI的从机设备，所述从机设备包括MCU以及设在MCU上的对外接口，该对外接口包括两个串行外设接口SPI，分别为第一串行外设接口SPI1和第二串行外设接口SPI2，所述第一串行外设接口SPI1包括第一数据输出接口SPI1MISO、第一数据输入接口SPI1 MOSI和第一时钟输入接口SPI1 Clock，所述第二串行外设接口SPI2包括帧同步信号输入接口SPI2 CS和第二时钟输入接口SPI2 Clock，所述第一时钟输入接口SPI1 Clock和第二时钟输入接口SPI2 Clock连接。本实用新型将2个SPI进行组合，通过1个支持TI(Texas Instruments)模式的SPI提供帧同步功能，通过另一个SPI进行数据传输，实现了SPI代替SSI从机的通讯方式。
所述的第一时钟输入接口SPI1 Clock和第二时钟输入接口SPI2 Clock分别与外部的SSI协议的时钟信号输出端连接，用于接收外部发送的SSI协议的时钟信号。
所述的第一数据输出接口SPI1 MISO与外部的SSI协议的数据输出端连接，用于接收外部发送的SSI协议的数据。所述的第一数据输入接口SPI1 MOSI与外部的SSI协议的数据输入端连接，用于向外部发送的SSI协议的数据。即SSI协议的数据输入、输出信号连接SPI1 MOSI和SPI1 MISO。通过SPI1进行数据通信。
所述的帧同步信号输入接口SPI2 CS与外部的SSI协议的帧同步信号输出连接，用于接收外部发送的SSI协议的帧同步信号。所述的帧同步信号输入接口SPI2CS为可捕获帧同步信号中的脉冲信号的接口；所述帧同步信号输入接口SPI2 CS通过捕获帧同步信号中的脉冲信号，使第二串行外设接口SPI2可追踪帧同步信号，再通过第二串行外设接口SPI2来控制第一串行外设接口SPI1的传输和停止，确保了从机的同步性。
所述的第一串行外设接口SPI1为采用DMA传输模式的串行外设接口，不仅可以减少芯片CPU资源的开销，还可以实现时钟的连续输出。DMA也可以采用单次(Normal)或者循环(Circular)模式，采用单次模式时每次中断后重新使能，采用循环模式时无需重新使能。本实用新型中的SPI也不局限于DMA传输模式，也可以采用中断或阻塞的传输模式。
所述的两个串行外设接口SPI为一个支持TI模式的SPI和一个通用的SPI。所述的第二串行外设接口SPI2为支持TI模式的SPI，所述第一串行外设接口SPI1为通用的SPI，可自定义数据接收长度。支持TI模式的SPI通常传输数据长度不超过32位BITS，不能支持更长数据长度的SSI协议数据，本实用新型通过组合1个支持TI模式的SPI和1个通用的SPI，便可以自定义数据接收长度，兼容SSI协议中的各种情况。
专用名词解释
SSI(同步串行接口Synchronous Serial Interface)；
SPI(串行外设接口Serial Peripheral Interface)；
DMA(直接存储器访问Direct Memory Access)；
CS(从设备选择Chip Select)；
MISO(从设备数据输出)；
MOSI(从设备数据输入)；
NSS(从设备选择Negative Slave Select)；
Frame Sync(帧同步信号)；
TI(德州仪器Texas Instruments)。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种采用双SPI实现SSI的从机设备，其特征在于，所述从机设备包括MCU以及设在MCU上的对外接口，该对外接口包括两个串行外设接口SPI，分别为第一串行外设接口SPI1和第二串行外设接口SPI2，所述第一串行外设接口SPI1包括第一数据输出接口SPI1 MISO、第一数据输入接口SPI1 MOSI和第一时钟输入接口SPI1 Clock，所述第二串行外设接口SPI2包括帧同步信号输入接口SPI2 CS和第二时钟输入接口SPI2 Clock，所述第一时钟输入接口SPI1 Clock和第二时钟输入接口SPI2 Clock连接。
2.根据权利要求1所述的一种采用双SPI实现SSI的从机设备，其特征在于，所述的第一时钟输入接口SPI1 Clock和第二时钟输入接口SPI2 Clock分别与外部的SSI协议的时钟信号输出端连接。
3.根据权利要求1所述的一种采用双SPI实现SSI的从机设备，其特征在于，所述的第一数据输出接口SPI1 MISO与外部的SSI协议的数据输出端连接。
4.根据权利要求1所述的一种采用双SPI实现SSI的从机设备，其特征在于，所述的第一数据输入接口SPI1 MOSI与外部的SSI协议的数据输入端连接。
5.根据权利要求1所述的一种采用双SPI实现SSI的从机设备，其特征在于，所述的帧同步信号输入接口SPI2 CS与外部的SSI协议的帧同步信号输出连接。
6.根据权利要求1所述的一种采用双SPI实现SSI的从机设备，其特征在于，所述的帧同步信号输入接口SPI2 CS为可捕获帧同步信号中的脉冲信号的接口。
7.根据权利要求1所述的一种采用双SPI实现SSI的从机设备，其特征在于，所述的第一串行外设接口SPI1为采用DMA传输模式的串行外设接口。
8.根据权利要求1所述的一种采用双SPI实现SSI的从机设备，其特征在于，所述的第一串行外设接口SPI1为采用中断或阻塞的传输模式的串行外设接口。
9.根据权利要求1所述的一种采用双SPI实现SSI的从机设备，其特征在于，所述的两个串行外设接口SPI为一个支持TI模式的SPI和一个通用的SPI。
10.根据权利要求9所述的一种采用双SPI实现SSI的从机设备，其特征在于，所述的第二串行外设接口SPI2为支持TI模式的SPI，所述第一串行外设接口SPI1为通用的SPI。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222726658.3U CN218416404U (zh) | 2022-10-17 | 2022-10-17 | 一种采用双spi实现ssi的从机设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222726658.3U CN218416404U (zh) | 2022-10-17 | 2022-10-17 | 一种采用双spi实现ssi的从机设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN218416404U true CN218416404U (zh) | 2023-01-31 |
Family
ID=85003485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202222726658.3U Active CN218416404U (zh) | 2022-10-17 | 2022-10-17 | 一种采用双spi实现ssi的从机设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN218416404U (zh) |
-
2022
- 2022-10-17 CN CN202222726658.3U patent/CN218416404U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103914424B (zh) | 基于gpio接口的lpc外设扩展方法及装置 | |
| EP0821502A2 (en) | Time division duplex with infrared link | |
| CN108111382B (zh) | 基于i3c总线的通信装置及其通信方法 | |
| CN105786741B (zh) | 一种soc高速低功耗总线及转换方法 | |
| US6378011B1 (en) | Parallel to serial asynchronous hardware assisted DSP interface | |
| CN110362058A (zh) | 用于多个接口进行测试的系统 | |
| CN218416404U (zh) | 一种采用双spi实现ssi的从机设备 | |
| CN110888831B (zh) | 一种多电源域异步通信装置 | |
| CN115563048A (zh) | 一种采用双串行外设接口实现同步串行接口的从机设备 | |
| CN218413458U (zh) | 采用三个串行外设接口代替ssi多从机的通信装置 | |
| CN115934614A (zh) | 基于apb总线带有fifo缓存功能的uart通讯接口 | |
| CN109450924A (zh) | 一种面向嵌入式系统的通讯协议可配置实现方法 | |
| CN213122983U (zh) | 基于fpga实现的片上系统 | |
| CN218416405U (zh) | 单串行外设接口与io中断实现ssi通信的从机设备 | |
| CN218413463U (zh) | 一种采用spi替代ssi的主机设备 | |
| CN204706031U (zh) | 串行外设接口spi总线电路以及电子设备 | |
| CN101453663B (zh) | 由i2c总线控制立体光栅的电路 | |
| CN212647461U (zh) | 一种基于pci总线的同步或异步串行通讯控制电路 | |
| CN205016216U (zh) | 一种显示屏接口转换装置以及智能手表 | |
| CN106776402A (zh) | 一种基于单片机的串行通信控制系统及方法 | |
| CN214311734U (zh) | 一种基于spi通讯接口的通信装置 | |
| CN115563047A (zh) | 一种采用串行外设接口替代同步串行接口的主机设备 | |
| CN218413459U (zh) | 采用双串行外设接口和io中断替换ssi多从机的通信装置 | |
| CN103630987B (zh) | Cfp光模块 | |
| CN102202431B (zh) | 增加3g通讯模块与应用处理器接口灵活性的装置和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |