CN214311734U - 一种基于spi通讯接口的通信装置 - Google Patents
一种基于spi通讯接口的通信装置 Download PDFInfo
- Publication number
- CN214311734U CN214311734U CN202023070896.0U CN202023070896U CN214311734U CN 214311734 U CN214311734 U CN 214311734U CN 202023070896 U CN202023070896 U CN 202023070896U CN 214311734 U CN214311734 U CN 214311734U
- Authority
- CN
- China
- Prior art keywords
- spi
- communication
- hardware peripheral
- slave
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型涉及公开一种基于SPI通讯接口的通信装置及其通信方法，属于通信领域，给一个单片机的SPI接口接上两个不同的SPI硬件外设接口，SPI硬件外设接口是串行总线通讯方式，两个不同的SPI硬件接口能同时使用从模式或同时使用主模式，能够实现主设备与主设备，从设备与从设备之间相互通信。
Description
技术领域
本申请涉及通信领域，特别涉及一种基于SPI通信接口的通信控制装置。
背景技术
SPI是一种全双工同步串行总线，SPI总线一般使用4条线：串行时钟SCK、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI和低电平有效的从机选择线SS。传输的时候，时钟信号从主机产生，所以通信时候必须一主一从的模式进行通信。
在通常硬件设备使用SPI通信的时候，都是主从通信，无法主机和主机从机和从机之间进行通信。主要是因为如果两个设备均是主设备，那么时钟信号将会冲突，无法进行通信。如果两个设备均是从设备，没有谁提供时钟信号，也无法完成通信。
实用新型内容
本实用新型的目的是提供一种基于SPI通讯接口的通信装置，能够实现主设备和主设备，从设备和从设备之间的通信。
一种基于SPI通讯接口的通信装置，包括：
所述基于SPI通讯接口的通信装置包括一个单片机和两个SPI硬件外设接口。
优选的，所述两个SPI硬件外设接口是一种串行总线通讯方式。
优选的，所述单片机接上两个SPI硬件外设接口通过单片机上的SPI接口与SPI硬件外设接口连接。
采用上述技术方案，解决了如果两个设备均是主设备，那么时钟信号将会冲突，无法进行通信，如果两个设备均是从设备，没有谁提供时钟信号，也无法完成通信的问题。实现了在网络连接断开的情况下，SPI主设备和主设备，从设备和从设备之间的通信转换。
优选的，所述单片机采用Cortex-M3处理器。
所述基于SPI接口的通信装置是给一个单片机接上两个SPI硬件外设接口，两个SPI硬件外设接口进行数据收发控制和数据过滤，CPU进行数据的拷贝和速率的转换。采用上述技术方案，解决了如果两个设备均是主设备，那么时钟信号将会冲突，无法进行通信，如果两个设备均是从设备，没有谁提供时钟信号，也无法完成通信的问题。实现了在网络连接断开的情况下，SPI主设备和主设备、从设备和从设备之间的通信转换，CUP实现了通信速率的转换和数据的拷贝。
优选的，所述两个SPI硬件外设接口在从设备与从设备之间进行数据交换，两个SPI硬件外设接口均使用主模式，从设备A从SPI1硬件外设接口接收到读取数据命令，SPI1硬件外设接口的接收缓存区接收从设备A发送的数据，CPU将SPI1硬件外设接口的接收缓存区将数据进行数据拷贝，并设置SPI2硬件外设接口的发送速率，将数据发送至SPI2硬件外设接口的发送缓存区发送数据至从设备B；从设备B从SPI2硬件外设接口接收到读取数据命令，SPI2硬件外设接口的接收缓存区接收从设备B发送的数据，CPU将SPI2硬件外设接口的接收缓存区将数据进行数据拷贝，并设置SPI1硬件外设接口的发送速率，将数据发送至SPI1硬件外设接口的发送缓存区发送数据至从设备A。
优选的，所述两个SPI硬件外设接口在主设备与主设备之间进行数据交换，两个SPI硬件外设接口均使用从模式，SPI1硬件外设接口从主设备A接收到写取数据命令，SPI1硬件外设接口的接收缓存区接收主设备A发送的数据，CPU将SPI1硬件外设接口的接收缓存区将数据拷贝至SPI2硬件外设接口的发送缓存区，主设备B向SPI2硬件外设接口发送读数据命令，SPI2硬件外设接口将发送缓冲区数据返回给主设备B；SPI2硬件外设接口从主设备B接收到写取数据命令，SPI2硬件外设接口的接收缓存区接收主设备B发送的数据，CPU将SPI2硬件外设接口的接收缓存区将数据拷贝至SPI1硬件外设接口的发送缓存区,主设备A向SPI1硬件外设接口发送读数据命令，SPI1硬件外设接口将发送缓冲区数据返回给主设备A。
相对于现有技术，本实用新型提供了一种基于SPI通讯接口的通信装置，具备以下有益效果：
本实用新型提出的基于SPI通讯接口的通信装置，包括：所述基于SPI通讯接口的通信装置是给一个单片机接上两个SPI硬件外设接口，两个SPI硬件外设接口是一种串行总线通讯方式，并且能同时使用从模式或同时使用主模式，采用上述技术方案，解决了如果两个设备均是主设备，那么时钟信号将会冲突，无法进行通信，如果两个设备均是从设备，没有谁提供时钟信号，也无法完成通信的问题。实现了在网络连接断开的情况下，SPI主设备和主设备，从设备和从设备之间的通信转换。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是本发明基于SPI通讯接口的通信装置的结构框图；
图2是实施例一主设备转主设备的结构框图；
图3是实施例一从设备转从设备的结构框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。
实施例一
如图1所示，基于SPI通讯接口的通信装置包括一个单片机和两个SPI硬件外设接口；
如图2所示，当两个从设备之间进行通信时，所述两个SPI硬件接口均主模式初始化。
所述两个SPI硬件外设接口是一种串行总线通讯方式。
所述单片机接上两个SPI硬件外设接口通过单片机上的SPI接口与SPI硬件外设接口连接。
所述单片机型号为STM32F103RCT6。
如图3所示，当两个主设备之间进行通信时，所示两个SPI硬件接口均从模式初始化。
所述两个SPI硬件外设接口是一种串行总线通讯方式。
所述单片机接上两个SPI硬件外设接口通过单片机上的SPI接口与SPI硬件外设接口连接。
所述单片机型号为STM32F103RCT6。
采用上述技术方案，解决了如果两个设备均是主设备，那么时钟信号将会冲突，无法进行通信，如果两个设备均是从设备，没有谁提供时钟信号，也无法完成通信的问题。实现了在网络连接断开的情况下，SPI主设备和主设备，从设备和从设备之间的通信转换。
Claims (4)
1.一种基于SPI通讯接口的通信装置，其特征在于，所述基于SPI通讯接口的通信装置包括一个单片机和两个SPI硬件外设接口；
所述两个SPI硬件外设接口在从设备与从设备之间进行数据交换，两个SPI硬件外设接口均使用主模式；
所述两个SPI硬件外设接口在主设备与主设备之间进行数据交换，两个SPI硬件外设接口均使用从模式。
2.根据权利要求1所述的一种基于SPI通讯接口的通信装置，其特征在于，所述两个SPI硬件外设接口是一种串行总线通讯方式。
3.根据权利要求1或2所述的一种基于SPI通讯接口的通信装置，其特征在于，所述两个SPI硬件外设接口通过单片机上的SPI接口与SPI硬件外设接口连接。
4.根据权利要求1所述的一种基于SPI通讯接口的通信装置，其特征在于，所述单片机采用Cortex-M3处理器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202023070896.0U CN214311734U (zh) | 2020-12-18 | 2020-12-18 | 一种基于spi通讯接口的通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202023070896.0U CN214311734U (zh) | 2020-12-18 | 2020-12-18 | 一种基于spi通讯接口的通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214311734U true CN214311734U (zh) | 2021-09-28 |
Family
ID=77858615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202023070896.0U Active CN214311734U (zh) | 2020-12-18 | 2020-12-18 | 一种基于spi通讯接口的通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214311734U (zh) |
-
2020
- 2020-12-18 CN CN202023070896.0U patent/CN214311734U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101329663B (zh) | 一种实现片上系统管脚分时复用的装置及方法 | |
| CN108111382B (zh) | 基于i3c总线的通信装置及其通信方法 | |
| CN104021102B (zh) | 基于状态机和片内总线的cpci串口板及其工作方法 | |
| TW200415828A (en) | Interface integrated circuit device for a USB connection | |
| EP1877911A1 (en) | I2c slave/master interface enhancement using state machines | |
| CN104834620A (zh) | 串行外设接口spi总线电路、实现方法以及电子设备 | |
| CN109783416A (zh) | Spi从设备和i2c从设备共用gpio的方法、电路和电子设备 | |
| CN107643993B (zh) | 总线转换接口、总线转换接口的工作方法和通信设备 | |
| CN102073611A (zh) | 一种i2c总线控制系统及方法 | |
| CN109634901A (zh) | 一种基于uart的数据传输系统及其控制方法 | |
| CN214311734U (zh) | 一种基于spi通讯接口的通信装置 | |
| CN204390227U (zh) | 计算设备扩展装置、以及可扩展的计算系统 | |
| CN112988637A (zh) | 促进与i2c的向后兼容性的i3c集线器 | |
| CN102693203A (zh) | 嵌入式usb主机 | |
| CN116566761B (zh) | Spi双主机共享仲裁系统及方法 | |
| CN112256615A (zh) | Usb转换接口装置 | |
| WO2021056995A1 (zh) | 一种基于并机系统的通信方法、通信装置及终端 | |
| JP2024508592A (ja) | Ｕｓｂインタフェースの多重化方法、回路、電子機器及び記憶媒体 | |
| CN112506842A (zh) | 一种基于spi通讯接口的通信装置及其通信方法 | |
| US11789884B2 (en) | Bus system and method for operating a bus system | |
| KR100602204B1 (ko) | 메인 제어부와 부 제어부로 구성된 제어 시스템 및 버스연결 방법 | |
| CN212647461U (zh) | 一种基于pci总线的同步或异步串行通讯控制电路 | |
| KR101222108B1 (ko) | Ｉ2ｃ 버스 프로토콜 기반의 직렬 클럭 버스 스위칭을 이용한 개별 또는 동시 접근 장치 및 그 방법 | |
| CN218416404U (zh) | 一种采用双spi实现ssi的从机设备 | |
| KR101222107B1 (ko) | Ｉ2ｃ 버스 프로토콜 기반의 직렬 클럭 버스 스위칭을 이용한 멀티플렉싱 장치 및 그 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |