CN109471824A - 基于axi总线的数据传输系统及方法 - Google Patents
基于axi总线的数据传输系统及方法 Download PDFInfo
- Publication number
- CN109471824A CN109471824A CN201811400182.6A CN201811400182A CN109471824A CN 109471824 A CN109471824 A CN 109471824A CN 201811400182 A CN201811400182 A CN 201811400182A CN 109471824 A CN109471824 A CN 109471824A
- Authority
- CN
- China
- Prior art keywords
- data
- channel
- signal
- write
- read command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 93
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000012546 transfer Methods 0.000 claims abstract description 40
- 230000004044 response Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 2
- 208000032369 Primary transmission Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本公开公开了一种基于AXI总线的数据传输系统及方法,对应AXI的五个传输通道,设置了相对对应有五个通道的转接总线,每个转接总线通道的信号相比AXI来说很容易理解且信号精简,主机设备进行数据读写先通过转接总线,再由转接总线向AXI总线进行传输,简化了主机设备读写数据的方法,减少了数据发送的次数和响应的次数,减少发送命令之间不必要的等待时间,大大提高了数据的传输效率,设定配置的转接总线的各通道信号数量少而且简单,使得操作配置简单,有助于新人接受、理解。
Description
技术领域
本公开计算机数据传输相关技术领域,具体的说,是涉及基于AXI总线的数据传输系统及方法。
背景技术
本部分的陈述仅仅是提供了与本公开相关的背景技术信息,不必然构成在先技术。
AXI(Advanced Extensible Interface,高级扩展接口)总线是现有SOC中应用最为广泛的总线标准,AXI通信协议基于BURST方式进行数据的传输,读写命令以及读写相应都是相互分开、彼此独立的,五个通道可以同时工作,并且在工作是五个通道彼此之间不具备相关性,使得数据传输更加灵活。
现有的基于AXI总线的数据传输,如图1所示,通常提供从机设备中读取数据到主机设备中,或者提供从机主机设备中的一个区域传输数据到另一区域。如图2所示为AXI总线数据传输时序图,现有基于AXI总线的数据传输,在针对大批量数据的连续搬运和传输时,传输中通道信号众多,而且AXI各版本协议规定单次传输的数据长度较短,AXI3协议每次传输长度最大为16*size(size为传输数据宽度即总线位宽),使得在进行大量的数据进行读写操作时,要进行频繁的进行数据传输的操作,例如不停的发命令信号、发数据,主机由于操作需要考虑从机设备的回应信号,当接收到相应的信号时才进行数据的传输,大大降低的数据的传输效率,现有的数据传输方案并没有一个简单高效的数据传输方法,没有充分利用AXI总线协议的传输优势。尤其是在内部处理模块同时进行大量数据的同时读写操作时,现有技术在写操作的处理中明显存在不足,导致数据传输的效率不高。并且,并且现有的AXI总线协议复杂,信号众多,不利于新人的快速掌握。
发明内容
本公开为了解决上述问题,提出了一种基于AXI总线的数据传输系统及方法,对应AXI的五个传输通道,设置了相对对应有五个通道的转接总线,每个转接总线通道的信号相比AXI总线来说很容易理解且信号精简,主机设备进行数据读写先通过转接总线,再由转接总线向AXI总线进行传输,简化了主机设备读写数据的方法,减少了数据发送的次数和响应的次数,减少发送命令之间不必要的等待时间,大大提高了数据的传输效率,设定配置的转接总线的各通道信号数量少而且简单,使得操作配置简单,有助于新人接受、理解。
为了实现上述目的,本公开采用如下技术方案:
一种或多个实施例提供了一种基于AXI总线的数据传输系统,包括依次连接的主机设备、转接总线、AXI总线和从机设备,所述转接总线包括写命令通道、写数据通道、写状态通道、读命令通道和读数据通道,所述每个通道上设置数据缓存区;所述转接总线接收主机设备的命令或者数据后,在所述数据缓存区中缓存,再将命令或者数据传输至AXI总线。
基于上述的一种基于AXI总线的数据传输系统的数据传输方法,包括写数据的方法和读数据方法,所述写数据的方法具体为:
步骤W1、定义写命令通道和写数据通道的信号;定义数据传输数据的长度,并建立写命令通道fifo队列和写数据通道fifo队列;
步骤W2、主机设备发送带有地址数据长度的第一源地址,当写命令通道fifo队列不满,将第一源地址写入写命令通道fifo队列;
步骤W3、读取写命令通道fifo队列的第一源地址,通过状态机控制将第一源地址拆分成AXI命令传输到AXI总线,AXI总线根据AXI协议将第一源地址传输至从机设备。
步骤W4、主机设备发送要写入对应第一源地址的第一源数据,当写数据通道fifo队列不满,将第一源数据写入写数据通道fifo队列;
步骤W5、写数据通道将接收到的第一源数据传输到AXI总线,通过AXI总线根据AXI协议将第一源数据写入从机设备中对应的第一源地址;
所述读数据的方法具体为:
步骤R1、定义读命令通道和读数据通道的信号;定义数据传输数据的长度,并建立读命令通道fifo队列和读数据通道fifo队列;
步骤R2、主机设备发送带有地址数据长度的第二源地址,当读命令通道fifo队列不满,将第二源地址读入读命令通道fifo队列;
步骤R3、读取读命令通道fifo队列的第二源地址,通过状态机控制将第二源地址拆分成AXI命令传输到AXI总线,AXI总线根据AXI协议将第二源地址传输至从机设备;
步骤R4、通过AXI总线将从机设备的第二源地址的第二源数据读取存入读数据通道fifo队列;
步骤R5、主机设备发送读数据信号,当读数据通道fifo队列不空,读取第二源数据;
进一步的,定义写命令通道信号具体包括:
lbw_cmd_full:写命令fifo满信号,写命令fifo队列不满时进行数据传输;lbw_cmd_push:写命令有效信号,写命令有效时进行数据传输;lbw_cmd_len:写命令长度信号;lbw_cmd_addr:写命令地址,为要写入数据的第一源地址;lbw_cmd_lock:写命令锁住信号,用于限定写命令通道的使能独占访问和锁定传输;
所述步骤W2的方法具体为:主机设备发送写命令长度信号和写命令地址信号时,判断写命令fifo满信号的状态,如果写命令通道fifo不满,将写命令有效信号设置为有效信号,同时将写命令锁住信号设置为有效信号,将第一源地址写入写命令通道fifo队列。
进一步的,定义写数据通道信号具体包括:
lbw_data_full:写数据fifo满信号,写数据fifo队列不满时进行数据传输;lbw_data_push:写数据有效信号,写数据有效时进行数据传输;lbw_data:写数据信号,为要写入第一源地址的数据;
所述步骤W4的方法具体为:主机设备发送写数据信号时,判断写数据fifo满信号的状态,如果写数据通道fifo不满,将写数据有效信号设置为有效信号,将第一源数据写入写数据通道fifo队列。
进一步的,定义读命令通道信号具体包括:
lbr_cmd_full:读命令fifo满信号,读数据fifo队列不满时进行数据传输;lbr_cmd_push:读命令有效信号,读命令有效时进行数据的传输;lbr_cmd_addr:读命令地址,为要读数据的第二源地址;lbr_cmd_len:读命令长度信号,lbr_cmd_lock:读命令锁住信号,用于限定读命令通道的使能独占访问和锁定传输;
所述步骤R2的方法具体为:主机设备发送读命令长度信号和读命令地址信号时,判断读命令fifo满信号的状态,如果读命令通道fifo不满,将读命令有效信号设置为有效信号,同时将读命令锁住信号设置为有效信号,将第二源地址写入读命令通道fifo队列。
进一步的,定义写数据通道信号具体包括:
lbr_data_empty:读数据fifo空信号,当读数据fifo队列中有数据时读取数据,lbr_data_pop读数据有效信号,当读数据有效信号有效读取数据;lbr_data:读数据信号;
所述步骤R5的方法具体为:主机设备发送读数据信号,判断读数据fifo队列是否有数据,当读数据通道fifo队列不空,设置读数据有效信号有效,主机设备读取第二源数据。
进一步的,所述步骤W5之后还包括写状态通道向主机设备发送写数据的状态信号,包括写完成信号和写回复信号。
与现有技术相比,本公开的有益效果为:
(1)本公开对应AXI的五个传输通道,设置了相对对应有五个通道的转接总线,每个通道的信号相比AXI来说很容易理解且信号精简,将主机进行数据读写先通过转接总线,再由转接总线向AXI总线进行传输,简化了主机设备读写数据的方法,设定配置的转接总线的各通道信号数量少而且简单,使得操作配置简单,有助于新人接受、理解。
(2)本公开可以设定主机设备向转接总线传输的数据长度,单次发送的数据长度远大于AXI协议规定的数据长度,减少了数据发送的次数和响应的次数,减少发送命令之间不必要的等待时间,大大提高了数据的传输效率,尤其当进行大批量数据的读写操作时,传输效率提高的效果更明显。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的限定。
图1是现有的AXI总线进行数据传输的示意图;
图2是现有的AXI总线进行数据传输的时序图;
图3是本公开通过转接总线进行数据传输的示意图;
图4是本公开进行数据传输的时序图。
具体实施方式:
下面结合附图与实施例对本公开作进一步说明。
应该指出,以下详细说明都是示例性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将结合附图对实施例进行详细描述。
Fifo:First Input First Output的缩写,先入先出队列。
在一个或多个实施方式中公开的技术方案中,如图3所示,一种基于AXI总线的数据传输系统,包括依次连接的主机设备、转接总线、AXI总线和从机设备,所述转接总线包括写命令通道、写数据通道、写状态通道、读命令通道和读数据通道,所述每个通道上设置数据缓存区;所述转接总线接收主机设备的命令或者数据后,在所述数据缓存区中缓存,再将命令或者数据传输至AXI总线。
AXI总线也有5个通道,所述转接总线的写命令通道、写数据通道、写状态通道、读命令通道和读数据通道与AXI总线的写地址通道、写数据通道、写状态通道、读地址通道和读数据通道对应连接。
基于所述的一种基于AXI总线的数据传输系统的数据传输方法,包括写数据的方法和读数据方法:可以先将数据整个存储至转接总线,由转接总线向AXI总线传输,通过AXI总线执行AXI协议将数据拆分为AXI总线可以处理的数据长度,从而将数据传输至从机设备,主机单次传输的数据长度可以设置,如可以设置为1M字节或者更长,在数据读写之前主机设备数据线传输到转接总线。传输中不受AXI协议的限制,数据长度根据需要设定长度,例如设定数据长度为1M字节,总线位宽为32bit时,AXI3总线单通道单次传输16×32÷8=64字节,主机设备如果直接接AXI总线需要进行n=1M/64字节=16384次地址的发送,将数据分为16384次发送,并且接受16384次写入的相应信号,大大降低了主机的运行效率,尤其当数据的传输量较大时,传输效率低。本公开通过加入中间的转接总线,降低了主机设备端的数据传输负担,如果设定的数据长度为1M字节,传输1M数据只需要进行一次地址的发送、一次数据的传输和一次写相应即可。
写数据是指主机设备将相应的数据写入从机设备。读数据是指主机设备将相应的数据从从机设备中读取。在写数据和读数据之前都要将相应的地址发送到从机设备,从而将相应的地址中写入或者从相应的地址读出数据。
如图4所述的数据传输时序图,本公开所述写数据的方法具体为:
步骤W1、定义写命令通道和写数据通道的信号;定义数据传输数据的长度,并建立写命令通道fifo队列和写数据通道fifo队列;
定义写命令通道信号具体包括:
lbw_cmd_full:写命令fifo满信号,写命令fifo队列不满时进行数据传输;
lbw_cmd_push:写命令有效信号,写命令有效时进行数据传输;
lbw_cmd_len:写命令长度信号;
lbw_cmd_addr:写命令地址,为要写入数据的第一源地址;
lbw_cmd_lock:写命令锁住信号,用于限定写命令通道的使能独占访问和锁定传输;
定义写数据通道信号具体包括:
lbw_data_full:写数据fifo满信号,写数据fifo队列不满时进行数据传输;
lbw_data_push:写数据有效信号,写数据有效时进行数据传输;
lbw_data:写数据信号,为要写入第一源地址的数据;
步骤W2、主机设备发送带有地址数据长度的第一源地址,当写命令通道fifo队列不满,将第一源地址写入写命令通道fifo队列;
所述步骤W2的方法具体为:主机设备发送写命令长度信号和写命令地址信号时,判断写命令fifo满信号的状态,如果写命令通道fifo不满,即信号lbw_cmd_full为低电平,将写命令有效信号设置为有效信号,即lbw_cmd_push信号置为高电平,同时将写命令锁住信号设置为有效信号:此时将第一源地址写入写命令通道fifo队列。写入数据后信号lbw_cmd_full为高电平,写命令锁住信号使得写命令通道进行地址发送时不被干扰,此时写命令通道只进行地址的发送,而不执行其他的任务。
将写命令锁住信号设置为有效信号的方法可以为:当达到设定的数据长度,写命令锁住信号lbw_cmd_lock置为1,即将写命令锁住信号设置为有效信号即为高电平。如果设定的数据长度为1M字节时,lbw_cmd_lock信号即默认为数据总长度大于1M字节时,置为1,即置为高电平。
步骤W3、读取写命令通道fifo队列的第一源地址,通过状态机控制将第一源地址拆分成AXI命令传输到AXI总线,AXI总线根据AXI协议将第一源地址传输至从机设备。
当AXI总线接收到第一源地址将地址数据拆解,拆解为AXI总线可以除开的数据长度,分多次将第一源地址的传输至从机设备。
步骤W4、主机设备发送要写入对应第一源地址的第一源数据,当写数据通道fifo队列不满,将第一源数据写入写数据通道fifo队列;
所述步骤W4的方法具体为:主机设备发送写数据信号时,判断写数据fifo满信号的状态,如果写数据通道fifo不满,lbw_data_full为低电平;将写数据有效信号设置为有效信号,将lbw_data_push置为高电平,将第一源数据写入写数据通道fifo队列。当写数据通道fifo满,信号lbw_data_full为高电平,说明之前传输的数据未传输至从机设备,此时不进行数据的传输。
步骤W5、写数据通道将接收到的第一源数据传输到AXI总线,通过AXI总线根据AXI协议将第一源数据写入从机设备中对应的第一源地址;将第一源数据根据第一源地址的长度拆解为AXI总线可以数据长度的数据长度,分多次将第一源数据的传输至从机设备。
所述步骤W5之后还包括写状态通道向主机设备发送写数据的状态信号,包括写完成信号和写回复信号。lbw_staus_done:写完成信号,lbw_resp:写回复信号。如果传输过程中发生error(错误),回应时error response(错误回复)传回来,传输就会停止,并且上报。
写状态通道对应一次主机设备的写数据进行一次回复,对应的一整个命令的一个回复,而AXI是一次传输一个回复,本公开一个命令可拆分成多个AXI命令,这样能够有效的减少回复等待时间,减少了传输时间,提高了传输效率。
对于写命令通道来说,如果所定义的最大长度为1M字节,转接总线内部可以将这个命令长度自动拆分成不同长度的AXI命令,发送给从机设备,而对于AXI3来说,最大的命令长度是16size。地址也没有什么限制,可以是对齐的,也可以是非对齐的。大大减少了发送的次数。
对于写数据通道来说,只要来了数据就会向转接总线的数据缓冲中输入。相比于AXI协议,信号更少,更多的操作是放在桥接上。
对于写回复通道来说,回复最后的done(完成)和response(回复),如果传输过程中发生error(错误),回会时的将error response(错误回复)传回来,传输就会停止,并且上报。
读数据和写数据的方法是相同的。
所述读数据的方法具体为:
步骤R1、定义读命令通道和读数据通道的信号;定义数据传输数据的长度,并建立读命令通道fifo队列和读数据通道fifo队列;
定义读命令通道信号具体包括:
lbr_cmd_full:读命令fifo满信号,读数据fifo队列不满时进行数据传输;
lbr_cmd_push:读命令有效信号,读命令有效时进行数据的传输;
lbr_cmd_addr:读命令地址,为要读数据的第二源地址;
lbr_cmd_len:读命令长度信号;
lbr_cmd_lock:读命令锁住信号,用于限定读命令通道的使能独占访问和锁定传输;
定义写数据通道信号具体包括:
lbr_data_empty:读数据fifo空信号,当读数据fifo队列中有数据时读取数据;
lbr_data_pop读数据有效信号,当读数据有效信号有效读取数据;
lbr_data:读数据信号;
步骤R2、主机设备发送带有地址数据长度的第二源地址,当读命令通道fifo队列不满,将第二源地址读入读命令通道fifo队列;
所述步骤R2的方法具体为:主机设备发送读命令长度信号和读命令地址信号时,判断读命令fifo满信号的状态,如果读命令通道fifo不满,即lbr_cmd_full信号为低电平,将读命令有效信号设置为有效信号,即lbr_cmd_push为高电平;同时将读命令锁住信号设置为有效信号;此时将第二源地址写入读命令通道fifo队列。
将读命令锁住信号设置为有效信号的方法可以为:当达到设定的数据长度,读命令锁住信号lbr_cmd_lock置为1,即将读命令锁住信号设置为有效信号即为高电平。如果设定的数据长度为1M字节时,lbr_cmd_lock信号即默认为数据总长度大于1M字节时,置为1,即置为高电平,当设定的数据长度为2M字节时,当传输的数据长度为2M字节时将lbr_cmd_lock置为1。
步骤R3、读取读命令通道fifo队列的第二源地址,通过状态机控制将第二源地址拆分成AXI命令并传输到AXI总线,AXI总线根据AXI协议将第二源地址传输至从机设备;
步骤R4、通过AXI总线将从机设备的第二源地址的第二源数据读取存入读数据通道fifo队列;此时读数据fifo空信号为不空,即lbr_data_empty为低电平。
步骤R5、主机设备发送读数据信号,当读数据通道fifo队列不空,读取第二源数据;
所述步骤R5的方法具体为:主机设备发送读数据信号,判断读数据fifo队列是否有数据,当读数据通道fifo队列不空,设置读数据有效信号有效,主机设备从读数据fifo队列读取第二源数据。
对于读命令通道来说,可以定义的最大长度为1M字节,转接总线内部会自动的将这个命令长度自动拆分成不同长度的AXI命令,发送给从机设备。地址也没有什么限制,可以使对齐的,也可以是非对齐的。对于读数据通道来说,从机返回数据暂存在转接总线,并且主机需要,就可将数据输出,如果传输过程中发生error(错误),传输就会终止,并且上报。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
上述虽然结合附图对本公开的具体实施方式进行了描述,但并非对本公开保护范围的限制,所属领域技术人员应该明白,在本公开的技术方案的基础上,本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本公开的保护范围以内。
Claims (7)
1.一种基于AXI总线的数据传输系统,其特征是:包括依次连接的主机设备、转接总线、AXI总线和从机设备,所述转接总线包括写命令通道、写数据通道、写状态通道、读命令通道和读数据通道,所述每个通道上设置数据缓存区;所述转接总线接收主机设备的命令或者数据后,在所述数据缓存区中缓存,再将命令或者数据传输至AXI总线。
2.基于权利要求1所述的一种基于AXI总线的数据传输系统的数据传输方法,包括写数据的方法和读数据方法,其特征是:
所述写数据的方法具体为:
步骤W1、定义写命令通道和写数据通道的信号;定义数据传输数据的长度,并建立写命令通道fifo队列和写数据通道fifo队列;
步骤W2、主机设备发送带有地址数据长度的第一源地址,当写命令通道fifo队列不满,将第一源地址写入写命令通道fifo队列;
步骤W3、读取写命令通道fifo队列的第一源地址,通过状态机控制将第一源地址拆分成AXI命令传输到AXI总线,AXI总线根据AXI协议将第一源地址传输至从机设备;
步骤W4、主机设备发送要写入对应第一源地址的第一源数据,当写数据通道fifo队列不满,将第一源数据写入写数据通道fifo队列;
步骤W5、写数据通道将接收到的第一源数据传输到AXI总线,通过AXI总线根据AXI协议将第一源数据写入从机设备中对应的第一源地址;
所述读数据的方法具体为:
步骤R1、定义读命令通道和读数据通道的信号;定义数据传输数据的长度,并建立读命令通道fifo队列和读数据通道fifo队列;
步骤R2、主机设备发送带有地址数据长度的第二源地址,当读命令通道fifo队列不满,将第二源地址读入读命令通道fifo队列;
步骤R3、读取读命令通道fifo队列的第二源地址,通过状态机控制将第二源地址拆分成AXI命令传输到AXI总线,AXI总线根据AXI协议将第二源地址传输至从机设备;
步骤R4、通过AXI总线将从机设备的第二源地址的第二源数据读取存入读数据通道fifo队列;
步骤R5、主机设备发送读数据信号,当读数据通道fifo队列不空,读取第二源数据。
3.如权利要求2所述的数据传输方法,其特征是:
定义写命令通道信号具体包括:
lbw_cmd_full:写命令fifo满信号,写命令fifo队列不满时进行数据传输;lbw_cmd_push:写命令有效信号,写命令有效时进行数据传输;lbw_cmd_len:写命令长度信号;lbw_cmd_addr:写命令地址,为要写入数据的第一源地址;lbw_cmd_lock:写命令锁住信号,用于限定写命令通道的使能独占访问和锁定传输;
所述步骤W2的方法具体为:主机设备发送写命令长度信号和写命令地址信号时,判断写命令fifo满信号的状态,如果写命令通道fifo不满,将写命令有效信号设置为有效信号,同时将写命令锁住信号设置为有效信号,将第一源地址写入写命令通道fifo队列。
4.如权利要求2所述的数据传输方法,其特征是:
定义写数据通道信号具体包括:
lbw_data_full:写数据fifo满信号,写数据fifo队列不满时进行数据传输;lbw_data_push:写数据有效信号,写数据有效时进行数据传输;lbw_data:写数据信号,为要写入第一源地址的数据;
所述步骤W4的方法具体为:主机设备发送写数据信号时,判断写数据fifo满信号的状态,如果写数据通道fifo不满,将写数据有效信号设置为有效信号,将第一源数据写入写数据通道fifo队列。
5.如权利要求2所述的数据传输方法,其特征是:
定义读命令通道信号具体包括:
lbr_cmd_full:读命令fifo满信号,读数据fifo队列不满时进行数据传输;lbr_cmd_push:读命令有效信号,读命令有效时进行数据的传输;lbr_cmd_addr:读命令地址,为要读数据的第二源地址;lbr_cmd_len:读命令长度信号,lbr_cmd_lock:读命令锁住信号,用于限定读命令通道的使能独占访问和锁定传输;
所述步骤R2的方法具体为:主机设备发送读命令长度信号和读命令地址信号时,判断读命令fifo满信号的状态,如果读命令通道fifo不满,将读命令有效信号设置为有效信号,同时将读命令锁住信号设置为有效信号,将第二源地址写入读命令通道fifo队列。
6.如权利要求2所述的数据传输方法,其特征是:
定义写数据通道信号具体包括:
lbr_data_empty:读数据fifo空信号,当读数据fifo队列中有数据时读取数据,lbr_data_pop读数据有效信号,当读数据有效信号有效读取数据;lbr_data:读数据信号;
所述步骤R5的方法具体为:主机设备发送读数据信号,判断读数据fifo队列是否有数据,当读数据通道fifo队列不空,设置读数据有效信号有效,主机设备读取第二源数据。
7.如权利要求2所述的数据传输方法,其特征是:所述步骤W5之后还包括写状态通道向主机设备发送写数据的状态信号,包括写完成信号和写回复信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811400182.6A CN109471824B (zh) | 2018-11-22 | 2018-11-22 | 基于axi总线的数据传输系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811400182.6A CN109471824B (zh) | 2018-11-22 | 2018-11-22 | 基于axi总线的数据传输系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109471824A true CN109471824A (zh) | 2019-03-15 |
CN109471824B CN109471824B (zh) | 2021-02-05 |
Family
ID=65672996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811400182.6A Active CN109471824B (zh) | 2018-11-22 | 2018-11-22 | 基于axi总线的数据传输系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109471824B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110389919A (zh) * | 2019-07-04 | 2019-10-29 | 苏州浪潮智能科技有限公司 | 基于risc-v处理器的异步收发传输器外设及系统 |
CN110659072A (zh) * | 2019-09-26 | 2020-01-07 | 深圳忆联信息系统有限公司 | 基于Queue结构的可插队命令下发加速方法和装置 |
CN110659236A (zh) * | 2019-09-24 | 2020-01-07 | 山东华芯半导体有限公司 | 可自主回复写应答的axi总线传输装置 |
CN110704351A (zh) * | 2019-09-24 | 2020-01-17 | 山东华芯半导体有限公司 | 基于axi总线的主机设备数据传输扩展方法 |
CN111124987A (zh) * | 2019-12-30 | 2020-05-08 | 京信通信系统(中国)有限公司 | 一种基于pcie的数据传输控制系统和方法 |
CN113297018A (zh) * | 2021-05-14 | 2021-08-24 | 山东华芯半导体有限公司 | 一种axi从机乱序传输的验证方法 |
CN113515910A (zh) * | 2021-07-12 | 2021-10-19 | 合肥芯荣微电子有限公司 | 一种基于axi总线的数据预处理方法 |
WO2021259229A1 (zh) * | 2020-06-22 | 2021-12-30 | 深圳鲲云信息科技有限公司 | 模块间通信方法及系统 |
CN114328350A (zh) * | 2021-12-23 | 2022-04-12 | 山东云海国创云计算装备产业创新中心有限公司 | 一种基于axi总线的通讯方法、装置以及介质 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070055813A1 (en) * | 2005-09-08 | 2007-03-08 | Arm Limited | Accessing external memory from an integrated circuit |
CN101477505A (zh) * | 2008-12-23 | 2009-07-08 | 北京中星微电子有限公司 | 一种主、从设备之间通过总线传输数据的方法 |
CN103714034A (zh) * | 2013-12-26 | 2014-04-09 | 中国船舶重工集团公司第七0九研究所 | 片上系统(soc)应用于个人计算机(pc)系统 |
CN104281548A (zh) * | 2013-07-03 | 2015-01-14 | 炬芯(珠海)科技有限公司 | 一种基于axi总线传输数据的方法、装置及系统 |
CN103605632B (zh) * | 2013-11-18 | 2016-06-29 | 山东大学 | 一种axi总线与ahb总线的通信方法与装置 |
CN107577636A (zh) * | 2017-09-12 | 2018-01-12 | 天津津航技术物理研究所 | 一种基于soc的axi总线接口数据传输系统及传输方法 |
CN108009065A (zh) * | 2016-10-31 | 2018-05-08 | 深圳市中兴微电子技术有限公司 | 监控axi总线的方法和装置 |
CN108121679A (zh) * | 2017-08-07 | 2018-06-05 | 鸿秦(北京)科技有限公司 | 一种嵌入式SoC系统总线及其协议转换桥接装置 |
CN108153699A (zh) * | 2017-12-21 | 2018-06-12 | 郑州云海信息技术有限公司 | 一种ahb转axi协议转换控制器设计方法 |
CN108595350A (zh) * | 2018-01-04 | 2018-09-28 | 深圳开阳电子股份有限公司 | 一种基于axi的数据传输方法和装置 |
-
2018
- 2018-11-22 CN CN201811400182.6A patent/CN109471824B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070055813A1 (en) * | 2005-09-08 | 2007-03-08 | Arm Limited | Accessing external memory from an integrated circuit |
CN101477505A (zh) * | 2008-12-23 | 2009-07-08 | 北京中星微电子有限公司 | 一种主、从设备之间通过总线传输数据的方法 |
CN104281548A (zh) * | 2013-07-03 | 2015-01-14 | 炬芯(珠海)科技有限公司 | 一种基于axi总线传输数据的方法、装置及系统 |
CN103605632B (zh) * | 2013-11-18 | 2016-06-29 | 山东大学 | 一种axi总线与ahb总线的通信方法与装置 |
CN103714034A (zh) * | 2013-12-26 | 2014-04-09 | 中国船舶重工集团公司第七0九研究所 | 片上系统(soc)应用于个人计算机(pc)系统 |
CN108009065A (zh) * | 2016-10-31 | 2018-05-08 | 深圳市中兴微电子技术有限公司 | 监控axi总线的方法和装置 |
CN108121679A (zh) * | 2017-08-07 | 2018-06-05 | 鸿秦(北京)科技有限公司 | 一种嵌入式SoC系统总线及其协议转换桥接装置 |
CN107577636A (zh) * | 2017-09-12 | 2018-01-12 | 天津津航技术物理研究所 | 一种基于soc的axi总线接口数据传输系统及传输方法 |
CN108153699A (zh) * | 2017-12-21 | 2018-06-12 | 郑州云海信息技术有限公司 | 一种ahb转axi协议转换控制器设计方法 |
CN108595350A (zh) * | 2018-01-04 | 2018-09-28 | 深圳开阳电子股份有限公司 | 一种基于axi的数据传输方法和装置 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110389919A (zh) * | 2019-07-04 | 2019-10-29 | 苏州浪潮智能科技有限公司 | 基于risc-v处理器的异步收发传输器外设及系统 |
CN110659236A (zh) * | 2019-09-24 | 2020-01-07 | 山东华芯半导体有限公司 | 可自主回复写应答的axi总线传输装置 |
CN110704351A (zh) * | 2019-09-24 | 2020-01-17 | 山东华芯半导体有限公司 | 基于axi总线的主机设备数据传输扩展方法 |
WO2021056632A1 (zh) * | 2019-09-24 | 2021-04-01 | 山东华芯半导体有限公司 | 基于axi总线的主机设备数据传输扩展方法 |
CN110659072A (zh) * | 2019-09-26 | 2020-01-07 | 深圳忆联信息系统有限公司 | 基于Queue结构的可插队命令下发加速方法和装置 |
CN110659072B (zh) * | 2019-09-26 | 2021-09-14 | 深圳忆联信息系统有限公司 | 基于Queue结构的可插队命令下发加速方法和装置 |
CN111124987B (zh) * | 2019-12-30 | 2021-06-22 | 京信通信系统(中国)有限公司 | 一种基于pcie的数据传输控制系统和方法 |
CN111124987A (zh) * | 2019-12-30 | 2020-05-08 | 京信通信系统(中国)有限公司 | 一种基于pcie的数据传输控制系统和方法 |
WO2021259229A1 (zh) * | 2020-06-22 | 2021-12-30 | 深圳鲲云信息科技有限公司 | 模块间通信方法及系统 |
CN113297018A (zh) * | 2021-05-14 | 2021-08-24 | 山东华芯半导体有限公司 | 一种axi从机乱序传输的验证方法 |
CN113297018B (zh) * | 2021-05-14 | 2022-06-03 | 山东华芯半导体有限公司 | 一种axi从机乱序传输的验证方法 |
CN113515910A (zh) * | 2021-07-12 | 2021-10-19 | 合肥芯荣微电子有限公司 | 一种基于axi总线的数据预处理方法 |
CN113515910B (zh) * | 2021-07-12 | 2024-03-12 | 合肥芯荣微电子有限公司 | 一种基于axi总线的数据预处理方法 |
CN114328350A (zh) * | 2021-12-23 | 2022-04-12 | 山东云海国创云计算装备产业创新中心有限公司 | 一种基于axi总线的通讯方法、装置以及介质 |
CN114328350B (zh) * | 2021-12-23 | 2024-06-14 | 山东云海国创云计算装备产业创新中心有限公司 | 一种基于axi总线的通讯方法、装置以及介质 |
Also Published As
Publication number | Publication date |
---|---|
CN109471824B (zh) | 2021-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109471824A (zh) | 基于axi总线的数据传输系统及方法 | |
CN103003808B (zh) | 用于访问PCI Express 兼容设备的资源的系统和方法 | |
CN102801744B (zh) | 一种通信方法及系统 | |
CN103605632A (zh) | 一种axi总线与ahb总线的通信方法与装置 | |
CN102253914B (zh) | 数据传输处理方法、装置和设备接口 | |
CN114168520A (zh) | 光纤通信总线装置、设备和系统 | |
CN116414767B (zh) | 一种对基于axi协议乱序响应的重排序方法及系统 | |
CN106126465B (zh) | 一种数据传输方法及装置 | |
CN104798010A (zh) | 至少部分的串行存储协议兼容帧转换 | |
US5898889A (en) | Qualified burst cache for transfer of data between disparate clock domains | |
CN103222286B (zh) | 路由交换装置、网络交换系统和路由交换方法 | |
CN115296743A (zh) | 光纤通信转接系统 | |
US8090893B2 (en) | Input output control apparatus with a plurality of ports and single protocol processing circuit | |
US10049076B2 (en) | Methods and systems for implementing high speed serial interface bus having inhomogeneous lane bundles and encodings | |
CN105356988A (zh) | 一种基于PCIe的全双工DMA传输方法 | |
CN109522251A (zh) | 一种基于PXIe总线的高速同步串口卡及其工作方法 | |
CN116401065A (zh) | 一种服务器、异构设备及其数据处理装置 | |
CN109145397A (zh) | 一种支持并行流水访问的外存仲裁结构 | |
CN108829631A (zh) | 一种提升多核处理器的信息管理方法 | |
CN107870885A (zh) | 通信系统、装置及方法 | |
CN1322443C (zh) | 高速数据传输的装置及方法 | |
CN114443530A (zh) | 基于TileLink的芯片互联电路及数据传输方法 | |
JPH04108242A (ja) | 通信制御装置のデータ転送方式 | |
CN111427813A (zh) | 一种基于串口的核间通讯方法、终端及存储介质 | |
US7035957B2 (en) | Bus bridge circuit, bus connection system, and buffer control method for bus bridge circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20231206 Address after: Room 803-1, North Building, Building 9, Shuntai Plaza, No. 2000 Shunhua Road, Jinan Area, China (Shandong) Pilot Free Trade Zone, Lixia District, Jinan City, Shandong Province, 250000 Patentee after: Shandong Fangcun Microelectronics Technology Co.,Ltd. Address before: 266111-1, building 5, zone a, Yuanchuang international Blue Bay Creative Park, No. 31, Xinye Road, high tech Zone, Qingdao City, Shandong Province Patentee before: QINGDAO FANGCUN MICROELECTRONIC TECHNOLOGY Co.,Ltd. |