CN113297018A - 一种axi从机乱序传输的验证方法 - Google Patents

Abstract

本发明公开一种AXI从机乱序传输的验证方法，本方法使用了随机加约束的AWID和ARID，对乱序响应的检查采用了遍历命令传输时所保存队列的方法，可在一个验证平台中同时实现多个testcase的功能验证，能够快速完成AXI从机乱序传输的验证目标。本发明将现有3种测试用例集成到了一个测试用例中，能够快速实现乱序传输验证的收敛。

Description

一种AXI从机乱序传输的验证方法

技术领域

本发明涉及一种AXI从机乱序传输的验证方法，属于片上系统（System on achip: SOC）芯片功能验证技术领域。

AXI（Advanced eXtensible Interface）总线是SOC系统广泛使用的AMBA总线的新一代高性能系统互联架构。AXI总线之所以能够实现高性能的数据传输，是由于其支持5通道并行传输，outstanding传输，乱序传输，interleave传输等关键特性。所谓乱序传输，就是在数据传输过程中，传输较快的transaction可以不必等待前面的传输较慢的transaction传完即可提前完成。乱序传输大大提高了AXI系统的传输性能，但其设计和验证的复杂度也相应增加。

对于AXI从机乱序传输的验证，一般需要包含3种testcase（测试用例），其一为同一主机对从机使用不同AWID/ARID发起传输，其二为不同主机对同一从机发起传输，其三为同一主机对从机使用相同AWID/ARID发起传输。对前两种case，从机可以采用乱序响应，验证时需要检查从机乱序传输数据是否正确。而对于第三种case，则要求从机不得使用乱序响应，只能采用顺序响应，验证时则需要检查从机有没有将传输顺序打乱。这3种testcase如果分别去验证，需要耗费较多的验证资源和仿真时间，尤其第二种case，更是需要在验证平台中例化多个AXI主机model去验证。

发明内容

为了将验证case简化，本发明提出了一种AXI从机乱序传输的验证方法，将现在技术中的3种testcase集成到了一个case中。

为了实现所述技术方案，本发明采样的技术方案是：一种AXI从机乱序传输的验证方法，本方法通过一个测试用例完成对AXI从机乱序传输的验证，实现过程为：对AXI写命令ID（AWID）和AXI读命令ID（ARID）进行随机和约束，由验证平台有选择地发起相同或不同AXI写命令ID、AXI读命令ID的传输，写传输时先将写命令存入一个写命令队列，并将写数据暂时缓存，写传输返回写响应BID和BRESP后，通过遍历写命令队列检验BID是否正确，判断写响应正确后才将缓存的写数据存入goldenMemory；读传输也将读命令存入读命令队列，待从机返回读响应RID和RRESP后，遍历读命令队列检验RID是否正确，并将读数据暂时缓存，待所有回复的RID全正确后，再将缓存的读数据与goldenMemory中的数据进行比对，验证乱序传输是否真的成功。

进一步的，AXI总线向待验证的AXI从机同时发起AXI写传输和AXI读传输，读写传输并行进行，每次写传输的空间与读传输的空间独立。

进一步的，AXI写传输包括3个并行运行的通道：AXI写命令通道、AXI写数据通道、AXI写回复通道；

AXI写传输的写命令通道以outstanding方式向AXI从机发出N次AXI写命令，每次写命令使用的AXI写命令ID随机取值，但约束这N个AXI写命令ID既要有不同值也要有相同值，将每次写命令中的关键控制信息打包成结构体类型AWCMD_s的包，并将该包压入队列AWCMD_q中；

AXI写传输的写数据通道从队列AWCMD_q中依次取得每次写命令的控制信息，包括起始地址AWADDR、写长度AWLEN、写数据单位AWSIZE、写模式AWBURST，根据这些控制信息发出每个写命令所需要的写数据WDATA，同时将写数据和写地址暂存于一个临时的写关联数组里；

AXI写传输的写回复通道接收从AXI从机的BRESP通道返回的BID和BRESP，对于收到的BID，从队列AWCMD_q中遍历其AXI写命令ID，若有与BID相同者，并且根据BRESP得出写传输正常访问成功，则将AWCMD_q队列中此AXI写命令ID对应的结构体元素删除；若在AWCMD_q中所有的AXI写命令ID都不与接收到的BID一致，则AXI从机返回的此条BRESP有误，表明AXI从机的乱序响应出错，则仿真报错并终止；

AXI写传输结束后，判断队列AWCMD_q是否为空，若为空，则表明AXI从机的写乱序响应正确，则将临时写关联数组中的所有元素写入一个golden关联数组，作为读传输进行数据比对的goldenData，若队列AWCMD_q非空，则仿真报错并终止。

进一步的，AXI读传输包括2个并行运行的通道：AXI读命令通道、AXI读数据通道；

AXI读传输的读命令通道以outstanding方式向AXI从机发出N次AXI读命令，每次读命令使用的AXI读命令ID随机取值，但约束这N个AXI读命令ID既要有不同值也要有相同值，并将每次读命令中的关键控制信息打包成结构体类型ARCMD_s的包，并将该包压入队列ARCMD_q中；

AXI读传输的读数据通道接收AXI从机的RRESP通道返回的RID、RRESP和RDATA，对于收到的RID，从队列ARCMD_q中遍历其AXI读命令ID，若有与RID相同者，并且根据RRESP得出读传输正常访问成功，则表明此次乱序读操作的返回数据RDATA有效，进而从队列ARCMD_q中读取该次读命令的控制信息，包括该次读命令的起始地址ARADDR、读长度ARLEN、读数据单位ARSIZE、读模式ARBURST，根据这些控制信息将读数据通道返回的读数据RDATA写入一个临时的读关联数组里；反之，对于收到的RID，若从ARCMD_q中遍历不到数值相同的AXI读命令ID，表明AXI从机的读乱序响应出错，则仿真报错并终止，每次从读数据通道接收到一个成功的RLAST后，将ARCMD_q中对应的结构体元素删除；

AXI读传输结束后，判断队列ARCMD_q是否为空，若为空，则表明AXI从机的读乱序响应正确，则将临时读关联数组中的所有元素与写传输的golden关联数组中对应的goldenData进行比对，判断读回的RDATA是否全部正确，进而判断乱序读传输是否真的成功；反之，若队列ARCMD_q非空，则仿真报错并终止。

进一步的，结构体类型AWCMD_s包括AXI写命令ID、写命令的起始地址AWADDR、写长度AWLEN、写数据单位AWSIZE和写模式AWBURST。

进一步的，结构体类型ARCMD_s包括AXI读命令ID、读命令的起始地址ARADDR、读长度ARLEN、读数据单位ARSIZE、读模式ARBURST。

进一步的，N的取值范围为不大于AXI从机支持的乱序深度。

本发明的有益效果：本发明提出的AXI从机乱序传输的验证方法，使用了随机加约束的AWID和ARID，对乱序响应的检查采用了遍历命令传输时所保存队列的方法，可在一个验证平台中同时实现多个testcase的功能验证，能够快速完成AXI从机乱序传输的验证目标。

附图说明

图1为AXI从机写传输乱序响应验证流程图；

图2为AXI从机读传输乱序响应验证流程图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步的说明。

实施例1

本实施例提供一种AXI从机乱序传输的验证方法，本方法将现有技术的3种testcase集成到了一个case中，通过对AXI写命令ID即AWID和AXI读命令ID即ARID的随机和约束，由验证平台有选择地发起相同或不同AWID/ARID的传输，写传输时先将写命令存入一个写命令队列，并将写数据暂时缓存。写传输返回写响应BID和BRESP后，通过遍历写命令队列检验BID是否正确，判断写响应正确后才将缓存的写数据存入goldenMemory。类似地，读传输也要将读命令存入读命令队列，待从机返回读响应RID和RRESP后，遍历读命令队列检验RID是否正确，并将读数据暂时缓存。待所有回复的RID全正确后，再将缓存的读数据与goldenMemory中的数据进行比对。

如图1、2所示，本实施例所述方法的具体实现步骤为：

1) 通过AXI总线向AXI从机（待测模块）同时发起AXI写传输和AXI读传输，读写传输并行进行，每次写传输的空间与读传输的空间独立。

2) AXI写传输，包括3个并行运行的通道：AXI写命令通道，AXI写数据通道，AXI写回复通道。

3) AXI读传输，包括2个并行运行的通道：AXI读命令通道，AXI读数据通道。

4) AXI写传输的写命令通道，以outstanding方式向AXI从机发出N(N<=AXI从机能支持的乱序深度)次AXI写命令，每次写命令使用的AWID随机取值，但要约束这N个AWID既要有不同值也要有相同值。将每次写命令中的关键控制信息打包成结构体类型AWCMD_s的包，并将该包压入队列AWCMD_q中。结构体类型AWCMD_s包括AXI写命令ID、写命令的起始地址AWADDR、写长度AWLEN、写数据单位AWSIZE和写模式AWBURST。可通过以下这段程序完成对写结构体的定义：

Typedef struct{

logic [IDWIDTH-1:0] awid；

logic [AWIDTH-1:0] awaddr；

logic [7:0] awlen；

logic 2:0] awsize；

logic [1:0] awburst；

}AWCMD_s；

5) AXI写传输的写数据通道，从步骤4中的AWCMD_q中依次取得每次写命令的起始地址AWADDR，写长度AWLEN，写数据单位AWSIZE，写模式AWBURST等控制信息，根据这些控制信息发出每个写命令所需要的写数据WDATA。其中WDATA数值随机，写数据与写命令的先后关系随机。同时，将写数据和写地址暂存于一个临时的写关联数组里。

6) AXI写传输的写回复通道，接收从AXI从机的BRESP通道返回的BID和BRESP。对于收到的BID，从步骤4的AWCMD_q中遍历其AWID，若有与BID相同者，并且BRESP=OKAY，即写传输正常访问成功，则将AWCMD_q队列中此AWID对应的结构体元素删除；若在AWCMD_q中所有的AWID都不与接收到的BID一致，则AXI从机返回的此条BRESP有误，表明AXI从机的乱序响应出错，则仿真报错并终止。

7) AXI写传输结束后，判断队列AWCMD_q是否为空，若为空，则表明AXI从机的写乱序响应正确，则将步骤5中的临时写关联数组中的所有元素写入一个golden关联数组，作为读传输进行数据比对的goldenData。若队列AWCMD_q非空，则仿真报错并终止。

8) AXI读传输的读命令通道，类似步骤4的AXI写传输的写命令通道，AXI从机发出N次AXI读命令，同样地，每次读命令使用的ARID随机取值，但要约束这N个ARID既要有不同值也要有相同值。并将每次读命令中的关键控制信息打包成结构体类型ARCMD_s的包，并将该包压入队列ARCMD_q中。结构体类型ARCMD_s包括AXI读命令ID、读命令的起始地址ARADDR、读长度ARLEN、读数据单位ARSIZE、读模式ARBURST。

可通过以下这段程序完成对读结构体的定义：

Typedef struct{

logic [IDWIDTH-1:0] arid；

logic [AWIDTH-1:0] araddr；

logic [7:0] arwlen；

logic 2:0] arsize；

logic [1:0] arburst；

}AWCMD_s；

9) AXI读传输的读数据通道，接收AXI从机的RRESP通道返回的RID、 RRESP和RDATA。对于收到的RID，从步骤8的ARCMD_q中遍历其ARID，若有与RID相同者，并且RRESP=OKAY，即读传输正常访问成功，则表明此次乱序读操作的返回数据RDATA有效，进而从ARCMD_q中读取该次读命令的起始地址ARADDR，读长度ARLEN，读数据单位ARSIZE，读模式ARBURST等控制信息，根据这些控制信息将读数据通道返回的读数据RDATA写入一个临时的读关联数组里。反之，对于收到的RID，若从ARCMD_q中遍历不到数值相同的ARID，表明AXI从机的读乱序响应出错，则仿真报错并终止。每次从读数据通道接收到一个成功的RLAST后，将ARCMD_q中对应的结构体元素删除。

10) AXI读传输结束后，判断队列ARCMD_q是否为空，若为空，则表明AXI从机的读乱序响应正确，则将步骤9中的临时读关联数组中的所有元素与步骤7的golden关联数组中对应的goldenData进行比对，判断读回的RDATA是否全部正确，进而判断乱序读传输是否真的成功。反之，若队列ARCMD_q非空，则仿真报错并终止。

本发明提出的AXI从机乱序传输的验证方法，使用了随机加约束的AWID和ARID，对乱序响应的检查采用了遍历命令传输时所保存队列的方法，可在一个验证平台中同时实现多个testcase的功能验证，能够快速完成AXI从机乱序传输的验证目标。

以上描述的仅是本发明的基本原理和优选实施例，本领域技术人员根据本发明做出的改进和替换，属于本发明的保护范围。

Claims (7)

1.一种AXI从机乱序传输的验证方法，其特征在于：本方法通过一个测试用例完成对AXI从机乱序传输的验证，实现过程为：对AXI写命令ID和AXI读命令ID进行随机和约束，由验证平台有选择地发起相同或不同AXI写命令ID、AXI读命令ID的传输，写传输时先将写命令存入一个写命令队列，并将写数据暂时缓存，写传输返回写响应BID和BRESP后，通过遍历写命令队列检验BID是否正确，判断写响应正确后才将缓存的写数据存入goldenMemory；读传输也将读命令存入读命令队列，待从机返回读响应RID和RRESP后，遍历读命令队列检验RID是否正确，并将读数据暂时缓存，待所有回复的RID全正确后，再将缓存的读数据与goldenMemory中的数据进行比对，验证乱序传输是否真的成功。

2.根据权利要求1所述的AXI从机乱序传输的验证方法，其特征在于：AXI总线向待验证的AXI从机同时发起AXI写传输和AXI读传输，读写传输并行进行，每次写传输的空间与读传输的空间独立。

3.根据权利要求2所述的AXI从机乱序传输的验证方法，其特征在于：AXI写传输包括3个并行运行的通道：AXI写命令通道、AXI写数据通道、AXI写回复通道；

AXI写传输的写命令通道以outstanding方式向AXI从机发出N次AXI写命令，每次写命令使用的AXI写命令ID随机取值，但约束这N个AXI写命令ID既要有不同值也要有相同值，将每次写命令中的关键控制信息打包成结构体类型AWCMD_s的包，并将该包压入队列AWCMD_q中；

AXI写传输的写数据通道从队列AWCMD_q中依次取得每次写命令的控制信息，包括起始地址AWADDR、写长度AWLEN、写数据单位AWSIZE、写模式AWBURST，根据这些控制信息发出每个写命令所需要的写数据WDATA，同时将写数据和写地址暂存于一个临时的写关联数组里；

AXI写传输的写回复通道接收从AXI从机的BRESP通道返回的BID和BRESP，对于收到的BID，从队列AWCMD_q中遍历其AXI写命令ID，若有与BID相同者，并且根据BRESP得出写传输正常访问成功，则将AWCMD_q队列中此AXI写命令ID对应的结构体元素删除；若在AWCMD_q中所有的AXI写命令ID都不与接收到的BID一致，则AXI从机返回的此条BRESP有误，表明AXI从机的乱序响应出错，则仿真报错并终止；

AXI写传输结束后，判断队列AWCMD_q是否为空，若为空，则表明AXI从机的写乱序响应正确，则将临时写关联数组中的所有元素写入一个golden关联数组，作为读传输进行数据比对的goldenData，若队列AWCMD_q非空，则仿真报错并终止。

4.根据权利要求2所述的AXI从机乱序传输的验证方法，其特征在于：AXI读传输包括2个并行运行的通道：AXI读命令通道、AXI读数据通道；

AXI读传输的读命令通道以outstanding方式向AXI从机发出N次AXI读命令，每次读命令使用的AXI读命令ID随机取值，但约束这N个AXI读命令ID既要有不同值也要有相同值，并将每次读命令中的关键控制信息打包成结构体类型ARCMD_s的包，并将该包压入队列ARCMD_q中；

AXI读传输的读数据通道接收AXI从机的RRESP通道返回的RID、RRESP和RDATA，对于收到的RID，从队列ARCMD_q中遍历其AXI读命令ID，若有与RID相同者，并且根据RRESP得出读传输正常访问成功，则表明此次乱序读操作的返回数据RDATA有效，进而从队列ARCMD_q中读取该次读命令的控制信息，包括该次读命令的起始地址ARADDR、读长度ARLEN、读数据单位ARSIZE、读模式ARBURST，根据这些控制信息将读数据通道返回的读数据RDATA写入一个临时的读关联数组里；反之，对于收到的RID，若从ARCMD_q中遍历不到数值相同的AXI读命令ID，表明AXI从机的读乱序响应出错，则仿真报错并终止，每次从读数据通道接收到一个成功的RLAST后，将ARCMD_q中对应的结构体元素删除；

AXI读传输结束后，判断队列ARCMD_q是否为空，若为空，则表明AXI从机的读乱序响应正确，则将临时读关联数组中的所有元素与写传输的golden关联数组中对应的goldenData进行比对，判断读回的RDATA是否全部正确，进而判断乱序读传输是否真的成功；反之，若队列ARCMD_q非空，则仿真报错并终止。

5.根据权利要求3所述的AXI从机乱序传输的验证方法，其特征在于：结构体类型AWCMD_s包括AXI写命令ID、写命令的起始地址AWADDR、写长度AWLEN、写数据单位AWSIZE和写模式AWBURST。

6.根据权利要求4所述的AXI从机乱序传输的验证方法，其特征在于：结构体类型ARCMD_s包括AXI读命令ID、读命令的起始地址ARADDR、读长度ARLEN、读数据单位ARSIZE、读模式ARBURST。

7.根据权利要求3或4所述的AXI从机乱序传输的验证方法，其特征在于：N的取值范围为不大于AXI从机支持的乱序深度。

Images