CN111427813A - 一种基于串口的核间通讯方法、终端及存储介质 - Google Patents

一种基于串口的核间通讯方法、终端及存储介质 Download PDF

Info

Publication number
CN111427813A
CN111427813A CN202010147028.3A CN202010147028A CN111427813A CN 111427813 A CN111427813 A CN 111427813A CN 202010147028 A CN202010147028 A CN 202010147028A CN 111427813 A CN111427813 A CN 111427813A
Authority
CN
China
Prior art keywords
core
serial port
data
serial
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010147028.3A
Other languages
English (en)
Inventor
李小军
吴闽华
孟庆晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Genew Technologies Co Ltd
Original Assignee
Shenzhen Genew Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Genew Technologies Co Ltd filed Critical Shenzhen Genew Technologies Co Ltd
Priority to CN202010147028.3A priority Critical patent/CN111427813A/zh
Publication of CN111427813A publication Critical patent/CN111427813A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种基于串口的核间通讯方法、终端及存储介质，所述方法包括：将CPU的串口设置为环回模式，所述环回模式为串口发送数据被串口自身接收，并根据通讯方向设置所述串口的中断信号的目的地为从核；主核通过环回模式的串口发送数据给从核，并配置串口中断从核；从核响应主核配置的中断，并读取主核发来的数据，主核与从核的通讯为半双工模式。本发明通过将CPU的串口设置为环回模式，以及利用中断信号中断内核之间的通讯，避免核间通讯中内存拷贝的过程，从而满足高性能系统的核间通讯的要求。

Description

一种基于串口的核间通讯方法、终端及存储介质
技术领域
本发明涉及嵌入式系统应用领域，尤其涉及一种基于串口的核间通讯方法、终端及存储介质。
背景技术
在嵌入式多核系统领域，存在两种技术，一是AMP(Asymmetric Multi-Processing)非对称多处理技术，另外一种是SMP(Symmetric Multi Processing)对称多处理技术；SMP系统上的每个CPU共享系统所有资源，包括串口在内，SMP系统只要一个控制台就够了；而AMP系统上的每个CPU有独立的运行代码，任务的调度也是独立的，对整个系统资源的访问也是互斥的，甚至每个CPU上运行的操作系统(OS)完全不一样。
一个硬件CPU上的两个内核，各自运行自己的操作系统和应用软件；虽然，两个内核运行各自独立的系统，但是，两个内核之间有通讯需求，这就是核间通讯。
为了实现核间通讯，通常采用以下两种方法：
如图1所示，方法一，主核与从核共享内存，即给主核与从核分配一片内存，主核与从核都可以访问该内存，其中，一个内核将需要通讯的数据写入该内存，另外一个内核从该内存中读取该数据。
如图2所示，方法二，借助网络协议进行核间通讯，主核与从核作为独立的网络节点进行互相通讯，主核系统与从核系统均可创建用于通讯的socket，若一方需要发送消息给另外一方，则需要往该方的socket写入数据，对方通过自身的socket即可收到所发送的消息。
以上两种通讯方法，都存在若干次内存拷贝的问题，并且，主核系统与从核系统均需要进行内存拷贝，在性能要求高的系统中，这两种通讯方法都不适用。
因此，现有技术还有待于改进和发展。
发明内容
本发明要解决的技术问题在于，针对现有技术中主核与从核通讯存在若干次内存拷贝的问题，本发明提供一种基于串口的核间通讯方法、终端及存储介质。
本发明解决技术问题所采用的技术方案如下：
第一方面，本发明提供一种基于串口的核间通讯方法，其中，所述基于串口的核间通讯方法包括以下步骤：
将CPU的串口设置为环回模式，所述环回模式为串口发送数据被串口自身接收，并根据通讯方向设置所述串口的中断信号的目的地为从核；
主核通过环回模式的串口发送数据给从核，并配置串口中断从核；
从核响应主核配置的中断，并读取主核发来的数据，主核与从核的通讯为半双工模式；
当通过串口将中断引向从核时，主核发送数据到串口，从核被串口的接收事件中断，从核从接收寄存器中将主核发来的数据读取出来，通讯成功；
当通过串口将中断引向主核时，从核发送数据到串口，主核被串口的接收事件中断，主核从接收寄存器中将从核发来的数据读取出来，通讯成功。
优选地，所述的基于串口的核间通讯方法，其中，所述将CPU的串口设置为环回模式，所述环回模式为串口发送数据被串口自身接收，并根据通讯方向设置所述串口的中断信号的目的地为从核，具体包括：
设置串口为环回模式，并将UMCR寄存器的比特位设置为固定值；
确定所述CPU中内核之间的通讯方向，并根据通讯目的地址设置所述串口的中断信号的目的地为从核；
将数据的开始信号分两次写入UTHR寄存器；
将数据按每次一个字节写入UTHR寄存器，直到全部写完；
将数据的结束信号分两次写入UTHR寄存器。
优选地，所述的基于串口的核间通讯方法，其中，所述基于串口的核间通讯方法还包括：
串口在从核上的中断响应函数，每次中断只接收一个字符，并将接收的字符保存到缓存中；
当整个缓存的数据满足预设条件后，获取主核发给从核的有效数据；
从核将有效数据发送给相应的模块处理。
优选地，所述的基于串口的核间通讯方法，其中，所述基于串口的核间通讯方法还包括：
设置串口为环回模式，设置指UMCR寄存器中的比特位等于固定值；
设置串口的中断信号目的地为主核；
将数据的开始信号分两次写入UTHR寄存器；
将数据按每次一个字节写入UTHR寄存器，直到全部写完；
将数据的结束信号分两次写入UTHR寄存器。
优选地，所述的基于串口的核间通讯方法，其中，所述开始信号为0xaa和0xbb；所述结束信号为0xbb和0xaa。
优选地，所述的基于串口的核间通讯方法，其中，所述基于串口的核间通讯方法还包括：
串口在主核上中断响应函数，每次中断只接收一个字符，并将接收的字符保存到缓存中；
当整个缓存的数据满足预设条件后，获取从核发给主核的有效数据；
主核将有效数据发送给相应的模块处理。
优选地，所述的基于串口的核间通讯方法，其中，所述固定值为1。
优选地，所述的基于串口的核间通讯方法，其中，所述基于串口的核间通讯方法还包括：
设置UMCR寄存器中的比特位后，写入UTHR寄存器的数据具有从URBR寄存器中读取的权限。
第二方面，本发明还提供一种终端，其中，包括处理器，以及与所述处理器连接的存储器，所述存储器存储有基于串口的核间通讯程序，所述基于串口的核间通讯程序被所述处理器执行时用于实现如第一方面所述的基于串口的核间通讯方法的操作。
第三方面，本发明还提供一种存储介质，其中，所述存储介质存储有基于串口的核间通讯程序，所述基于串口的核间通讯程序被处理器执行时用于实现如第一方面所述的基于串口的核间通讯方法的操作。
本发明采用上述技术方案具有以下效果：
本发明通过将CPU的串口设置为环回模式，所述环回模式为串口发送数据被串口自身接收，并根据通讯方向设置所述串口的中断信号的目的地为从核；主核通过环回模式的串口发送数据给从核，并配置串口中断从核；从核响应主核配置的中断，并读取主核发来的数据，主核与从核的通讯为半双工模式；当通过串口将中断引向从核时，主核发送数据到串口，从核被串口的接收事件中断，从核从接收寄存器中将主核发来的数据读取出来，通讯成功；当通过串口将中断引向主核时，从核发送数据到串口，主核被串口的接收事件中断，主核从接收寄存器中将从核发来的数据读取出来，通讯成功。本发明通过将CPU的串口设置为环回模式，以及利用中断信号中断内核之间的通讯，避免核间通讯中内存拷贝的过程，从而满足高性能系统的核间通讯的要求。
附图说明
图1是传统内核通讯方式中共享内存的通讯示意图；
图2是传统内核通讯方式中构建虚拟网口的通讯示意图；
图3是本发明实施例中基于串口的核间通讯方法的流程图；
图4是本发明实施例中主核向从核发送数据的通讯示意图；
图5是本发明实施例中从核向主核发送数据的通讯示意图；
图6是本发明实施例中基于串口的核间通讯方法较佳实施例中主核发送数据给从核的流程图；
图7是本发明实施例中基于串口的核间通讯方法较佳实施例中从核接收主核发来的串口数据的处理流程图；
图8是本发明实施例中基于串口的核间通讯方法较佳实施例中从核发送数据给主核的流程图；
图9是本发明实施例中基于串口的核间通讯方法较佳实施例中主核接收从核发来的串口数据的处理流程图；
图10是本发明实施例中终端的功能原理图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例一
针对传统的系统内核通讯方式存在的问题，本实施例提供一种基于串口的核间通讯方法，以避免核间通讯中内存拷贝的过程，从而满足高性能系统的核间通讯的要求。
如图3所示，在本实施例的一种实现方式当中，所述基于串口的核间通讯方法包括以下步骤：
步骤S10，将CPU的串口设置为环回模式，所述环回模式为串口发送数据被串口自身接收，并根据通讯方向设置所述串口的中断信号的目的地为从核；
步骤S20，主核通过环回模式的串口发送数据给从核，并配置串口中断从核；
步骤S30，从核响应主核配置的中断，并读取主核发来的数据，主核与从核的通讯为半双工模式；
步骤S40，当通过串口将中断引向从核时，主核发送数据到串口，从核被串口的接收事件中断，从核从接收寄存器中将主核发来的数据读取出来，通讯成功；
步骤S50，当通过串口将中断引向主核时，从核发送数据到串口，主核被串口的接收事件中断，主核从接收寄存器中将从核发来的数据读取出来，通讯成功。
具体地，本发明利用CPU的其中一个串口，将其设置为环回模式(loopback)，串口自己发送的数据被自己收到；串口在收到数据后，会触发中断给CPU，在双核系统中，中断信号可以配置是给主核或者是给从核。
双核通讯的原理是：主核通过环回串口发送数据，然后配置串口中断从核，于是从核响应中断并读取主核发来的数据。因为中断在一个时刻只能给一个CPU内核，所以该通讯是半双工模式，半双工(Half Duplex)数据传输指数据可以在一个信号载体的两个方向上传输，但是不能同时传输；例如，在一个局域网上使用具有半双工传输的技术，一个工作站可以在线上发送数据，然后立即在线上接收数据，这些数据来自数据刚刚传输的方向；像全双工传输一样，半双工包含一个双向线路(线路可以在两个方向上传递数据)。
其中，设置UMCR(Modem Control Registers)寄存器中的LOOP比特位后，写入寄存器UTHR(Transmitter Holding Registers)的数据，可以从URBR(Receiver BufferRegisters)寄存器中读取。
进一步地，如图4所示，串口UART1的中断引向从核，主核CPU发送数据到串口UART1，由于串口内部环回了，从核立刻被串口UART1的接收事件中断，从核从接收寄存器中把主核发来的数据读取出来，通讯成功。
进一步地，如图5所示，串口UART1的中断引向主核，从核CPU发送数据到串口UART1，由于串口内部环回了，主核立刻被串口UART1的接收事件中断，主核从接收寄存器中把从核发来的数据读取出来，通讯成功。
进一步地，如图6所示，主核发送数据给从核的流程：
先设置串口UART1为环回模式，UMCR寄存器中的比特LOOP等于1；设置串口UART1的中断信号IRQ0目的地为从核；先增加数据的开始信号0xaa,0xbb，分两次写入寄存器UTHR；接着将数据按每次一个字节写入UTHR寄存器，直到全部写完；最后增加数据的结束信号0xbb,0xaa，分两次写入寄存器UTHR；发送完毕，则发送成功。
进一步地，如图7所示，从核接收主核发来的串口数据的处理流程：
串口UART1在从核上的中断响应函数，每次中断只接收一个字符；接收的字符保存到一个缓存中；当整个缓存的数据满足0xaa,0xbb，…，0xbb,0xaa后，省略号部分的数据即是主核发给从核的有效数据；将有效数据发送给相应的模块处理；成功接收从核的数据并处理。
进一步地，如图8所示，从核发送数据给主核的流程：
先设置串口UART1为环回模式，UMCR寄存器中的比特LOOP等于1；设置串口UART1的中断信号IRQ0目的地为主核；先增加数据的开始信号0xaa,0xbb，分两次写入寄存器UTHR；接着将数据按每次一个字节写入UTHR寄存器，直到全部写完；最后增加数据的结束信号0xbb,0xaa，分两次写入寄存器UTHR；发送完毕，则发送成功。
进一步地，如图9所示，主核接收从核发来的串口数据的处理流程：
串口UART1在主核上的中断响应函数，每次中断只接收一个字符；接收的字符保存到一个缓存中；当整个缓存的数据满足0xaa,0xbb，…，0xbb,0xaa后，省略号部分的数据即是从核发给主核的有效数据；将有效数据发送给相应的模块处理；成功接收从核发来的数据并处理。
在本实施例中，所述基于串口的核间通讯方法应用于终端中，所述终端包括但不限于移动终端以及计算机等设备；其中，所述终端所使用的系统为AMP嵌入式多核系统。
本实施例通过将CPU的串口设置为环回模式，避免核间通讯中内存拷贝的过程，从而满足高性能系统的核间通讯的要求。
实施例二
进一步地，如图10所示，基于串口的核间通讯方法，本发明还相应提供了一种终端，所述终端包括处理器10、存储器20及显示器30。图10仅示出了终端的部分组件，但是应理解的是，并不要求实施所有示出的组件，可以替代的实施更多或者更少的组件。
所述存储器20在一些实施例中可以是所述终端的内部存储单元，例如终端的硬盘或内存。所述存储器20在另一些实施例中也可以是所述终端的外部存储设备，例如所述终端上配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(SecureDigital,SD)卡，闪存卡(Flash Card)等。进一步地，所述存储器20还可以既包括所述终端的内部存储单元也包括外部存储设备。所述存储器20用于存储安装于所述终端的应用软件及各类数据，例如所述安装终端的程序代码等。所述存储器20还可以用于暂时地存储已经输出或者将要输出的数据。在一实施例中，存储器20上存储有基于串口的核间通讯程序40，该基于串口的核间通讯程序40可被处理器10所执行，从而实现本申请中基于串口的核间通讯方法。
所述处理器10在一些实施例中可以是一中央处理器(Central Processing Unit,CPU)，微处理器或其他数据处理芯片，用于运行所述存储器20中存储的程序代码或处理数据，例如执行所述基于串口的核间通讯方法等。
所述显示器30在一些实施例中可以是LED显示器、液晶显示器、触控式液晶显示器以及OLED(Organic Light-Emitting Diode，有机发光二极管)触摸器等。所述显示器30用于显示在所述终端的信息以及用于显示可视化的用户界面。所述终端的部件10-30通过系统总线相互通信。
在一实施例中，当处理器10执行所述存储器20中基于串口的核间通讯程序40时实现以下步骤：
将CPU的串口设置为环回模式，所述环回模式为串口发送数据被串口自身接收，并根据通讯方向设置所述串口的中断信号的目的地为从核；
主核通过环回模式的串口发送数据给从核，并配置串口中断从核；
从核响应主核配置的中断，并读取主核发来的数据，主核与从核的通讯为半双工模式；
当通过串口将中断引向从核时，主核发送数据到串口，从核被串口的接收事件中断，从核从接收寄存器中将主核发来的数据读取出来，通讯成功；
当通过串口将中断引向主核时，从核发送数据到串口，主核被串口的接收事件中断，主核从接收寄存器中将从核发来的数据读取出来，通讯成功。
所述将CPU的串口设置为环回模式，所述环回模式为串口发送数据被串口自身接收，并根据通讯方向设置所述串口的中断信号的目的地为从核，具体包括：
设置串口为环回模式，并将UMCR寄存器的比特位设置为固定值；
确定所述CPU中内核之间的通讯方向，并根据通讯目的地址设置所述串口的中断信号的目的地为从核；
将数据的开始信号分两次写入UTHR寄存器；
将数据按每次一个字节写入UTHR寄存器，直到全部写完；
将数据的结束信号分两次写入UTHR寄存器。
所述基于串口的核间通讯方法还包括：
串口在从核上的中断响应函数，每次中断只接收一个字符，并将接收的字符保存到缓存中；
当整个缓存的数据满足预设条件后，获取主核发给从核的有效数据；
从核将有效数据发送给相应的模块处理。
所述基于串口的核间通讯方法还包括：
设置串口为环回模式，设置指UMCR寄存器中的比特位等于固定值；
设置串口的中断信号目的地为主核；
将数据的开始信号分两次写入UTHR寄存器；
将数据按每次一个字节写入UTHR寄存器，直到全部写完；
将数据的结束信号分两次写入UTHR寄存器。
所述开始信号为0xaa和0xbb；所述结束信号为0xbb和0xaa。
所述基于串口的核间通讯方法还包括：
串口在主核上中断响应函数，每次中断只接收一个字符，并将接收的字符保存到缓存中；
当整个缓存的数据满足预设条件后，获取从核发给主核的有效数据；
主核将有效数据发送给相应的模块处理。
所述固定值为1。
所述基于串口的核间通讯方法还包括：
设置UMCR寄存器中的比特位后，写入UTHR寄存器的数据具有从URBR寄存器中读取的权限。
实施例三
本实施例提供一种存储介质，其中，所述存储介质存储有基于串口的核间通讯程序，所述基于串口的核间通讯程序被处理器执行时用于实现如实施例一所述的基于串口的核间通讯方法的操作；具体如上所述。
综上所述，本发明提供了一种基于串口的核间通讯方法、终端及存储介质，所述方法包括：将CPU的串口设置为环回模式，所述环回模式为串口发送数据被串口自身接收，并根据通讯方向设置所述串口的中断信号的目的地为从核；主核通过环回模式的串口发送数据给从核，并配置串口中断从核；从核响应主核配置的中断，并读取主核发来的数据，主核与从核的通讯为半双工模式；当通过串口将中断引向从核时，主核发送数据到串口，从核被串口的接收事件中断，从核从接收寄存器中将主核发来的数据读取出来，通讯成功；当通过串口将中断引向主核时，从核发送数据到串口，主核被串口的接收事件中断，主核从接收寄存器中将从核发来的数据读取出来，通讯成功。
本发明通过将CPU的串口设置为环回模式，以及利用中断信号中断内核之间的通讯，避免核间通讯中内存拷贝的过程，从而满足高性能系统的核间通讯的要求。
当然，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关硬件(如处理器，控制器等)来完成，所述的程序可存储于一计算机可读取的存储介质中，所述程序在执行时可包括如上述各方法实施例的流程。其中所述的存储介质可为存储器、磁碟、光盘等。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种基于串口的核间通讯方法，其特征在于，所述基于串口的核间通讯方法包括以下步骤：
将CPU的串口设置为环回模式，所述环回模式为串口发送数据被串口自身接收，并根据通讯方向设置所述串口的中断信号的目的地为从核；
主核通过环回模式的串口发送数据给从核，并配置串口中断从核；
从核响应主核配置的中断，并读取主核发来的数据，主核与从核的通讯为半双工模式；
当通过串口将中断引向从核时，主核发送数据到串口，从核被串口的接收事件中断，从核从接收寄存器中将主核发来的数据读取出来，通讯成功；
当通过串口将中断引向主核时，从核发送数据到串口，主核被串口的接收事件中断，主核从接收寄存器中将从核发来的数据读取出来，通讯成功。
2.根据权利要求1所述的基于串口的核间通讯方法，其特征在于，所述将CPU的串口设置为环回模式，所述环回模式为串口发送数据被串口自身接收，并根据通讯方向设置所述串口的中断信号的目的地为从核，具体包括：
设置串口为环回模式，并将UMCR寄存器的比特位设置为固定值；
确定所述CPU中内核之间的通讯方向，并根据通讯目的地址设置所述串口的中断信号的目的地为从核；
将数据的开始信号分两次写入UTHR寄存器；
将数据按每次一个字节写入UTHR寄存器，直到全部写完；
将数据的结束信号分两次写入UTHR寄存器。
3.根据权利要求1所述的基于串口的核间通讯方法，其特征在于，所述基于串口的核间通讯方法还包括：
串口在从核上的中断响应函数，每次中断只接收一个字符，并将接收的字符保存到缓存中；
当整个缓存的数据满足预设条件后，获取主核发给从核的有效数据；
从核将有效数据发送给相应的模块处理。
4.根据权利要求1所述的基于串口的核间通讯方法，其特征在于，所述基于串口的核间通讯方法还包括：
设置串口为环回模式，设置指UMCR寄存器中的比特位等于固定值；
设置串口的中断信号目的地为主核；
将数据的开始信号分两次写入UTHR寄存器；
将数据按每次一个字节写入UTHR寄存器，直到全部写完；
将数据的结束信号分两次写入UTHR寄存器。
5.根据权利要求2或4所述的基于串口的核间通讯方法，其特征在于，所述开始信号为0xaa和0xbb；所述结束信号为0xbb和0xaa。
6.根据权利要求1所述的基于串口的核间通讯方法，其特征在于，所述基于串口的核间通讯方法还包括：
串口在主核上中断响应函数，每次中断只接收一个字符，并将接收的字符保存到缓存中；
当整个缓存的数据满足预设条件后，获取从核发给主核的有效数据；
主核将有效数据发送给相应的模块处理。
7.根据权利要求2或4所述的基于串口的核间通讯方法，其特征在于，所述固定值为1。
8.根据权利要求2或4所述的基于串口的核间通讯方法，其特征在于，所述基于串口的核间通讯方法还包括：
设置UMCR寄存器中的比特位后，写入UTHR寄存器的数据具有从URBR寄存器中读取的权限。
9.一种终端，其特征在于，包括处理器，以及与所述处理器连接的存储器，所述存储器存储有基于串口的核间通讯程序，所述基于串口的核间通讯程序被所述处理器执行时用于实现如权利要求1-8任一项所述的基于串口的核间通讯方法的操作。
10.一种存储介质，其特征在于，所述存储介质存储有基于串口的核间通讯程序，所述基于串口的核间通讯程序被处理器执行时用于实现如权利要求1-8任一项所述的基于串口的核间通讯方法的操作。
CN202010147028.3A 2020-03-05 2020-03-05 一种基于串口的核间通讯方法、终端及存储介质 Pending CN111427813A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010147028.3A CN111427813A (zh) 2020-03-05 2020-03-05 一种基于串口的核间通讯方法、终端及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010147028.3A CN111427813A (zh) 2020-03-05 2020-03-05 一种基于串口的核间通讯方法、终端及存储介质

Publications (1)

Publication Number Publication Date
CN111427813A true CN111427813A (zh) 2020-07-17

Family

ID=71546140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010147028.3A Pending CN111427813A (zh) 2020-03-05 2020-03-05 一种基于串口的核间通讯方法、终端及存储介质

Country Status (1)

Country Link
CN (1) CN111427813A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113204438A (zh) * 2021-03-24 2021-08-03 深圳震有科技股份有限公司 一种amp系统核间通讯方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114272A (zh) * 2007-01-22 2008-01-30 北京中星微电子有限公司 一种可实现芯片内多核间通信的芯片及通信方法
CN101170511A (zh) * 2007-11-20 2008-04-30 中兴通讯股份有限公司 嵌入式操作系统中实现多核处理器通信的装置及方法
CN101894092A (zh) * 2010-07-28 2010-11-24 杭州华三通信技术有限公司 多核cpu及其核间通信方法
US20130227243A1 (en) * 2012-02-23 2013-08-29 Freescale Semiconductor, Inc Inter-partition communication in multi-core processor
CN110545319A (zh) * 2019-08-23 2019-12-06 武汉久同智能科技有限公司 一种SoC核系统的设计和核间任务通信的实现方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114272A (zh) * 2007-01-22 2008-01-30 北京中星微电子有限公司 一种可实现芯片内多核间通信的芯片及通信方法
CN101170511A (zh) * 2007-11-20 2008-04-30 中兴通讯股份有限公司 嵌入式操作系统中实现多核处理器通信的装置及方法
CN101894092A (zh) * 2010-07-28 2010-11-24 杭州华三通信技术有限公司 多核cpu及其核间通信方法
US20130227243A1 (en) * 2012-02-23 2013-08-29 Freescale Semiconductor, Inc Inter-partition communication in multi-core processor
CN110545319A (zh) * 2019-08-23 2019-12-06 武汉久同智能科技有限公司 一种SoC核系统的设计和核间任务通信的实现方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113204438A (zh) * 2021-03-24 2021-08-03 深圳震有科技股份有限公司 一种amp系统核间通讯方法及系统

Similar Documents

Publication Publication Date Title
CN109933438B (zh) 高速共享内存数据收发系统
WO2021244194A1 (zh) 寄存器的读写方法、芯片、子系统、寄存器组及终端
US20090119460A1 (en) Storing Portions of a Data Transfer Descriptor in Cached and Uncached Address Space
US9246861B2 (en) Locality mapping in a distributed processing system
US7783817B2 (en) Method and apparatus for conditional broadcast of barrier operations
TWI516942B (zh) 分配位址至互連上之裝置
CN104731635A (zh) 一种虚拟机访问控制方法,及虚拟机访问控制系统
CN102890622A (zh) 一种基于协处理器的sata控制器
CN102073611A (zh) 一种i2c总线控制系统及方法
CN110880998A (zh) 一种基于可编程器件的报文传输方法及装置
CN112698909A (zh) 用于经由虚拟总线编码传送遥测信息的系统、装置和方法
CN110795369B (zh) 基于gpio管脚实现mdio从机功能的方法及终端
US20140149528A1 (en) Mpi communication of gpu buffers
US20130311699A1 (en) Operations using direct memory access
CN112506676B (zh) 进程间的数据传输方法、计算机设备和存储介质
CN111427813A (zh) 一种基于串口的核间通讯方法、终端及存储介质
CN110795373B (zh) 一种i2c总线到并行总线的转换方法、终端及存储介质
CN111427815A (zh) 一种基于spi接口的核间通讯方法、终端及存储介质
CN109189705B (zh) 一种usb扩展方法、装置、设备、存储介质及系统
CN111427806A (zh) 一种双核amp系统共用串口的方法、存储介质及智能终端
CN109582634B (zh) 总线系统
CN116566761A (zh) Spi双主机共享仲裁系统及方法
CN111190840A (zh) 基于现场可编程门阵列控制的多方中央处理器通信架构
KR20050080704A (ko) 프로세서간 데이터 전송 장치 및 방법
CN113886297B (zh) 一种基于dma的spi并发通讯se装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200717