CN101114272A - 一种可实现芯片内多核间通信的芯片及通信方法 - Google Patents
一种可实现芯片内多核间通信的芯片及通信方法 Download PDFInfo
- Publication number
- CN101114272A CN101114272A CNA2007101406309A CN200710140630A CN101114272A CN 101114272 A CN101114272 A CN 101114272A CN A2007101406309 A CNA2007101406309 A CN A2007101406309A CN 200710140630 A CN200710140630 A CN 200710140630A CN 101114272 A CN101114272 A CN 101114272A
- Authority
- CN
- China
- Prior art keywords
- nuclear
- arm
- dsp
- shared storage
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 98
- 230000006854 communication Effects 0.000 title abstract description 38
- 238000004891 communication Methods 0.000 title abstract description 37
- 230000002093 peripheral effect Effects 0.000 claims description 107
- 230000008569 process Effects 0.000 claims description 76
- 239000004575 stone Substances 0.000 claims description 30
- 238000012544 monitoring process Methods 0.000 claims description 27
- 238000013507 mapping Methods 0.000 claims description 15
- 230000006870 function Effects 0.000 claims description 7
- 238000012163 sequencing technique Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000003993 interaction Effects 0.000 abstract description 5
- 230000007246 mechanism Effects 0.000 abstract description 3
- 230000003111 delayed effect Effects 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 239000003999 initiator Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000013500 data storage Methods 0.000 description 4
- 238000012795 verification Methods 0.000 description 3
- 238000007726 management method Methods 0.000 description 2
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Multi Processors (AREA)
Abstract
本发明公开了一种可实现芯片内多核间，如ARM核和DSP核间通信的芯片及通信方法，包含：ARM核、DSP核及共享存储器，且芯片内设置有共享存储器，提供数据收发缓存区域，特别是提供数据共享的通道，ARM核和DSP核通过向共享存储器中的由ARM核/DSP核预设的地址单元写入数据，并通知对方读取，从而在共享存储器中进行数据的收发和交互，实现了双核之间数据共享、数据交互及中断交互的通信机制，数据读写操作快、延时小、实时性强。
Description
技术领域
本发明涉及无线移动终端通信技术，特别涉及一种可实现芯片内的多核之间，特别是ARM核和DSP核之间通信的芯片及通信方法。
背景技术
随着大规模集成电路技术和移动通信技术的迅速发展，人们对智能仪器、测试系统、通信系统及控制系统实时性信号处理的要求也不断提高，对系统高性能、高速率、低延时的要求也越来越迫切，基于高级精简指令计算机(ARM，Advanced RISC Machines)技术和数字信号处理器(DSP，DigitalSignal Processor)技术发展起来的芯片系统(SOC，System On Chip)技术可以较好地满足人们对实时信号处理的要求，满足工业现场及各种测量仪器及智能控制系统中对数据的实时性、高效性的通信要求。
在SOC系统中，ARM核作为主处理器，提供一系列内核、体系扩展、微处理器和系统芯片方案，实现对系统事务的管理和控制，DSP核作为协处理器，采用加强的哈佛总线结构，具有强大的数据处理能力和较高的运行速度，以数字信号来处理大量信息，执行计算密集型操作，完成信号处理、分析及信息融合，然后将处理后的数字信号与ARM核进行通信，再由ARM核管理和控制外部设备。
ARM核与DSP核分别具有自己的总线，因此它们之间的通信和数据交换一般通过芯片外的外置式直接存储器(DMA，Direct Memory Access)进行数据的搬运和传输。
因此上述通信和数据交换过程中，涉及较为复杂的控制逻辑电路及协议。而且，DMA采用外置式，与ARM核和DSP核电路存在一定的距离；此外，DSP运算中一般需进行大块的数据搬移，这些因素加大了数据传输的延时，因此，造成ARM核与DSP核之间的通信和数据交换存在一定的延时，实时性不够好，影响了系统的通信速度和通信质量。
另外，目前芯片内的ARM核和DSP核的总线上均挂有一些外设，如音视频处理芯片内，ARM核具有通用异步收发(URAT，Universal AsynchronousReceiver-Transmitters)串口、脉宽调制器(PWM，Pulse Width Modulation)等外设，DSP核具有音频设备(Audio Device)，包括麦克等、I2S接口等外设。ARM核和DSP核可以各自通过自己的总线独立的访问自己的外设，对其进行操作。但是如果ARM核/DSP核要向对方的外设传输数据，却只能通过DMA将数据传输到DSP核/ARM核上，转变为DSP核/ARM核操作自己的外设的形式实现。这种访问的过程显然也影响系统的通信速度。
发明内容
有鉴于此，本发明的一个主要目的在于提供一种可实现ARM核和DSP核通信的芯片，降低信号实时处理的延迟。
本发明的另一目的在于提供一种可实现芯片内ARM核和DSP核通信的方法，提高信号的实时处理速度。
本发明的再一目的在于提供一种可实现芯片内多核之间通信的芯片。
为达到上述目的的第一个方面，本发明提供了一种可实现ARM核和DSP核通信的芯片，其中设置有ARM核和DSP核，该芯片内还设置有共享存储器，其中，
共享存储器，分别与ARM核和DSP核连接，用于接受来自ARM核和DSP核的数据读写指令，提供数据共享；
ARM核，向共享存储器中的由ARM核预设的地址单元写入数据，完成后通知DSP核从该预设的地址单元读取数据；或获取来自DSP核的通知，并根据该通知，从共享存储器中由DSP核预设的地址单元读出数据；
DSP核，向共享存储器中由DSP核预设的地址单元写入数据，完成后通知ARM核从该预设的地址单元读取数据；或获取来自ARM核的通知，并根据该通知，从共享存储器中由ARM核预设的地址单元读出数据。
进一步的，所述共享存储器内可以设置有中断寄存器，所述芯片内还可以设置有中断控制单元ICU和中断控制器ICTL，其中，
共享存储器的中断寄存器用于接收来自ARM核/DSP核向DSP核/ARM核发出的第二中断请求信号，并产生相应的中断信号输出；
ICU，与所述DSP核及中断寄存器连接，用于接收所述中断寄存器根据来自ARM核的第二中断请求信号输出的中断信号sharm_dsp_intr，调用相应的服务例程序，向DSP核输出，DSP核执行接收到的服务例程序，从共享存储器中由ARM核预设的地址单元读出数据；
ICTL，与所述ARM核及中断寄存器连接，用于接收所述中断寄存器根据来自DSP核的第二中断请求输出的中断信号sharm_arm_intr，调用相应的服务例程序，向ARM核输出，ARM核执行接收到的服务例程序，从共享存储器中由DSP核预设的地址单元读出数据。
较佳的，所述中断寄存器进一步可以用于接收ARM核输出的第一中断请求信号，并作为ARM核中断控制信号转发至DSP核，DSP核接收ARM核中断控制信号后，将不对共享存储器中当前被ARM核进行写操作的由ARM核预设的地址单元执行任何操作；
所述中断寄存器还可用于接收DSP核输出的第一中断请求信号，并作为DSP核中断控制信号转发至ARM核，ARM核接收DSP核中断控制信号后，将不对共享存储器中当前被DSP核进行写操作的由DSP核预设的地址单元执行任何操作。
较佳的，所述DSP核/ARM核进一步可以用于当读取完共享存储器中由ARM核/DSP核预设的地址单元的数据后，向ICU/ICTL及共享存储器的中断寄存器输出清除中断请求信号；
共享存储器的中断寄存器接收清除中断请求信号，清除中断信号sharm_arm_intr和中断信号sharm_dsp_intr；
ICU/ICTL根据接收到的清除中断请求信号，将其向DSP核/ARM核输出的信号清除。
较佳的，所述共享存储器包括：ARM共享区、DSP共享区及共享RAM区，其中，
ARM共享区，接收ARM核输出的数据并存储，将数据输出到DSP核；
DSP共享区，接收DSP核输出的数据并存储，将数据输出到ARM核；
共享RAM区，设置有DSP中断寄存器和ARM中断寄存器，其中，DSP中断寄存器用于接收ARM核输出的ARM核第一中断请求信号及ARM核第二中断请求信号，相应产生ARM核中断控制信号和中断信号sharm_dsp_intr，输出至ICU；ARM中断寄存器用于接收DSP核输出的DSP核第一中断请求信号及DSP核第二中断请求信号，相应产生DSP核中断控制信号和中断信号sharm_arm_intr，输出至ICTL。
较佳的，所述共享存储器进一步可以包括Bridge模块，所述共享存储器中进一步存储有ARM核的外设和DSP核的外设的地址映射表，Bridge模块，接收来自ARM核/DSP核对DSP核/ARM核的外设的操作请求信息，根据该操作请求信息，从共享存储器中地址映射表查找出被操作外设的物理地址，并向该物理地址输出操作请求以实现对外设的交叉访问，同时向DSP核/ARM核发出操作禁令，DSP核/ARM核接收到操作禁令后将不再操作该外设。
进一步的，所述芯片内置有当前状态寄存器CPR，用于监测ARM核/DSP核当前状态，输出监测时钟信号；
所述Bridge模块进一步用于交叉访问外设的超时保护：
Bridge模块接收芯片内CPR输出的监测时钟信号，并监测对所述外设的物理地址执行的操作，如果预定个数的监测时钟内的操作请求未完成，Bridge模块将自动放弃操作请求，向ARM核/DSP核返回错误提示，同时向DSP核/ARM核输出解除禁令信息，解除DSP核/ARM核对外设的操作禁令。
较佳的，所述共享存储器可以为双口随机存储器DRAM或双口直接存储器DDMA或双口闪存DFLASH或双口同步动态存储器DSDRAM。
较佳的，所述ARM核通过ARM总线连接共享存储器，所述DSP核通过DSP总线与所述共享存储器连接；所述Bridge模块采用共享存储器的外围逻辑电路实现。
为达到上述目的的另一个方面，本发明提供了一种用于如前所述芯片的可实现芯片内ARM核和DSP核通信的方法，该方法包括：
A：ARM核/DSP核向共享存储器中的由ARM核/DSP核预设的地址单元写入数据，完成后通知DSP核/ARM核从该预设的地址单元读取数据；
B：DSP核/ARM核获取来自ARM核/DSP核的通知，并根据该通知，从共享存储器中由ARM核/DSP核预设的地址单元读出数据。
所述步骤A进一步可包括：ARM核/DSP核向共享存储器中的由ARM核/DSP核预设的地址单元写入数据，向共享存储器的DSP/ARM中断寄存器发起ARM核/DSP核第一中断请求，DSP/ARM中断寄存器输出ARM核/DSP核中断控制信号，经ICU/ICTL转发至DSP核/ARM核，DSP核/ARM核接收ARM核/DSP核中断控制信号后，将不对共享存储器中当前被ARM核/DSP核进行写操作的预设地址单元执行任何操作；写数据完成后向共享存储器的DSP/ARM中断寄存器发起中断请求，共享存储器的DSP/ARM中断寄存器向ICU/ICTL输出中断信号，ICU/ICTL接收中断信号，输出调用服务例程序信息，通知DSP核/ARM核从该预设的地址单元读取数据；
所述步骤B进一步可包括：DSP核/ARM核接收调用服务例程序信息，进入相应的中断子程序，从共享存储器中由ARM核/DSP核预设的地址单元读出数据，向共享存储器的ARM/DSP中断寄存器发起DSP核/ARM核第一中断请求，ARM/DSP中断寄存器输出DSP核/ARM核中断控制信号，经ICTL/ICU转发至ARM核/DSP核，ARM核/DSP核接收DSP核/ARM核中断控制信号后，将不对共享存储器中当前被DSP核/ARM核进行读操作的预设地址单元执行任何操作。
所述ICU/ICTL接收中断信号，输出调用服务例程序信息进一步可包括：如果ICU/ICTL接收的中断信号个数为一个，根据中断信号调用相应的服务例程序，输出调用服务例程序信息；如果ICU/ICTL接收的中断信号个数为一个以上，对中断信号进行中断判优后输出相应的服务例程序。
所述对中断信号进行中断判优后输出具体可为：预设软件中断判优方式，通过ICU/ICTL中软件设置中断信号优先级，根据中断信号排定优先级顺序，以优先级先后顺序调用相应的服务例程序，输出调用服务例程序信息。
进一步可包括交叉访问对方外设的步骤，即所述ARM核/DSP核通过Bridge模块对ARM核外设/DSP核外设进行操作，其具体可以为：预先在共享存储器内存储ARM核外设和DSP核外设的地址映射表；访问外设时，ARM核/DSP核发送操作请求信息，Bridge模块接收操作请求信息，从共享存储器中查找地址映射表，得到相应外设的物理地址，并向该物理地址输出操作请求信息，同时向DSP核/ARM核发出操作禁令，所述DSP核/ARM核接收到操作禁令后将不再操作该外设。
所述Bridge模块接收操作请求信息后进一步可以包括：接收CPR输出的监测时钟信号，监测对所述外设的物理地址执行的操作，如果预定个数的监测时钟内的操作请求未完成，Bridge模块将自动放弃操作请求，向ARM核/DSP核返回错误提示，向DSP核/ARM核输出解除禁令信息，解除DSP核/ARM核对所述外设的操作禁令。
所述对ARM核外设/DSP核外设进行操作进一步可包括：当ARM核/DSP核执行操作请求完毕后，向Bridge模块发送操作请求完成信息，Bridge模块进行转发，DSP核/ARM核接收操作请求完成信息，解除DSP核/ARM核对所述外设的操作禁令。
所述从共享存储器中由ARM核/DSP核预设的地址单元读出数据进一步可包括：DSP核/ARM核读完预设的地址单元数据后，清除中断信号sharm_arm_intr和中断信号sharm_dsp_intr；主要为：DSP核/ARM核向ICU/ICTL及共享存储器的中断寄存器输出清除中断请求信号，ICU/ICTL根据清除中断请求信号将其向DSP核/ARM核输出的信号清除，共享存储器的中断寄存器接收清除中断请求信号，清除中断信号sharm_arm_intr和中断信号sharm_dsp_intr。
为了达到本发明的第三目的，本发明还提供一种可实现芯片内多核之间通信的芯片，其中至少设置有第一处理核和第二处理核，且所述第一处理核具有第一总线，第二处理核具有第二总线，该芯片内还设置有共享存储器，其中：
共享存储器，分别与第一处理核和第二处理核通过芯片内总线连接，用于接受来第一处理核和第二处理核的数据读写指令，提供数据共享；
第一处理核，向共享存储器中的由第一处理核预设的地址单元写入数据，完成后通知第二处理核从该预设的地址单元读取数据；或获取来自第二处理核的通知，并根据该通知，从共享存储器中由第二处理核预设的地址单元读出数据；
第二处理核，向共享存储器中由第二处理核预设的地址单元写入数据，完成后通知第一处理核从该预设的地址单元读取数据；或获取来自第一处理核的通知，并根据该通知，从共享存储器中由第一处理核预设的地址单元读出数据。
所述共享存储器进一步包括Bridge模块，所述共享存储器中进一步存储有第一处理核的外设和第二处理核的外设的地址映射表，所述Bridge模块，接收来自第一处理核/第二处理核对第二处理核/第一处理核的外设的操作请求信息，根据该操作请求信息，从共享存储器中地址映射表查找出被操作外设的物理地址，并将操作请求向该物理地址发出以实现对外设的交叉访问，同时向第二处理核/第一处理核发出操作禁令，所述第二处理核/第一处理核接收到操作禁令后将不再操作该外设。
较佳的，还可包括第三处理核，所述第三处理核通过其第三总线与所述共享存储器连接，并共享所述共享存储器内的数据；
所述第一处理核、第二处理核、第三处理核均具有中断控制器，以通过中断方式及中断判优实现对所述共享存储器内的数据的访问。
由上述的技术方案可见，本发明提供的可实现芯片内多核间，如在ARM核和DSP核间通信的芯片及通信方法，其在芯片内设置共享存储器，提供数据收发缓存区域，特别是提供数据共享的通道，ARM核和DSP核通过向共享存储器中的由ARM核/DSP核预设的地址单元写入数据，并通知对方读取，通讯方式可以通过中断方式，DSP核/ARM核按照中断信号进入相应中断子程序，在共享存储器中进行数据的收发和交互。进一步的，本发明还可利用共享存储器中设置的Bridge模块，建立芯片内直接交叉访问对方外设的数据通道，实现了双核及多核之间数据共享、数据交互、中断交互、互锁保护及中断判优的通信机制和有效互访，数据读写操作快、延时小、实时性强。
附图说明
图1是本发明可实现ARM核和DSP核通信的芯片一个较佳实施例的结构示意图；
图2是本发明可实现ARM核和DSP核通信的芯片另一个较佳实施例的结构示意图；
图3是本发明可实现ARM核和DSP核通信的芯片实现互锁保护的具体实施例的结构示意图；
图4是本发明可实现ARM核和DSP核通信的方法的具体实施例流程示意图
图5是本发明ARM核和DSP核访问外设的方法的具体实施例的流程示意图。
具体实施方式
本发明的核心思想是：在芯片内设置共享存储器，提供数据收发缓存区域，特别是提供数据共享的通道，芯片内的不同处理核通过向共享存储器中的预设的地址单元写入数据，并通知对方读取，从而在共享存储器中进行数据的收发和交互，实现不同处理核之间的通信，数据读写操作快，实时性强。
进一步的，通过该共享存储器，以及共享存储器的Bridge模块，建立芯片内不同内核直接交叉访问对方外设的数据通道。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明作进一步地详细描述。
图1是本发明可实现ARM核和DSP核通信的芯片一个较佳实施例的结构示意图，如图1所示，该系统包含ARM核、DSP核、中断控制单元(ICU，Interrupt Control Unit)、中断控制器(ICTL，Interrupt Controller)及共享存储器，其中，
ARM核，通过ARM高性能总线(AHB，Advanced High-performanceBus)，向共享存储器写入及读出数据，输出中断请求信号；接收ICTL输出，向ICTL输出；
DSP核，通过DSP高性能总线AHB，向共享存储器写入及读出数据，输出中断请求信号；接收ICU输出，向ICU输出；
共享存储器，用于ARM核和DSP核的数据共享，根据中断请求信号设置内部的中断寄存器，接收ARM核/DSP核输出的数据并进行存储，向ICU/ICTL输出相应的中断信号，输出数据至DSP核/ARM核；
实际应用中，共享存储器可以是双口随机存储器(DRAM，DoubleRandom Access Memory)或双口直接存储器DDMA，也可以是双口闪存DFLASH或双口同步动态存储器(DSDRAM，Double SynchronizationDynamic RAM)，还可以是其它具有共享存储功能的存储结构。
ICU，接收DSP核输出的清除中断请求信号及共享存储器输出的中断信号sharm_dsp_intr，调用相应的服务例程序，接收共享存储器输出的中断控制信号，进行转发，向DSP核输出；
ICTL，接收ARM核输出的清除中断请求信号及共享存储器输出的中断信号sharm_arm_intr，调用相应的服务例程序，接收共享存储器输出的中断控制信号，进行转发，向ARM核输出。
实际应用中，ICU与ICTL也可以集成于相应的DSP核/ARM核中。
图1所示系统的工作原理为：
当ARM核作为通信发起方，ARM核执行写操作，将通信数据存储到由其指定的共享存储器中预设地址单元，同时向共享存储器的中断寄存器输出ARM核第一中断请求信号，触发共享存储器的中断寄存器输出ARM核中断控制信号。ICU接收ARM核中断控制信号并进行转发，向DSP核输出。DSP核接收ARM核中断控制信号后，将不对共享存储器中当前被ARM核进行写操作的预设地址单元执行任何操作。当ARM核将通信数据存储完毕时，向共享存储器的中断寄存器输出ARM核第二中断请求信号，触发共享存储器的中断寄存器输出中断信号sharm_dsp_intr。ICU接收中断信号sharm_dsp_intr后，将调用相应的服务例程序，向DSP核输出。DSP核接收到所述服务例程序后，进入相应的中断子程序，读取共享存储器中ARM核在所述预设地址单元内存储的数据，向共享存储器的ARM中断寄存器发起DSP核第一中断请求，ARM中断寄存器输出DSP核中断控制信号，经ICTL转发至ARM核，ARM核接收DSP核中断控制信号后，将不对共享存储器中当前被DSP核进行读操作的预设地址单元执行任何操作。在中断子程序的相关处理完成后，DSP核向ICU及共享存储器的中断寄存器输出清除中断请求信号，ICU根据清除中断请求信号清除其向DSP核输出的信号，释放对DSP核的中断控制；共享存储器的中断寄存器接收清除中断请求信号，清除中断信号sharm_dsp_intr，释放对ICU的中断控制。
当DSP核作为通信发起方，DSP核通过写操作将通信数据存储到由其指定的共享存储器中的预设地址单元，同时向共享存储器的中断寄存器输出DSP核第一中断请求信号，触发共享存储器的中断寄存器输出DSP核中断控制信号。ICTL接收DSP核中断控制信号并进行转发，向ARM核输出。ARM核接收DSP核中断控制信号后，将不对共享存储器中当前被DSP核进行写操作的预设地址单元执行操作。当DSP核将通信数据存储完毕时，向共享存储器的中断寄存器输出DSP核第二中断请求信号，触发共享存储器的中断寄存器输出中断信号sharm_arm_intr。ICTL接收中断信号sharm_arm_intr，调用相应的服务例程序，向ARM核输出。ARM核接收到所述服务例程序后，进入相应的中断子程序，读取共享存储器中DSP核存储的数据，向共享存储器的DSP中断寄存器发起ARM核第一中断请求，DSP中断寄存器输出ARM核中断控制信号，经ICU转发至DSP核，DSP核接收ARM核中断控制信号后，将不对共享存储器中当前被ARM核进行读操作的预设地址单元执行任何操作。在中断子程序的相关处理完成后，ARM核向ICTL及共享存储器的中断寄存器输出清除中断请求信号，ICTL根据清除中断请求信号清除向ARM核输出的信号，释放对ARM核的中断控制；共享存储器的中断寄存器接收清除中断请求信号，清除中断信号sharm_arm_intr，释放对ICTL的中断控制。
图2是本发明可实现ARM核和DSP核通信的芯片另一个较佳实施例的结构示意图，如图2所示，该系统包含ARM核、DSP核、ICU、ICTL及DRAM，其中，
DRAM，包含：ARM共享区、DSP共享区及共享RAM区；
ARM共享区，接收ARM核输出的数据并存储，将数据输出到DSP核，其大小可根据数据量的大小、数据处理的速度及传输的速度决定；
DSP共享区，接收DSP核输出的数据并存储，将数据输出到ARM核，其大小可根据数据量的大小、数据处理的速度和传输的速度决定；
共享RAM区，设置有DSP中断寄存器和ARM中断寄存器，其中，DSP中断寄存器用于接收ARM核输出的ARM核第一中断请求信号及ARM核第二中断请求信号，产生相应的ARM核中断控制信号和中断信号sharm_dsp_intr，输出至ICU；ARM中断寄存器用于接收DSP核输出的DSP核第一中断请求信号及DSP核第二中断请求信号，产生相应的DSP核中断控制信号和中断信号sharm_arm_intr，输出至ICTL；
ARM核，通过ARM高性能总线AHB，向ARM共享区写入数据，读取DSP共享区中数据，向共享RAM区中的DSP中断寄存器输出中断请求信号；接收ICTL输出，向ICTL输出清除中断请求信号；
DSP核，通过DSP高性能总线AHB，向ARM共享区写入数据，读取DSP共享区中数据，向共享RAM区中的ARM中断寄存器输出中断请求信号；接收ICU输出，向ICU输出清除中断请求信号；
ICU，接收DSP核输出的清除中断请求信号及共享RAM区中DSP中断寄存器输出的中断信号sharm_dsp_intr，调用相应的服务例程序，接收中断寄存器输出的ARM核中断控制信号，进行转发，向DSP核输出；
ICTL，接收ARM核输出的清除中断请求信号及共享RAM区中ARM中断寄存器输出的中断信号sharm_arm_intr，调用相应的服务例程序，接收ARM中断寄存器输出的DSP核中断控制信号，进行转发，向ARM核输出。
ICU，可以是DSP核内置的中断控制单元，也可以是DSP核外部的逻辑电路构成的中断控制单元；同样，ICTL可以是ARM核内置的中断控制器，也可以是ARM核外部的逻辑电路构成的中断控制器。
当ARM核作为通信发起方，ARM核执行写操作，将通信数据存储到ARM共享区内预设的地址单元中，同时向共享RAM区的DSP中断寄存器输出ARM核第一中断请求信号，触发DSP中断寄存器输出ARM核中断控制信号。ICU接收ARM核中断控制信号并进行转发，向DSP核输出。DSP核接收ARM核中断控制信号后，将不对ARM共享区中当前被ARM核进行写操作的预设地址单元执行任何操作。当ARM核将通信数据存储完毕时，向共享RAM区的DSP中断寄存器输出ARM核第二中断请求信号，DSP中断寄存器产生中断信号sharm_dsp_intr输出至ICU。ICU根据中断信号sharm_dsp_intr调用相应的服务例程序，向DSP核输出。DSP核接收到所述服务例程序后，进入相应的中断子程序，读取ARM共享区内预设地址单元内存储的数据。DSP核在读取数据的同时，还可采用中断的方式，通知ARM核，禁止ARM核对该预设地址单元进行操作。
在中断子程序的相关处理完成后，DSP核向ICU及DSP中断寄存器输出清除中断请求信号，ICU根据清除中断请求信号将其向DSP核输出的信号清除；DSP中断寄存器接收清除中断请求信号，清除中断信号sharm_dsp_intr。另外，DSP核还可通过中断的方式通知ARM核读取数据已完成，从而释放DSP核对ARM共享区内所述预设地址单元的中断控制。
当DSP核作为通信发起方，其工作原理与上述当ARM核作为通信发起方时相类似，在此不再赘述。
实际应用中，对于数据在通信过程中的正确性和完整性，可以采用数据包加校验数据的方法，数据包的大小可根据数据传输的基本单位来决定，此处的基本单位是指一个独立的数据结构，比如时间数据结构、日期数据结构等，目的是使此类结构能够在一个包中传输完毕，避免数据不必要的分散；而校验的方式则可以根据实际的情况来选择，比如采用普通的校验和(CheckSum)校验。
实际应用中，ARM共享区和DSP共享区可以分别占用DRAM的不同地址单元，ARM共享区和DSP共享区互不重叠，也可以是ARM共享区和DSP共享区合并在一起，系统采用中断的方式来避免ARM核和DSP核同时向DRAM的同一地址单元执行存取操作。
图3是本发明可实现ARM核和DSP核通信的芯片实现互锁保护的具体实施例的结构示意图，如图3所示，该系统包含ARM核、DSP核、ARM核外设、DSP核外设、当前程序状态寄存器(CPR，Current Program Register)及DRAM，其中，
ARM核，用于向DRAM发出操作请求信息及操作请求完成信息，接收DRAM反馈信息；
DSP核，用于向DRAM发出操作请求信息及操作请求完成信息，接收DRAM反馈信息；
CPR，用于记录ARM核/DSP核当前状态，对芯片内当前状态进行监测，并输出监测时钟信号；
DRAM，具有Bridge模块，Bridge模块，可以内置于DRAM，也可以是DRAM的外部逻辑电路。DRAM内预先存储ARM核外设及DSP核外设对应的物理地址映射关系。Bridge模块可接收来自ARM核/DSP核发出的操作请求，向DSP核外设/ARM核外设及DSP核/ARM核输出，接收CPR输出的ARM核监测时钟信号arm_unlock和DSP核监测时钟信号dsp_unlock，对操作进行监测，处理监测结果，向ARM核/DSP核输出反馈信息；
ARM核外设、DSP核外设，分别可以为现有的以及未来的芯片中ARM核及DSP核的外围设备。如ARM核的URAT(串口)、PWM(脉宽调制器)等，DSP核的Audio Device(包括麦克等音频设备)、I2S接口等。
ARM核向DSP核外设发出操作请求，Bridge模块接收操作请求信息，同时接收CPR输出的ARM核监测时钟信号arm_unlock，根据操作请求信息，从DRAM中查找出对应DSP核外设的物理地址，并向该物理地址输出操作请求，从而实现对对方外设的交叉访问。同时还可向DSP核输出包含DSP核外设物理地址的操作禁令，DSP核接收此操作禁令后，避免对该DSP核外设执行操作，防止系统由于同时向对方外设发起操作请求而进入死锁状态；Bridge模块输出操作请求后，还根据接收到的ARM核监测时钟信号arm_unlock在预定个数的监测时钟周期内检测对DSP核外设的物理地址执行的操作，如果操作超时未完成，Bridge模块将自动放弃操作请求，并向ARM核返回错误提示，ARM核结束操作；向DSP核输出解除禁令信息，解除DSP核对DSP核外设的操作禁令，避免ARM核操作无反应而一直占用系统资源的现象。
当ARM核执行操作请求完毕后，发送操作请求完成信息，解除DSP核对DSP核外设的操作禁令。
同样地，当ARM核向ARM核外设发出操作请求时，也可通过DRAM和Bridge模块对ARM核外设物理地址执行操作，并禁止DSP核对该ARM核外设再执行操作，在ARM核监测时钟信号arm_unlock监测下，避免ARM核操作无反应而一直占用系统资源的现象。
DSP核发起操作请求，过程与ARM核发起操作请求时相同，只是监测时钟信号为DSP核监测时钟信号dsp_unlock，在此不再赘述。
本发明中，ARM核与DSP核共享DRAM，DRAM具有Bridge模块，Bridge模块接收CPR输出的监测时钟信号，DRAM内预先存储ARM核外设及DSP核外设对应的物理地址映射关系，ARM核/DSP核通过Bridge模块以及DRAM，可以访问对方的外部设备，有效减少现有ARM核/DSP核访问对方外设引起的时延，增强通信的实时性，同时，防止了ARM核/DSP核由于同时向对方外设发起操作请求引起的死锁，以及对ARM核/DSP核操作超时进行有效保护，避免ARM核/DSP核占用系统资源。
上面给出的实施例都是针对芯片内的ARM核和DSP核，但本领域内普通技术人员应当可以想到，上述实施例的结构和原理也可以扩展用于芯片内多核之间通过共享DRAM进行相互间数据通信，其芯片结构可以与上述实施例中结构类似，如各个处理核均具有各自的总线、中断控制器、外设等，相应的DRAM中可以为每个处理核配置一个中断寄存器。其工作原理与上述实施例中ARM核和DSP核通信时相类似，不同的是，由于多核之间相互通信，因此中断控制器可能在同一时间接收到共享DRAM中多个中断寄存器输出的中断信号，此时，中断控制器需要通过中断判优的方式对中断信号进行选择，中断判优的方式可以采用软件判优方法，通过中断控制器软件设置中断信号优先级，根据中断信号排定优先级顺序，从而以不同优先级调动对应的中断服务例程序访问；当中断控制器接收多个中断信号时，查找预先存储的中断优先表，根据中断优先表中信息对中断信号做出优先级判断，以优先级先后顺序调用对应服务例程序，向各个处理核输出，各个处理核接收调用服务例程序信息，进入相应的中断子程序。
图4是本发明可实现ARM核和DSP核通信的方法的具体实施例的流程示意图，如图4所示，该流程包括：
步骤401～403，ARM核将数据输出到DRAM，发起中断请求；
本步骤中，ARM核将需要传送的通信数据存储到DRAM中预设的地址单元，同时向DRAM的中断寄存器输出ARM核第一中断请求信号，触发DRAM的中断寄存器，输出ARM核中断控制信号，ICU接收ARM核中断控制信号并进行转发，向DSP核输出，DSP核接收ARM核中断控制信号，避免对共享存储器中存储通信数据的预设地址单元执行操作，当ARM核将通信数据存储完毕时，再次向DRAM的中断寄存器发起中断请求，输出ARM核第二中断请求信号，触发DRAM的中断寄存器，产生中断信号sharm_dsp_intr，ICU接收中断信号sharm_dsp_intr，调用相应的服务例程序，向DSP核输出调用服务例程序信息；
步骤404～405，DSP核读取完DRAM中预设地址单元数据后清除中断信号。
本步骤中，DSP核接收调用服务例程序信息，进入相应的中断子程序，读取DRAM中预设地址单元数据，同时向DRAM的ARM中断寄存器发起DSP核第一中断请求，ARM中断寄存器输出DSP核中断控制信号，经ICTL转发至ARM核，ARM核接收DSP核中断控制信号后，将不对共享存储器中当前被DSP核进行读操作的预设地址单元执行任何操作。在中断子程序的相关处理完成后，DSP核向ICU及DRAM的中断寄存器输出清除中断请求信号，ICU根据清除中断请求信号清除其向DSP核输出的信号，释放对DSP核的中断控制；DRAM的中断寄存器接收清除中断请求信号，清除中断信号sharm_dsp_intr，释放对ICU的中断控制。
实际应用中，也可以由DSP核发起中断请求，步骤同401～405，在此不再赘述；在多核系统中，也可以利用上述方法建立多核之间数据共享、数据交互、中断的通信机制，当ICU/ICTL接收多个中断信号时，通过在ICU/ICTL设置中断判优方式对中断信号进行调度：设置中断信号优先级，根据中断信号排定优先级顺序，以优先级先后顺序调动对应的中断服务例程序访问，提高了数据传输效率，传输时延小，数据传输的实时性增强。
此外，DRAM还可以通过设置Bridge模块，ARM核/DSP核通过Bridge模块实现访问对方的外部设备。图5是本发明ARM核和DSP核访问外设的方法的具体实施例的流程示意图，如图5所示，该流程包括：
步骤501，ARM核向DSP核外设发出操作请求；
步骤502，Bridge模块接收操作请求信息，根据操作请求信息，对DSP核外设执行操作，向DSP核输出互锁信息；
本步骤中，Bridge模块接收操作请求信息，根据操作请求信息，从DRAM中地址映射表查找出对应DSP核外设的物理地址，并向该物理地址输出操作请求，同时向DSP核输出包含DSP核外设物理地址信息的用于互锁的操作禁令。
步骤503，DSP核接收操作禁令，避免对该DSP核外设执行操作。
本步骤中，DSP核接收互锁信息，根据操作禁令中包含的DSP核外设物理地址信息，禁止DSP核访问该DSP核外设。当DSP核访问DSP核外设/ARM核外设时，同样地，禁止ARM核访问该DSP核外设/ARM核外设。
实际应用中，Bridge模块还可以接收来自CPR输出的监测时钟信号，在预定的时钟周期内检测对DSP核外设的物理地址执行的操作，如果操作超时且未完成，Bridge模块将自动放弃操作请求，并向ARM核返回错误提示，ARM核结束操作；向DSP核输出解除禁令信息，解除DSP核对DSP核外设的操作禁令，避免ARM核操作无反应而一直占用系统资源的现象。
以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (20)
1.一种可实现ARM核和DSP核通信的芯片，其中设置有ARM核和DSP核，其特征在于，该芯片内还设置有共享存储器，其中，
共享存储器，分别与ARM核和DSP核连接，用于接受来自ARM核和DSP核的数据读写指令，提供数据共享；
ARM核，向共享存储器中的由ARM核预设的地址单元写入数据，完成后通知DSP核从该预设的地址单元读取数据；或获取来自DSP核的通知，并根据该通知，从共享存储器中由DSP核预设的地址单元读出数据；
DSP核，向共享存储器中由DSP核预设的地址单元写入数据，完成后通知ARM核从该预设的地址单元读取数据；或获取来自ARM核的通知，并根据该通知，从共享存储器中由ARM核预设的地址单元读出数据。
2.如权利要求1所述的芯片，其特征在于：所述共享存储器内设置有中断寄存器，所述芯片内还设置有中断控制单元ICU和中断控制器ICTL，其中，
所述共享存储器的中断寄存器用于接收来自ARM核/DSP核向DSP核/ARM核发出的第二中断请求信号，并产生相应的中断信号输出；
ICU，与所述DSP核及中断寄存器连接，用于接收所述中断寄存器根据来自ARM核的第二中断请求信号输出的中断信号sharm_dsp_intr，调用相应的服务例程序，向DSP核输出，所述DSP核执行接收到的服务例程序，从共享存储器中由ARM核预设的地址单元读出数据；
ICTL，与所述ARM核及中断寄存器连接，用于接收所述中断寄存器根据来自DSP核的第二中断请求输出的中断信号sharm_arm_intr，调用相应的服务例程序，向ARM核输出，所述ARM核执行接收到的服务例程序，从共享存储器中由DSP核预设的地址单元读出数据。
3.如权利要求2所述的芯片，其特征在于：所述中断寄存器进一步用于接收ARM核输出的第一中断请求信号，并作为ARM核中断控制信号转发至DSP核，所述DSP核接收ARM核中断控制信号后，将不对所述共享存储器中当前被ARM核进行写操作的由ARM核预设的地址单元执行任何操作；
所述中断寄存器还用于接收DSP核输出的第一中断请求信号，并作为DSP核中断控制信号转发至ARM核，所述ARM核接收DSP核中断控制信号后，将不对所述共享存储器中当前被DSP核进行写操作的由DSP核预设的地址单元执行任何操作。
4.如权利要求1、2或3所述的芯片，其特征在于，所述DSP核/ARM核进一步用于当读取完共享存储器中所述由ARM核/DSP核预设的地址单元的数据后，向ICU/ICTL及共享存储器的中断寄存器输出清除中断请求信号；
所述共享存储器的中断寄存器接收清除中断请求信号，清除中断信号sharm_arm_intr和中断信号sharm_dsp_intr；
所述ICU/ICTL根据接收到的清除中断请求信号，将其向DSP核/ARM核输出的信号清除。
5.如权利要求1所述的芯片，其特征在于，所述共享存储器包括：ARM共享区、DSP共享区及共享RAM区，其中，
ARM共享区，接收ARM核输出的数据并存储，将数据输出到DSP核；
DSP共享区，接收DSP核输出的数据并存储，将数据输出到ARM核；
共享RAM区，设置有DSP中断寄存器和ARM中断寄存器，其中，DSP中断寄存器用于接收ARM核输出的ARM核第一中断请求信号及ARM核第二中断请求信号，相应产生ARM核中断控制信号和中断信号sharm_dsp_intr，输出至ICU；ARM中断寄存器用于接收DSP核输出的DSP核第一中断请求信号及DSP核第二中断请求信号，相应产生DSP核中断控制信号和中断信号sharm_arm_intr，输出至ICTL。
6.如权利要求1或2所述的芯片，其特征在于，
所述共享存储器进一步包括Bridge模块，所述共享存储器中进一步存储有ARM核的外设和DSP核的外设的地址映射表，所述Bridge模块，接收来自ARM核/DSP核对DSP核/ARM核的外设的操作请求信息，根据该操作请求信息，从共享存储器中地址映射表查找出被操作外设的物理地址，并向该物理地址输出操作请求以实现对外设的交叉访问，同时向DSP核/ARM核发出操作禁令，所述DSP核/ARM核接收到操作禁令后将不再操作该外设。
7.如权利要求6所述的芯片，其特征在于：所述芯片内置有当前状态寄存器CPR，用于监测ARM核/DSP核当前状态，输出监测时钟信号；
所述Bridge模块进一步用于交叉访问外设的超时保护：
Bridge模块接收芯片内CPR输出的监测时钟信号，并监测对所述外设的物理地址执行的操作，如果预定个数的监测时钟内的操作请求未完成，Bridge模块将自动放弃操作请求，向ARM核/DSP核返回错误提示，同时向DSP核/ARM核输出解除禁令信息，解除DSP核/ARM核对所述外设的操作禁令。
8.如权利要求1所述的芯片，其特征在于，所述共享存储器为双口随机存储器DRAM或双口直接存储器DDMA或双口闪存DFLASH或双口同步动态存储器DSDRAM。
9.如权利要求7所述的芯片，其特征在于：所述ARM核通过ARM总线连接共享存储器，所述DSP核通过DSP总线与所述共享存储器连接；所述Bridge模块采用共享存储器的外围逻辑电路实现。
10.一种用于如权利要求1所述芯片的可实现芯片内ARM核和DSP核通信的方法，其特征在于，该方法包括：
A：ARM核/DSP核向共享存储器中的由ARM核/DSP核预设的地址单元写入数据，完成后通知DSP核/ARM核从该预设的地址单元读取数据；
B：DSP核/ARM核获取来自ARM核/DSP核的通知，并根据该通知，从共享存储器中由ARM核/DSP核预设的地址单元读出数据。
11.如权利要求10所述的方法，其特征在于，所述步骤A进一步包括：
ARM核/DSP核向共享存储器中的由ARM核/DSP核预设的地址单元写入数据，向共享存储器的DSP/ARM中断寄存器发起ARM核/DSP核第一中断请求，DSP/ARM中断寄存器输出ARM核/DSP核中断控制信号，经ICU/ICTL转发至DSP核/ARM核，DSP核/ARM核接收ARM核/DSP核中断控制信号后，将不对共享存储器中当前被ARM核/DSP核进行写操作的预设地址单元执行任何操作；写数据完成后向共享存储器的DSP/ARM中断寄存器发起中断请求，所述共享存储器的DSP/ARM中断寄存器向ICU/ICTL输出中断信号，所述ICU/ICTL接收中断信号，输出调用服务例程序信息，通知DSP核/ARM核从该预设的地址单元读取数据；
所述步骤B进一步包括：
DSP核/ARM核接收调用服务例程序信息，进入相应的中断子程序，从共享存储器中由ARM核/DSP核预设的地址单元读出数据，向共享存储器的ARM/DSP中断寄存器发起DSP核/ARM核第一中断请求，ARM/DSP中断寄存器输出DSP核/ARM核中断控制信号，经ICTL/ICU转发至ARM核/DSP核，ARM核/DSP核接收DSP核/ARM核中断控制信号后，将不对共享存储器中当前被DSP核/ARM核进行读操作的预设地址单元执行任何操作。
12.如权利要求11所述的方法，其特征在于，所述ICU/ICTL接收中断信号，输出调用服务例程序信息进一步包括：如果ICU/ICTL接收的中断信号个数为一个，根据中断信号调用相应的服务例程序，输出调用服务例程序信息；如果ICU/ICTL接收的中断信号个数为一个以上，对中断信号进行中断判优后输出相应的服务例程序。
13.如权利要求12所述的方法，其特征在于，所述对中断信号进行中断判优后输出具体为：预设软件中断判优方式，通过ICU/ICTL中软件设置中断信号优先级，根据中断信号排定优先级顺序，以优先级先后顺序调用相应的服务例程序，输出调用服务例程序信息。
14.如权利要求10所述的方法，其特征在于，进一步包括交叉访问对方外设的步骤，即所述ARM核/DSP核通过Bridge模块对ARM核外设/DSP核外设进行操作，其具体为：预先在共享存储器内存储ARM核外设和DSP核外设的地址映射表；访问外设时，ARM核/DSP核发送操作请求信息，Bridge模块接收操作请求信息，从共享存储器中查找地址映射表，得到相应外设的物理地址，并向该物理地址输出操作请求信息，同时向DSP核/ARM核发出操作禁令，所述DSP核/ARM核接收到操作禁令后将不再操作该外设。
15.如权利要求14所述的方法，其特征在于，所述Bridge模块接收操作请求信息后进一步包括：接收CPR输出的监测时钟信号，监测对所述外设的物理地址执行的操作，如果预定个数的监测时钟内的操作请求未完成，Bridge模块将自动放弃操作请求，向ARM核/DSP核返回错误提示，向DSP核/ARM核输出解除禁令信息，解除DSP核/ARM核对所述外设的操作禁令。
16.如权利要求14所述的方法，其特征在于，所述对ARM核外设/DSP核外设进行操作进一步包括：当ARM核/DSP核执行操作请求完毕后，向Bridge模块发送操作请求完成信息，Bridge模块进行转发，DSP核/ARM核接收操作请求完成信息，解除DSP核/ARM核对所述外设的操作禁令。
17.如权利要求10或11所述的方法，其特征在于，所述从共享存储器中由ARM核/DSP核预设的地址单元读出数据进一步包括：DSP核/ARM核读完预设的地址单元数据后，清除中断信号sharm_arm_intr和中断信号sharm_dsp_intr；主要为：DSP核/ARM核向ICU/ICTL及共享存储器的中断寄存器输出清除中断请求信号，ICU/ICTL根据清除中断请求信号将其向DSP核/ARM核输出的信号清除，共享存储器的中断寄存器接收清除中断请求信号，清除中断信号sharm_arm_intr和中断信号sharm_dsp_intr。
18.一种可实现芯片内多核间通信的芯片，其中至少设置有第一处理核和第二处理核，且所述第一处理核具有第一总线，第二处理核具有第二总线，其特征在于，该芯片内还设置有共享存储器，其中，
共享存储器，通过第一总线与第一处理核连接，并通过第二总线与第二处理核连接，用于接受来第一处理核和第二处理核的数据读写指令，提供数据共享；
第一处理核，向共享存储器中的由第一处理核预设的地址单元写入数据，完成后通知第二处理核从该预设的地址单元读取数据；或获取来自第二处理核的通知，并根据该通知，从共享存储器中由第二处理核预设的地址单元读出数据；
第二处理核，向共享存储器中由第二处理核预设的地址单元写入数据，完成后通知第一处理核从该预设的地址单元读取数据；或获取来自第一处理核的通知，并根据该通知，从共享存储器中由第一处理核预设的地址单元读出数据。
19.如权利要求18所述的芯片，其特征在于：所述共享存储器进一步包括Bridge模块，所述共享存储器中进一步存储有第一处理核的外设和第二处理核的外设的地址映射表，所述Bridge模块，接收来自第一处理核/第二处理核对第二处理核/第一处理核的外设的操作请求信息，根据该操作请求信息，从共享存储器中地址映射表查找出被操作外设的物理地址，并将操作请求向该物理地址发出以实现对外设的交叉访问，同时向第二处理核/第一处理核发出操作禁令，所述第二处理核/第一处理核接收到操作禁令后将不再操作该外设。
20.如权利要求18所述的芯片，其特征在于：还包括第三处理核，所述第三处理核通过其第三总线与所述共享存储器连接，并共享所述共享存储器内的数据；
所述第一处理核、第二处理核、第三处理核均具有中断控制器，以通过中断方式及中断判优实现对所述共享存储器内的数据的访问。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007101406309A CN100492339C (zh) | 2007-01-22 | 2007-08-09 | 一种可实现芯片内多核间通信的芯片及通信方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710000387 CN101000596A (zh) | 2007-01-22 | 2007-01-22 | 一种可实现芯片内多核间通信的芯片及通信方法 |
| CN200710000387.0 | 2007-01-22 | ||
| CNB2007101406309A CN100492339C (zh) | 2007-01-22 | 2007-08-09 | 一种可实现芯片内多核间通信的芯片及通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101114272A true CN101114272A (zh) | 2008-01-30 |
| CN100492339C CN100492339C (zh) | 2009-05-27 |
Family
ID=39022623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101406309A Expired - Fee Related CN100492339C (zh) | 2007-01-22 | 2007-08-09 | 一种可实现芯片内多核间通信的芯片及通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100492339C (zh) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101521960A (zh) * | 2009-02-11 | 2009-09-02 | 北京中星微电子有限公司 | 一种基带和协处理器间的通信方法、装置及系统 |
| CN102402422A (zh) * | 2010-09-10 | 2012-04-04 | 北京中星微电子有限公司 | 处理器组件及该组件内存共享的方法 |
| WO2012106943A1 (zh) * | 2011-08-15 | 2012-08-16 | 华为技术有限公司 | 一种基于多核系统的同步处理方法及装置 |
| CN102999731A (zh) * | 2012-11-20 | 2013-03-27 | 成都卫士通信息产业股份有限公司 | 一种基于双核处理器的安全通信方法及系统 |
| CN104657224A (zh) * | 2013-11-21 | 2015-05-27 | 华为技术有限公司 | 一种进程间通信的方法和装置 |
| CN105893320A (zh) * | 2016-03-29 | 2016-08-24 | 浙江大学 | 一种面向多核处理器的远程任务函数调用方法 |
| CN107634916A (zh) * | 2016-07-19 | 2018-01-26 | 大唐移动通信设备有限公司 | 一种数据通信方法和装置 |
| CN107688551A (zh) * | 2016-12-23 | 2018-02-13 | 北京国睿中数科技股份有限公司 | 主处理器与协处理器之间的数据交互控制方法及系统 |
| CN108228524A (zh) * | 2016-12-14 | 2018-06-29 | 中国航空工业集团公司西安航空计算技术研究所 | 一种多核系统的核间交互方法 |
| US10303474B2 (en) | 2014-09-19 | 2019-05-28 | Huawei Technologies Co., Ltd. | Data read/write method and apparatus, storage device, and computer system |
| CN109857029A (zh) * | 2019-02-20 | 2019-06-07 | 珠海格力电器股份有限公司 | 双处理器控制系统工作方法、磁悬浮轴承监控系统及其工作方法、压缩机及空调 |
| CN110825690A (zh) * | 2019-11-14 | 2020-02-21 | 北京华捷艾米科技有限公司 | 多核处理器的核间通信方法及装置 |
| CN110989932A (zh) * | 2019-12-04 | 2020-04-10 | 天津七一二通信广播股份有限公司 | 一种记录单元数据存储与u盘数据转储方法 |
| CN111427813A (zh) * | 2020-03-05 | 2020-07-17 | 深圳震有科技股份有限公司 | 一种基于串口的核间通讯方法、终端及存储介质 |
| CN112000608A (zh) * | 2020-09-02 | 2020-11-27 | 展讯通信（上海）有限公司 | 系统级芯片及其中核间通信的方法、智能穿戴设备 |
| CN113571071A (zh) * | 2021-07-02 | 2021-10-29 | 湖南优象科技有限公司 | 一种音视频信号处理芯片及方法 |
| CN113626839A (zh) * | 2021-03-31 | 2021-11-09 | 中汽创智科技有限公司 | 一种基于多线程并发处理的加解密引擎系统、方法及汽车 |
-
2007
- 2007-08-09 CN CNB2007101406309A patent/CN100492339C/zh not_active Expired - Fee Related
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101521960A (zh) * | 2009-02-11 | 2009-09-02 | 北京中星微电子有限公司 | 一种基带和协处理器间的通信方法、装置及系统 |
| CN101521960B (zh) * | 2009-02-11 | 2013-12-11 | 北京中星微电子有限公司 | 一种基带和协处理器间的通信方法、装置及系统 |
| CN102402422B (zh) * | 2010-09-10 | 2016-04-13 | 北京中星微电子有限公司 | 处理器组件及该组件内存共享的方法 |
| CN102402422A (zh) * | 2010-09-10 | 2012-04-04 | 北京中星微电子有限公司 | 处理器组件及该组件内存共享的方法 |
| WO2012106943A1 (zh) * | 2011-08-15 | 2012-08-16 | 华为技术有限公司 | 一种基于多核系统的同步处理方法及装置 |
| US9424101B2 (en) | 2011-08-15 | 2016-08-23 | Huawei Technologies Co., Ltd. | Method and apparatus for synchronous processing based on multi-core system |
| CN102999731B (zh) * | 2012-11-20 | 2015-09-30 | 成都卫士通信息产业股份有限公司 | 一种基于双核处理器的安全通信方法及系统 |
| CN102999731A (zh) * | 2012-11-20 | 2013-03-27 | 成都卫士通信息产业股份有限公司 | 一种基于双核处理器的安全通信方法及系统 |
| CN104657224A (zh) * | 2013-11-21 | 2015-05-27 | 华为技术有限公司 | 一种进程间通信的方法和装置 |
| CN104657224B (zh) * | 2013-11-21 | 2017-12-15 | 华为技术有限公司 | 一种进程间通信的方法和装置 |
| US10303474B2 (en) | 2014-09-19 | 2019-05-28 | Huawei Technologies Co., Ltd. | Data read/write method and apparatus, storage device, and computer system |
| CN105893320A (zh) * | 2016-03-29 | 2016-08-24 | 浙江大学 | 一种面向多核处理器的远程任务函数调用方法 |
| CN107634916A (zh) * | 2016-07-19 | 2018-01-26 | 大唐移动通信设备有限公司 | 一种数据通信方法和装置 |
| CN108228524B (zh) * | 2016-12-14 | 2021-07-16 | 中国航空工业集团公司西安航空计算技术研究所 | 一种多核系统的核间交互方法 |
| CN108228524A (zh) * | 2016-12-14 | 2018-06-29 | 中国航空工业集团公司西安航空计算技术研究所 | 一种多核系统的核间交互方法 |
| CN107688551A (zh) * | 2016-12-23 | 2018-02-13 | 北京国睿中数科技股份有限公司 | 主处理器与协处理器之间的数据交互控制方法及系统 |
| CN109857029B (zh) * | 2019-02-20 | 2021-01-29 | 珠海格力电器股份有限公司 | 双处理器控制系统工作方法、磁悬浮轴承监控系统及其工作方法、压缩机及空调 |
| CN109857029A (zh) * | 2019-02-20 | 2019-06-07 | 珠海格力电器股份有限公司 | 双处理器控制系统工作方法、磁悬浮轴承监控系统及其工作方法、压缩机及空调 |
| CN110825690A (zh) * | 2019-11-14 | 2020-02-21 | 北京华捷艾米科技有限公司 | 多核处理器的核间通信方法及装置 |
| CN110989932A (zh) * | 2019-12-04 | 2020-04-10 | 天津七一二通信广播股份有限公司 | 一种记录单元数据存储与u盘数据转储方法 |
| CN111427813A (zh) * | 2020-03-05 | 2020-07-17 | 深圳震有科技股份有限公司 | 一种基于串口的核间通讯方法、终端及存储介质 |
| CN112000608A (zh) * | 2020-09-02 | 2020-11-27 | 展讯通信（上海）有限公司 | 系统级芯片及其中核间通信的方法、智能穿戴设备 |
| CN112000608B (zh) * | 2020-09-02 | 2021-10-01 | 展讯通信（上海）有限公司 | 系统级芯片及其中核间通信的方法、智能穿戴设备 |
| CN113626839A (zh) * | 2021-03-31 | 2021-11-09 | 中汽创智科技有限公司 | 一种基于多线程并发处理的加解密引擎系统、方法及汽车 |
| CN113571071A (zh) * | 2021-07-02 | 2021-10-29 | 湖南优象科技有限公司 | 一种音视频信号处理芯片及方法 |
| CN113571071B (zh) * | 2021-07-02 | 2023-11-14 | 湖南优象科技有限公司 | 一种音视频信号处理芯片及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100492339C (zh) | 2009-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100492339C (zh) | 一种可实现芯片内多核间通信的芯片及通信方法 | |
| CN101000596A (zh) | 一种可实现芯片内多核间通信的芯片及通信方法 | |
| CN100440183C (zh) | 处理器间通信系统 | |
| EP2309396A2 (en) | Hardware assisted inter-processor communication | |
| JPH01147647A (ja) | データ処理装置 | |
| EP1535169B1 (en) | Improved inter-processor communication system for communication between processors | |
| JPH05204835A (ja) | コンピュータのバスを周辺装置の制御器に接続するための汎用装置 | |
| JPH0320851A (ja) | データプロセッサ | |
| CN102207920B (zh) | 一种bvci总线到ahb总线的转换桥 | |
| CN101447931B (zh) | 一种排他操作的实现方法和装置 | |
| CN106959929A (zh) | 一种多端口访问的存储器及其工作方法 | |
| US6529521B1 (en) | Data storage system | |
| CN100401279C (zh) | 支持包处理的可配置的多端口多协议网络接口 | |
| JP2002024195A (ja) | 並列処理装置、及び、並列処理方法 | |
| CN101894084A (zh) | 一种clb总线内用于写操作的装置 | |
| JP3489456B2 (ja) | リアルタイム通信装置及びシステム | |
| CN102637153B (zh) | 耦合设备、处理器装置、数据处理装置、传输数据的方法 | |
| JP3799741B2 (ja) | バスコントローラ | |
| JPH05265773A (ja) | 情報処理装置 | |
| JPH05197654A (ja) | 通信制御方式 | |
| JPH10161954A (ja) | データ通信装置 | |
| KR100239738B1 (ko) | 근거리 통신 시스템의 패킷 데이터 처리 방법 및 장치 | |
| KR101614045B1 (ko) | 효율성이 향상된 csma/ca 통신 프로토콜을 사용하는 통신 장치 및 시스템 | |
| JP2000285087A (ja) | ノード間データ通信方法 | |
| JP2008059282A (ja) | 分散処理システム、分散処理方法及びプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090527 Termination date: 20120809 |