JPH10161954A

JPH10161954A - データ通信装置

Info

Publication number: JPH10161954A
Application number: JP8319050A
Authority: JP
Inventors: Kenichi Yoneda; 憲一米田; Masayuki Tanji; 雅行丹治; Shunji Inada; 俊司稲田; Shizuya Watanabe; 志津弥渡辺; Makoto Ogura; 小倉　　真; Makoto Nitta; 良新田
Original assignee: Hitachi Ltd; Hitachi Process Computer Engineering Inc
Current assignee: Hitachi Ltd; Hitachi Information and Control Systems Inc
Priority date: 1996-11-29
Filing date: 1996-11-29
Publication date: 1998-06-19

Abstract

(57)【要約】【課題】送受信フレーム内のブロックの生成と解釈と、
共有メモリとバッファメモリ間での転送が高速に行われ
ない。また、受信フレームに伝送誤りがあると、受信フ
レームを全て破棄し、伝送誤りがないブロックをも破棄
してしまう。【解決手段】ＭＰＵと、共有メモリと、バッファメモリ
と、ＤＭＡ回路と、ＤＭＡ制御記憶部と、通信プロトコ
ル制御部と、シスバスＩ／Ｆとを含むデータ通信装置
で、ＤＭＡ制御記憶部内にブロックＩＤ変換テーブル
と、ブロックＩＤを算出する生成部と、ブロックＩＤを
解釈し共有メモリのアドレスを算出する変換部とを設け
る。さらに、ブロックチェックコードを生成しながら、
ＤＭＡ転送を行うための成部と、解釈しながらＤＭＡ転
送を行うブロックチェック部を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ通信装置に関
する。

【０００２】

【従来の技術】システムバスによりＣＰＵと接続され、
伝送路に接続されたデータ通信装置が複数存在するデー
タ通信システムで、データ通信装置が内部にある共有メ
モリのデータをフレーム化して伝送路に送信することに
より、伝送路上の他のデータ通信装置とのデータ通信を
実現している。ＣＰＵがシステムバスで接続されている
データ通信装置内の共有メモリに、データを書き込むこ
とにより他のデータ通信装置に接続しているＣＰＵに対
してデータを送信し、データを読み込むことで他のＣＰ
Ｕからのデータを受信している。

【０００３】データ通信装置がフレームを送信する場合
は、データ通信装置内のＭＰＵがＤＭＡ（ダイレクトメ
モリアクセス）転送の転送元となる送信するブロックデ
ータが格納されている共有メモリのアドレスからブロッ
クＩＤを算出し、算出したブロックＩＤをバッファメモ
リにライトし、次に、ＤＭＡ回路を起動してブロックデ
ータを共有メモリからバッファメモリへＤＭＡ転送す
る。ＭＰＵは１ブロックごとにブロックＩＤの算出とＤ
ＭＡ回路の起動を行い、送信するブロック数分この処理
を繰り返して、送信フレームをバッファメモリ上に生成
し、通信プロトコル制御部が生成された送信フレームを
伝送路へ送信する。

【０００４】データ通信装置が伝送路上に送信するフレ
ームは、フレームヘッダと、送信先データ通信装置のア
ドレス（ＤＡ）と、発信側データ通信装置のアドレス
(ＳＡ）と、データと、フレームブロックチェックコー
ドから構成され、データは複数のブロックデータと、各
ブロックデータが共有メモリのどの領域のデータである
のかを示すブロックＩＤから構成されている。

【０００５】データ通信装置がフレームを受信した場
合、データ通信装置内の通信プロトコルを制御部がフレ
ームを受信し、フレームチェックコードから受信フレー
ムに伝送誤りが無いかをチェックし、伝送誤りがフレー
ムにあるなしに関わらず受信フレームをバッファメモリ
に転送する。次に、データ通信装置内のＭＰＵが通信プ
ロトコル制御部による受信フレームの伝送誤りチェック
の結果を通信プロトコル制御部から読み出す。フレーム
に伝送誤りがある場合は、データ通信装置はそのフレー
ムを放棄し、伝送誤りがなければフレーム内のブロック
をバッファメモリから共有メモリからへと転送する処理
を開始する。ＭＰＵはバッファメモリ内のブロックＩＤ
を解釈し、ブロック内のデータの転送先である共有メモ
リのアドレスを算出し、算出したアドレスを転送先アド
レスとしてＤＭＡ回路を起動し、バッファメモリ内のデ
ータを共有メモリに転送する。ＭＰＵは１ブロックごと
にブロックＩＤを解釈し、ＤＭＡ回路の起動を行い、受
信フレーム内に含まれている全ブロック数分この処理を
繰り返す。

【０００６】

【発明が解決しようとする課題】データ通信装置内のＭ
ＰＵがブロックＩＤの解釈と生成、ＤＭＡ回路を用いた
データの転送の起動命令を１ブロックの転送ごとに行っ
ていたのでは、送受信におけるフレームの処理が高速に
行われない。

【０００７】データ通信装置が受信したフレームに伝送
誤りがある場合、受信フレームを全て破棄すると、伝送
誤りがなく破棄の必要のないブロックをも破棄してしま
う。本発明の目的は、送受信のフレームの処理を高速に
行い、受信フレームに伝送誤りがある場合でも、伝送誤
りがないブロックはバッファメモリから共有メモリへ転
送する機能を有する、データ通信装置の提供することに
ある。

【０００８】

【課題を解決するための手段】本発明のデータ通信装置
は、ＭＰＵと、共有メモリと、バッファメモリと、ＤＭ
Ａ回路と、ＤＭＡ制御記憶部と、通信プロトコル制御部
と、シスバスＩ／Ｆを備えたデータ通信装置で、ブロッ
クＩＤを生成しながら共有メモリからバッファメモリへ
ＤＭＡ転送を行うために、ＤＭＡ制御記憶部内にブロッ
クＩＤと共有メモリのアドレスの対応情報が記憶される
ブロックＩＤ変換テーブルと、このブロックＩＤ変換テ
ーブルから共有メモリのアドレスに対応するブロックＩ
Ｄを算出するブロックＩＤ生成部を設け、また、ブロッ
クＩＤを解釈しながらバッファメモリから共有メモリへ
ＤＭＡ転送を行うために、ＤＭＡ回路内にブロックＩＤ
変換テーブルの情報からブロックＩＤに対応する共有メ
モリのアドレスを算出するブロックＩＤ変換部を設けて
いる。

【０００９】さらに、本発明のデータ通信装置は、送信
フレーム内の各ブロックに伝送誤りを検出するエラーチ
ェックコードを付加することにより、ブロック単位で伝
送誤りを検出できる。

【００１０】さらに、本発明のデータ通信装置は、送信
フレーム内の各ブロックに付加するブロックチェックコ
ードを生成しながら、共有メモリからバッファメモリに
ＤＭＡ転送を行うための、ブロックチェックコード生成
部を設け、また、受信フレーム内の各ブロックに付加さ
れたブロックチェックコードを解釈しながら、バッファ
メモリから共有メモリへのＤＭＡ転送を行うためのブロ
ックチェック部を設けている。

【００１１】ＤＭＡ回路はバッファメモリから共有メモ
リへＤＭＡ転送しながらブロックチェックコードのチェ
ックをするため、ＤＭＡ転送中のブロックのデータに伝
送誤りがないかを確認するまで、共有メモリにはブロッ
クのデータをライトできない。そこで、本発明のデータ
通信装置は、バッファメモリから共有メモリにＤＭＡ転
送するブロックのエラーチェックが終了するまで、ブロ
ックデータを一時的に記憶するＦＩＦＯを設けている。

【００１２】

【発明の実施の形態】以下、本発明の実施例を図を用い
て説明する。

【００１３】図３にデータ通信装置間の通信の模式図を
示す。この模式図の例では、伝送路１５上に３つのデー
タ通信装置３６，３８，４０が接続されており、各々の
データ通信装置にはＣＰＵ３７，３９，４１が接続され
ている。ＣＰＵ３７に共有メモリのＡとＢの領域、ＣＰ
Ｕ３９に共有メモリのＣとＤの領域、ＣＰＵ４１に共有
メモリのＥとＦの領域が割り当てられている。

【００１４】例えばＣＰＵ３７が共有メモリのＡとＢの
領域に送信したいデータをライトする。データ通信装置
はＡとＢの領域にライトされたデータを読み出し、フレ
ーム化して伝送路上に送信する。送信されたフレームは
データ通信装置３８，４０で受信され、フレーム内のデ
ータは各々のデータ通信装置の共有メモリのＡとＢの領
域に書き込まれる。ＣＰＵ３９，４１も同様に割り当て
られた領域にデータを書き込むことにより、その領域の
データが他のデータ通信装置の共有メモリの対応する領
域に書き込まれる。

【００１５】データ通信装置の共有メモリ内のデータは
Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆの領域のデータの単位で伝送さ
れる。この共有メモリ内の伝送されるデータの単位をブ
ロックデータという。ブロックデータが送信フレームに
よって伝送路に送信されるときには、送信するブロック
データが共有メモリのどの領域のデータかを示す番号で
あるブロックＩＤと、ブロックデータとブロックＩＤの
伝送誤りを検出するためのブロックチェックコードが１
つのブロックデータごとに付加される。このブロックＩ
Ｄとブロックデータとブロックエラーチェックコードか
ら構成される単位をブロックという。データ通信装置が
送信する送信フレームには複数のブロックがあり、送信
フレームのデータ部分を構成している。

【００１６】図１は本発明のデータ通信装置の特徴を良
く表しているデータ通信装置の構成図、図２はデータ通
信装置内のＤＭＡ回路と、ＤＭＡ制御記憶部の詳細を示
す構成図である。

【００１７】図１でデータ通信装置１８はＭＰＵ３と、
システムバスＩ／Ｆ４と、バスアービタ５と、共有メモ
リ６と、ＤＭＡ制御記憶部７と、ＤＭＡ回路８と、ブロ
ックチェック部９と、FIFO10と、FIFO10の出力とブロッ
クチェックコードを選択するセレクタ１１と、ブロック
チェックコード生成部１２，バッファメモリ１３と、通
信プロトコル制御部１４と、ゲート１６と、双方向ゲー
ト１７から構成されている。

【００１８】図２でデータ通信装置内１８内のＤＭＡ制
御記憶部７はブロックＩＤ変換テーブル１９と、共有メ
モリアドレスレジスタ１〜ｎ２０と、バッファメモリア
ドレスレジスタ２１と、ＤＭＡ起動レジスタ２２と、転
送方向設定レジスタ２３と、バースト長設定レジスタ２
４と、転送ブロック数設定レジスタ２５から構成され
る。また、ＤＭＡ回路８はブロックＩＤ生成部２６と、
ブロックＩＤ変換部２７と、アドレスカウンタ１と、ア
ドレスカウンタ２と、アドレスカウンタ１にセットする
アドレスを選択するセレクタ２９と、アドレスカウンタ
１とアドレスカウンタ２の出力を選択するセレクタ２８
と、ＤＭＡシーケンサ３４から構成される。

【００１９】データ通信装置１８がフレームを送信する
場合を以下に示す。ＣＰＵ１がシステムバス２とシステ
ムバスＩ／Ｆ４を介して、データ通信装置１８内の共有
メモリ６のＣＰＵ１が割り振られた領域に送信するデー
タを書き込み、ＭＰＵ３にデータ送信を命令する。

【００２０】次に、ＭＰＵ３がＤＭＡ制御記憶部７の共
有メモリアドレスレジスタ１〜ｎ20に転送元の共有メモ
リアドレス，バッファメモリアドレスレジスタ２１に転
送先バッファメモリアドレス，転送方向設定レジスタ２
３に共有メモリからバッファメモリの転送方向を示すコ
ード，バースト長設定レジスタ２４にバスを占有して共
有メモリ３をリードまたはバッファメモリ１３をライト
する回数であるバースト長，転送ブロック数設定レジス
タ２５に転送するブロック数をセットし、DMA起動レジ
スタ２２に起動コードの書き込みを行いＤＭＡ回路８を
起動する。

【００２１】ＤＭＡ回路８が起動すると、ＤＭＡ回路８
内のＤＭＡシーケンサ３４が転送方向設定レジスタ２３
に設定された転送方向をチェックした後、セレクタ２９
を制御し共有メモリアドレスレジスタ１〜ｎ２０に記憶
されたアドレスをアドレスカウンタ１３０にセット
し、バッファメモリアドレスレジスタ２１に記憶された
バッファメモリアドレスをアドレスカウンタ２３１に
セットして、バスアービタ５と通信プロトコル制御部１
４にバスの使用要求を出す。バスの使用が許されると、
ＤＭＡシーケンサ３４は、双方向ゲート４３とゲート４
２をコントロールし、ＤＭＡ回路８は共有メモリ６内の
データをバッファメモリ１３にブロック単位でＤＭＡ転
送を開始する。

【００２２】ＤＭＡ制御記憶部７の共有メモリアドレス
レジスタ１〜ｎ２０にセットされた共有メモリ６のアド
レスと、ＤＭＡ制御記憶部７のブロックＩＤ変換テーブ
ル１９を用いて、ＤＭＡ回路８内のブロックＩＤ生成部
２６が転送する共有メモリ６のアドレスに対応したブロ
ックＩＤを算出する。

【００２３】ＤＭＡ回路８内のＤＭＡシーケンサ３４
は、アドレスカウンタ１３０のアドレス出力をセレク
タ２８で選択し、アドレスカウンタ１３０をカウント
アップして、共有メモリ６からバースト長設定レジスタ
に設定された回数だけデータを連続に読み出す。ＤＭＡ
回路８が読み出した共有メモリのデータを一時FIFO10に
記憶し、ブロックデータと算出したブロックＩＤからブ
ロックチェックコードをブロックチェックコード生成部
１２によって生成する。

【００２４】ＤＭＡ回路８のＤＭＡシーケンサ３４がセ
レクタ２８を制御し、アドレスカウンタ２３１のアド
レス出力を選択し、アドレカウンタ２３１をカウント
アップして、バッファメモリ１３へのブロックＩＤライ
トを行い、セレクタ１１を制御して、データFIFO10から
バッファメモリ１３へのブロックデータ転送を行い、最
後にブロックチェックコードをバッファメモリ１３にラ
イトし、１ブロックの転送が終了する。

【００２５】ＤＭＡシーケンサ３４は、このブロックの
転送を転送ブロック数設定レジスタ２５に設定されたブ
ロック数を参照して、設定されているブロック数だけブ
ロック転送を連続に実行する。

【００２６】ＤＭＡ回路８による共有メモリ６からバッ
ファメモリ１３へのブロックデータの転送が終了する
と、ＭＰＵ３がフレームヘッダとＤＡとＳＡをバッファ
メモリ１３にライトし、送信フレームを生成する。バッ
ファメモリ１３内に生成されたフレームに通信プロトコ
ル制御部１４がフレームチェックコードを付加し、送信
フレームを伝送路１５へ送出する。

【００２７】送受信されるフレームの詳細について以下
に説明する。

【００２８】送受信されるフレームは、データ通信装置
内１８のバッファメモリ１３に一時的に記憶される。バ
ッファメモリ１３内で送信フレームと受信フレームが記
憶される領域は各々予め決められている。バッファメモ
リ内のフレームが記憶される領域を示した模式図を図４
に示す。

【００２９】データ通信装置がフレームを送信する場
合、フレーム送信領域に送信フレームを生成する。バッ
ファメモリ内で送信フレームは図５に示すように生成さ
れている。フレームはフレームヘッダ、ＤＡ，ＳＡ，デ
ータ，フレームチェックコードから構成され、さらに、
データは複数のブロックから構成されている。さらにブ
ロックはブロックＩＤとブロックデータとブロックチェ
ックコードから構成されている。このフレームを伝送路
上に送信する場合は、バッファメモリ内の送信フレーム
を模式図に示すフレームヘッダから下へ順番にフレーム
チェックコードまで送信する。

【００３０】伝送路上のフレームの模式図を図６に示
す。フレームは左から順に伝送路を伝わっていく。この
フレームがデータ通信装置に受信されると図４に示すバ
ッファメモリのフレーム受信領域に記憶される。

【００３１】データ通信装置がフレームを受信する場
合、受信したフレームはバッファメモリ内のフレーム受
信領域に記憶される。記憶された受信フレームは図５の
フレームの模式図に示す送信フレームと同じフォーマッ
トでバッファメモリ内に記憶される。

【００３２】データ通信装置１８がフレームを受信する
場合を以下に示す。伝送路１５からフレームを通信プロ
トコル制御部１４が受信し、バッファメモリ１３にフレ
ームが記憶される。通信制御プロトコル部１４はフレー
ムを受信した段階でフレームに伝送誤りがないかをフレ
ームチェックコードによりチェックする。

【００３３】次に、バッファメモリ１３に格納された受
信フレームは、ブロック単位で共有メモリ６にＤＭＡ転
送される。

【００３４】ＭＰＵ３がＤＭＡ制御記憶部７のバッファ
メモリアドレスレジスタ２１に転送元バッファメモリア
ドレス，転送方向設定レジスタ２３にバッファメモリか
ら共有メモリの転送方向を示すコード，バースト長設定
レジスタ２４にバスを占有してバッファメモリ１３をリ
ードまたは共有メモリ３をライトする回数であるバース
ト長、転送ブロック数設定レジスタ２５に転送するブロ
ック数をセットし、ＤＭＡ起動レジスタ２２に起動コー
ドの書き込みを行いＤＭＡ回路８を起動する。

【００３５】ＤＭＡ回路８が起動すると、ＤＭＡ回路８
内のＤＭＡシーケンサが転送方向設定レジスタ２３に設
定された転送方向をチェックした後、バッファメモリア
ドレスレジスタ２１に記憶されたバッファメモリアドレ
スをアドレスカウンタ２ 31にセットして、バスアービ
タ５と通信プロトコル制御部１４にバスの使用要求を出
す。

【００３６】バスの使用が許されると、ＤＭＡシーケン
サ３４は、双方向ゲート４３とゲート４２をコントロー
ルし、ＤＭＡ回路８はバッファメモリ１３内のデータを
共有メモリ６にブロック単位でＤＭＡ転送を開始する。

【００３７】最初にＤＭＡ回路８内のＤＭＡシーケンサ
３４がセレクタ２８を制御してアドレスカウンタ２３
１のアドレス出力を選択し、バッファメモリ１３からブ
ロックＩＤを読み出す。読み出したブロックＩＤをＤＭ
Ａ制御記憶部７のブロックＩＤ変換テーブル１９を用い
てＤＭＡ回路８内のブロックＩＤ変換部２７で解釈し、
共有メモリアドレスを算出する。ＤＭＡ回路８内のＤＭ
Ａシーケンサ３４はセレクタ２９を制御してブロックＩ
Ｄ変換部２７が算出した共有メモリのアドレスをアドレ
スカウンタ１３０にセットする。

【００３８】次にＤＭＡシーケンサ３４はアドレスカウ
ンタ２３１をカウントアップして、ブロックデータを
バッファメモリ１３から読み出してFIFO10に記憶し、ブ
ロックのブロックチェックコードをバッファメモリ１３
から読み出し、ブロックに伝送誤りがないかブロックチ
ェック部９でチェックする。FIFO10に一旦ブロックデー
タを記憶してデータのチェックを行うことで、伝送誤り
のあるブロックを共有メモリに書き込まずにブロックデ
ータの転送を中断することができる。

【００３９】データに伝送誤りがあれば、そのブロック
の共有メモリ６への転送をＤＡＭ回路８は行わずブロッ
クデータを破棄する。データに伝送誤りがなければ、Ｄ
ＭＡシーケンサ３４はセレクタ２８を制御してアドレス
カウンタ１３０のアドレス出力を選択し、FIFO10のデ
ータを共有メモリ６にライトして１ブロックの転送が終
了する。

【００４０】ＤＭＡ回路８内のＤＭＡシーケンサ３４
は、このブロックの転送を転送ブロック数設定レジスタ
２５に設定されたブロック数を参照して、設定されてい
るブロック数だけブロック転送を連続に実行する。

【００４１】図７は本発明のデータ通信装置１８のブロ
ックＩＤ変換テーブル１９、図８は本発明のデータ通信
装置１８の共有メモリ６とバッファメモリ１３間のＤＭ
Ａ転送のアドレス変換を示す図である。

【００４２】フレームを送信する場合、例えば共有メモ
リアドレス設定レジスタ１〜ｎ２０に設定された転送先
アドレスがＢであれば、図７のブロックＩＤ変換テーブ
ルより共有メモリのアドレスＢはブロックＩＤ２と求め
られる。

【００４３】フレームを受信した場合、例えばバッファ
メモリに書き込まれたブロックID1の値が２であれば、
図７のブロックＩＤ変換テーブルより転送先の共有メモ
リ６のアドレスはＢと求められる。

【００４４】

【発明の効果】本発明のデータ通信装置では、ＤＭＡ回
路がブロックＩＤの解釈と生成を行いながら、共有メモ
リとバッファメモリ間で複数のブロックを連続にＤＭＡ
転送するので、送受信におけるフレームの処理を高速に
行われる。

【００４５】各ブロックにブロックチェックコードを付
加することにより、データ通信装置が受信したフレーム
に伝送誤りがあっても、伝送誤りのあるブロックを破棄
し、伝送誤りのないブロックをバッファメモリから共有
メモリへ転送することができる。

【図面の簡単な説明】

【図１】データ通信装置のブロック図。

【図２】データ通信装置内のＤＭＡ回路とＤＭＡ制御記
憶部のブロック図。

【図３】データ通信装置間の通信の説明図。

【図４】バッファメモリ内の領域の説明図。

【図５】バッファメモリ内のフレームの説明図。

【図６】伝送路上のフレームの説明図。

【図７】ブロックＩＤ変換テーブルを示す説明図。

【図８】共有メモリとバッファメモリ間のデータ転送の
アドレス変換を示す説明図。

【符号の説明】

１…ＣＰＵ、２…システムバス、３…ＭＰＵ、４…シス
テムバス・インタフェース、５…バスアービタ、６…共
有メモリ、７…ＤＭＡ制御記憶部、８…ＤＭＡ回路、９
…ブロックチェック部、１０…ＦＩＦＯ、１１…セレク
タ、１２…ブロックチェックコード生成部、１３…バッ
ファメモリ、１４…通信プロトコル制御部、１５…伝送
路、１６…ゲート、１７…双方向ゲート、１８…データ
通信装置、４３…双方向ゲート。

───────────────────────────────────────────────────── フロントページの続き (72)発明者丹治雅行茨城県日立市大みか町五丁目２番１号株式会社日立製作所大みか工場内 (72)発明者稲田俊司茨城県日立市大みか町五丁目２番１号株式会社日立製作所大みか工場内 (72)発明者渡辺志津弥茨城県日立市大みか町五丁目２番１号株式会社日立製作所大みか工場内 (72)発明者小倉真茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者新田良茨城県日立市大みか町五丁目２番１号日立プロセスコンピュータエンジニアリング株式会社内

Claims

【特許請求の範囲】

【請求項１】ＭＰＵと、送受信するデータを記憶する共
有メモリと、送受信フレームを一時記憶するバッファメ
モリと、上記共有メモリと上記バッファメモリ間のデー
タ転送を行うＤＭＡ回路と、ＤＭＡ制御記憶部と、通信
プロトコル制御部と、システムバスインタフェースを備
えたデータ通信装置において、データの転送元である上記共有メモリのアドレスから、
上記共有メモリ上のどの領域のデータであるのかを示す
ブロックＩＤを上記共有メモリのアドレスとの対応情報
が記憶されるブロックＩＤ変換テーブルの情報によっ
て、上記ブロックＩＤを算出するブロックＩＤ生成部を
持ち、上記共有メモリから上記バッファメモリへデータ
のＤＭＡ転送の前または後に、算出した上記ブロックＩ
Ｄのバッファメモリへの書き込みを行う、また、上記バ
ッファメモリ内に記憶された上記ブロックＩＤから、転
送先の上記共有メモリのアドレスを上記ブロックＩＤ変
換テーブルの情報によって算出するブロックＩＤ変換部
をもち、上記ブロックＩＤから転送先の共有メモリのア
ドレスを決定した後、上記バッファメモリから上記共有
メモリへデータのＤＭＡ転送を行うＤＭＡ回路を特徴と
するデータ通信装置。
【請求項２】送信フレーム内の上記各ブロックにブロッ
クの伝送誤りをチェックするため付加されるブロックチ
ェックコードを生成するブロックチェックコード生成部
をもち、上記ブロックチェックコードを生成し、上記共
有メモリから上記バッファメモリへのデータのＤＭＡ転
送の前または後に、上記ブロックチェックコードの上記
バッファメモリへの書き込みを行う、また、受信フレー
ム内の各ブロックに付加された上記ブロックチェックコ
ードを読み出し、受信したブロックの伝送誤りをチェッ
クするブロックチェック部をもち、上記ブロックチェッ
クコードでブロックの伝送誤りをチェックして、バッフ
ァメモリから上記共有メモリにデータのＤＭＡ転送を行
うＤＭＡ回路を設けた請求項１のデータ通信装置。
【請求項３】ブロック長以上のファースト・イン・ファ
ースト・アウトを持って、転送するデータを上記ファー
スト・イン・ファースト・アウトに一時記憶しＤＭＡ転
送を行うＤＭＡ回路をもつ請求項２に記載のデータ通信
装置。