CN116566761A - Spi双主机共享仲裁系统及方法 - Google Patents

Spi双主机共享仲裁系统及方法 Download PDF

Info

Publication number
CN116566761A
CN116566761A CN202310310615.3A CN202310310615A CN116566761A CN 116566761 A CN116566761 A CN 116566761A CN 202310310615 A CN202310310615 A CN 202310310615A CN 116566761 A CN116566761 A CN 116566761A
Authority
CN
China
Prior art keywords
host
arbitration
bus
spi
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310310615.3A
Other languages
English (en)
Other versions
CN116566761B (zh
Inventor
徐聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Cetc Xingtuo Technology Co ltd
Original Assignee
Chengdu Cetc Xingtuo Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Cetc Xingtuo Technology Co ltd filed Critical Chengdu Cetc Xingtuo Technology Co ltd
Priority to CN202310310615.3A priority Critical patent/CN116566761B/zh
Publication of CN116566761A publication Critical patent/CN116566761A/zh
Application granted granted Critical
Publication of CN116566761B publication Critical patent/CN116566761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40084—Bus arbitration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供了SPI双主机共享仲裁系统，包括：主机A、主机B以及从机，主机A和主B通过同一SPI总线与从机连接；主机A与主机B中均设有仲裁模块，在主机A或主机B要发送SPI帧到从机时，在发送数据前，引入仲裁编码通过仲裁模块完成仲裁，根据仲裁结果判断是否发送SPI帧。本发明通过为SPI增加仲裁机制，使其能够支持双主机单从机，无需实现上层软件协议。

Description

SPI双主机共享仲裁系统及方法
技术领域
本发明涉及通信领域，特别涉及一种SPI双主机共享仲裁系统及方法。
背景技术
SPI是常用低速通信总线之一，传统的SPI总线是1个主机和多个从机组成一个系统，在使用过程中，如果有多个主机要共享一个从机数据，SPI协议本身是无法支持的。
实际应用中，有多个主机共享一个从机的需求。例如，支持SPI接口的FLASH容量比较大，两个主机分别使用一块FLASH成本比较高，而共享同一个FLASH则可以解决这个问题。
传统的共享方法是一个主机通过SPI连接到从机，另一个主机通过该主机访问从机。这样的处理方式要求两个主机之间必须定义一个上层软件协议，在有些场景是不现实的，例如开机阶段，还没有任何协议建立。
发明内容
针对现有技术中存在的问题，提供了一种SPI双主机共享仲裁系统及方法，扩展了SPI协议，增加了双主机仲裁机制，使其能支持两主机单从机，而无需实现上层软件协议。
本发明采用的技术方案如下：SPI双主机共享仲裁系统，包括：主机A、主机B以及从机，主机A和主B通过同一SPI总线与从机连接；主机A与主机B中均设有仲裁模块，在主机A或主机B要发送SPI帧到从机时，在发送数据前，引入仲裁编码通过仲裁模块完成仲裁，根据仲裁结果判断是否发送SPI帧。
作为一种优选方案，主机A与主机B之间通过4bit DQ线完成仲裁编码，主机A与主机B的DQ0-DQ3一一对应连接，仲裁时，各主机将仲裁编码驱动到DQ总线的DQ0-DQ3上，DQ为开漏输出，在某一位仲裁编码为低时，DQ总线上对应位体现为低。
作为一种优选方案，仲裁模块的工作过程为：若主机A要发送SPI帧时，且CS为高，拉低CS，同时将仲裁编码信息驱动到DQ总线上；计时到仲裁时间，采集DQ总线上仲裁数据，判断仲裁结果，若失败，则释放总线，若成功，则继续发送DQ总线上的数据；若主机A在传输时主机B未进行传输，则仲裁结果默认为成功，否则进行优先级仲裁，确定仲裁结果。
作为一种优选方案，优先级仲裁具体方法为：获取的DQ总线上仲裁数据为全0时，判断本主机发送的仲裁编码是否为全0，若是则本主机优先级高，仲裁结果为成功，否则失败；获取的DQ总线上仲裁数据并非为全0时，若本主机的仲裁编码第一位0所在位置在DQ总线上仲裁数据第一位0所在位置之后，则表示本主机优先级低，仲裁结果为失败，否则表示成功。
作为一种优选方案，在仲裁过程中，需要对两个主机进行同步，同步的具体方法为：在某主机的CS拉低时，开始计数，计数超时后认为对端主机已经送出仲裁信息，此时获取DQ总线上仲裁数据。
作为一种优选方案，仲裁结果分为单次和独占，单次时表示仅在一次仲裁中生效；独占时只有在独占主机提出单次请求或提出空请求时才能释放总线。
作为一种优选方案，若独占主机复位，在复位期间，失去仲裁的主机能够在软件触发下提单空请求，主动获得总线状态，由于独占主机复位，只能发出空仲裁信息，则失去仲裁的主机获得该信息后，可主动发起非空仲裁申请。
本发明还提供了一种基于SPI双主机共享仲裁方法，主机A和主机B通过SPI总线与从机连接；在主机A要发送SPI帧时，主机A拉低CS信号，同时将仲裁编码驱动到DQ总线，若主机B需要发送SPI帧，主机B在2N时间后拉低CS并给出仲裁编码到DQ总线，在主机B输出稳定，满足主机A的采样建立时候后即可采样DQ总线上仲裁数据；主机A如果仲裁失败则释放CS、SCK以及DQ，由主机B发送SPI帧，如果仲裁成功则发送SPI帧；其中，主机A与主机B的RCLK时钟周期比例为1：N。
作为一种优选方案，仲裁的具体方法为：获取的DQ总线上仲裁数据为全0时，判断本主机发送的仲裁编码是否为全0，若是则本主机优先级高，仲裁结果为成功，否则失败；获取的DQ总线上仲裁数据并非为全0时，若本主机的仲裁编码第一位0所在位置在DQ总线上仲裁数据第一位0所在位置之后，则表示本主机优先级低，仲裁结果为失败，否则表示成功。
作为一种优选方案，仲裁结果分为单次和独占，单次时表示仅在一次仲裁中生效；独占时只有在独占主机提出单次请求或提出空请求时才能释放总线。
作为一种优选方案，若独占主机复位，在复位期间，失去仲裁的主机能够在软件触发下提单空请求，主动获得总线状态，由于独占主机复位，只能发出空仲裁信息，则失去仲裁的主机获得该信息后，可主动发起非空仲裁申请。
与现有技术相比，采用上述技术方案的有益效果为：本发明通过为SPI增加仲裁机制，使其能够支持双主机单从机，无需实现上层软件协议。
附图说明
图1为本发明提出的SPI双主机共享仲裁系统示意图。
图2为本发明一实施例中仲裁原理图。
图3为本发明一实施例中工作时钟仲裁示例图。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的模块或具有相同或类似功能的模块。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。相反，本申请的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。
如图1所示，SPI双主机共享仲裁系统，包括：主机A、主机B以及从机，主机A和主B通过同一SPI总线与从机连接；主机A与主机B中均设有仲裁模块，在主机A或主机B要发送SPI帧到从机时，在发送数据前，引入仲裁编码通过仲裁模块完成仲裁，根据仲裁结果判断是否发送SPI帧。
图1中，软件或者固件，能够配置ARB模块寄存器，对ARB进行控。命令状态机，用于生成对从机操作的指令序列。缓存用于缓存cmdFSM和spiFSM之间的命令和数据。SPI时序控制状态机，用来生成SPI单帧序列，能控制CS和DQ，SCK。仲裁模块，用于实现SPI总线仲裁功能。
在本实施例中，主机A和主机B和从机都通过各自的SPI接口连接到SPI总线上。通常情况，在1对1的连接中，主机只需要spiFSM逻辑控制SPI总线即可，但是在有双主机的情况下，由于同时访问从机的冲突存在，原方式不可行，由此，本实施例的主机中均增加仲裁模块，来处理总线仲裁。对于从机而言，不需要做任何处理，其看到的还是原始SPI协议，只是会有一段无效时间，即仲裁花费的时间。
本实施例中，主机A与主机B之间通过4bit DQ线完成仲裁编码，主机A与主机B的DQ0-DQ3一一对应连接(即主机A和主机B的DQ0是连接到一起的，DQ1是连接到一起的，以此类推)，仲裁时，各主机将仲裁编码驱动到DQ0-DQ3上，DQ为开漏输出，在某一位仲裁编码为低时，DQ总线上对应位体现为低。在SPI接口使用时，对于主机而言，CS、SCK为推挽输出信号，DQx(x取值为0-3)为推挽双向信号；对于从机而言，CS、SCK为输入信号，DQx(x取值为0-3)为推挽双向信号。在有多主机连接到一起情况下，主机不需要发送数据时，CS为开漏，内部拉高，SCK拉低。
例如，主机A的仲裁编码为0101，主机B的总裁编码为0011，则DQ总线上数据体现为0001。由于用一根线无法判断，例如两个主机都输出低或者都输出高，所以本实施例采用4根线进行判断。
在实际使用中，可能会关闭时钟或电源，因此，需要在仲裁时进行同步处理，本实施例采用的同步方式为超时，即在一个主机要开始启动发送时，首先将CS拉低，开始计数，计数超时后认为对端主机已经送出仲裁信息，此时采样DQzo总线上仲裁数据。
本实施例中，仲裁同步基本信号选择为CS，这是由于仲裁需要在一帧开始之前，仲裁模块可以根据cmdFSM和spiFSM的状态得知CS起点。
仲裁的基本过程为：若主机A要发送SPI帧时，且CS为高，拉低CS，同时将仲裁编码信息驱动到DQ总线上；计时到仲裁时间，采集DQ总线上仲裁数据，判断仲裁结果，若失败，则释放总线，若成功，则继续发送DQ总线上的数据；若主机A在传输时主机B未进行传输，则仲裁结果默认为成功，否则进行优先级仲裁，确定仲裁结果。
需要说明的是，尽管在主机A在传输时主机B未进行传输时，仲裁结果默认为成功，即如果只有一方启动了传输，那么另一方会放IDLE(闲置)到总线上，只有启动传输的一方会获胜。但此时，主机B依然会知道主机A正在传输，实际过程为，在主机A启动传输，B没有传输需求时，主机B在主机A将CS拉低仲裁期间，将CS，DQx驱动为OD1(open drain high，弱上拉)，在仲裁窗口，B发现A有高优先级仲裁，在传输窗口释放总线CS和DQ为Hiz，传输完成又恢复至OD1。
优先级仲裁具体方法为：获取的DQ总线上仲裁数据为全0时，判断本主机发送的仲裁编码是否为全0，若是则本主机优先级高，仲裁结果为成功，否则失败；获取的DQ总线上仲裁数据并非为全0时，若本主机的仲裁编码第一位0所在位置在DQ总线上仲裁数据第一位0所在位置之后，则表示本主机优先级低，仲裁结果为失败，否则表示成功。
例如，A为0000，B为0111，总线体现为0000，则A获胜，若A为1011，B为0111，总线体现为0011，A发现0位置前的总线体现数据上存在0，则表示A失败。如图2所示为本实施例仲裁过程中各个事件触发事件示例图，包括发送仲裁信息，判断仲裁信息，仲裁失败释放总线，驱动总线发送SPI帧，仲裁成功释放总线。
在该示例中，主机A和主机B的RCLK时钟周期比例为1：N，N可以为小数；CSA1和CSA2均为主机A控制的CS，CSB1和CSB2均为主机B控制的CS，1和2代表可能主机A先驱动或者主机B先驱动，只是为了区分先后的顺序，分析不同的情况，Trela/Trelb：主机A/B开始释放CS时间。Tscka/Trelb：主机A/B开始驱动SCK的时间。
T1时刻，CSA1先拉低后，将仲裁编码请求到DQ。
T2时刻，CSB1最晚在2N后的T2拉低并给出仲裁编码请求到DQ，因为在3N时主机B发现CS已经变低，就不会在拉低CS。
在T2后，主机A等到主机B输出稳定，满足采样建立时候后即可采样DQ总线仲裁数据。
对于CSB，CSA也可能在CSB拉低后再拉低，采用同样的计算方法，CSB的采样点在T4。
T5时刻，主机A如果仲裁失败可以释放CS，SCK，DQ，因为此时主机B已经仲裁完毕。
T6时刻，主机B如果仲裁失败可以释放CS，SCK，DQ，因为此时主机A已经仲裁完毕。
T6时刻，主机A仲裁成功可以发送SPI帧，因为主机B仲裁失败已经释放了总线。
T7时刻，主机B如果仲裁成功可以发送SPI帧，因为主机A如果仲裁失败，已经释放总线。
如图3所示为本实施例提出的工作时钟为1：1的场景，图中推挽输出1为PP1，输出0为PP0，不输出为PPHiz，开漏输出1为OD1，输出0为OD0。
SCK和DQ在各个阶段的状态如表1所示：
表1
IDLE 仲裁 释放 传输
SCK PP0 PP0 PPHiz PP01
DQ OD1 OD01 PPHiz PP01
主机A和主机B的仲裁采样时间为3，仲裁失败释放时间为6，开始驱动总线时间为8(单位为工作时钟周期数)。
在本实施例中，采用4bit DQx线来做仲裁编码，由于使用当中，cmdFSM可能产生SPI操作序列，即一次请求需要发送N个SPI序列，因此，仲裁结果分为单次和独占两种情况。
结果为单次时表示仅在一次仲裁中生效；结果为独占时只有在独占主机提出单次请求或提出空请求时才能释放总线。
需要说明的是，若独占主机复位，在复位期间，失去仲裁的主机能够在软件触发下提单空请求，主动获得总线状态，由于独占主机复位，只能发出空仲裁信息，则失去仲裁的主机获得该信息后，可主动发起非空仲裁申请。
本实施例提出的仲裁编码具体表2所示：
表2
通过上述编码，即当A或者B将这6种格式种的某种驱动到总线上，则总线会按照提出的优先级仲裁方法得到最终结果。能够实现LCK独占优先级高于SLG单次优先级，同时能实现主机A和主机B之间的相同优先级请求调度。
需要说明的是，调度算法可以根据需要选择，优选采用例如SP严格优先级、RR轮询调度或者WFQ按比例调度。
实施例2
本发明还提供了一种基于SPI双主机共享仲裁方法，主机A和主机B通过SPI总线与从机连接；在主机A要发送SPI帧时，主机A拉低CS信号，同时将仲裁编码驱动到DQ总线，若主机B需要发送SPI帧，主机B在2N时间后拉低CS并给出仲裁编码到DQ总线，在主机B输出稳定，满足主机A的采样建立时候后即可采样DQ总线上仲裁数据；主机A如果仲裁失败则释放CS、SCK以及DQ，由主机B发送SPI帧，如果仲裁成功则发送SPI帧；其中，主机A与主机B的RCLK时钟周期比例为1：N。
在本实施例中，仲裁的具体方法为：获取的DQ总线上仲裁数据为全0时，判断本主机发送的仲裁编码是否为全0，若是则本主机优先级高，仲裁结果为成功，否则失败；获取的DQ总线上仲裁数据并非为全0时，若本主机的仲裁编码第一位0所在位置在DQ总线上仲裁数据第一位0所在位置之后，则表示本主机优先级低，仲裁结果为失败，否则表示成功。
作为一种优选实施例方式，仲裁结果分为单次和独占，单次时表示仅在一次仲裁中生效；独占时只有在独占主机提出单次请求或提出空请求时才能释放总线。
作为一种优选实施例方式，若独占主机复位，在复位期间，失去仲裁的主机能够在软件触发下提单空请求，主动获得总线状态，由于独占主机复位，只能发出空仲裁信息，则失去仲裁的主机获得该信息后，可主动发起非空仲裁申请。
需要说明的是，在本发明实施例的描述中，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接连接，也可以通过中间媒介间接连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义；实施例中的附图用以对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.SPI双主机共享仲裁系统，其特征在于，包括：主机A、主机B以及从机，主机A和主B通过同一SPI总线与从机连接；主机A与主机B中均设有仲裁模块，在主机A或主机B要发送SPI帧到从机时，在发送数据前，引入仲裁编码通过仲裁模块完成仲裁，根据仲裁结果判断是否发送SPI帧。
2.根据权利要求1所述的SPI双主机共享仲裁系统，其特征在于，主机A与主机B之间通过4bit DQ线完成仲裁编码，主机A与主机B的DQ0-DQ3一一对应连接，仲裁时，各主机将仲裁编码驱动到DQ0-DQ3上，DQ为开漏输出，在某一位仲裁编码为低时，DQ总线上对应位体现为低。
3.根据权利要求2所述的SPI双主机共享仲裁系统，其特征在于，仲裁模块的工作过程为：若主机A要发送SPI帧时，且CS为高，拉低CS，同时将仲裁编码信息驱动到DQ总线上；计时到仲裁时间，采集DQ总线上仲裁数据，判断仲裁结果，若失败，则释放总线，若成功，则继续发送DQ总线上的数据；若主机A在传输时主机B未进行传输，则仲裁结果默认为成功，否则进行优先级仲裁，确定仲裁结果。
4.根据权利要求3所述的SPI双主机共享仲裁系统，其特征在于，优先级仲裁具体方法为：获取的DQ总线上仲裁数据为全0时，判断本主机发送的仲裁编码是否为全0，若是则本主机优先级高，仲裁结果为成功，否则失败；获取的DQ总线上仲裁数据并非为全0时，若本主机的仲裁编码第一位0所在位置在DQ总线上仲裁数据第一位0所在位置之后，则表示本主机优先级低，仲裁结果为失败，否则表示成功。
5.根据权利要求1所述的SPI双主机共享仲裁系统，其特征在于，在仲裁过程中，需要对两个主机进行同步，同步的具体方法为：在某主机的CS拉低时，开始计数，计数超时后认为对端主机已经送出仲裁信息，此时获取DQ总线上仲裁数据。
6.根据权利要求1所述的SPI双主机共享仲裁系统，其特征在于，仲裁结果分为单次和独占，单次时表示仅在一次仲裁中生效；独占时只有在独占主机提出单次请求或提出空请求时才能释放总线；若独占主机复位，在复位期间，失去仲裁的主机能够在软件触发下提单空请求，主动获得总线状态，由于独占主机复位，只能发出空仲裁信息，则失去仲裁的主机获得该信息后，可主动发起非空仲裁申请。
7.SPI双主机共享仲裁方法，其特征在于，主机A和主机B通过SPI总线与从机连接；在主机A要发送SPI帧时，主机A拉低CS信号，同时将仲裁编码驱动到DQ总线，若主机B需要发送SPI帧，主机B在2N时间后拉低CS并给出仲裁编码到DQ总线，在主机B输出稳定，满足主机A的采样建立时候后即可采样DQ总线上仲裁数据；主机A如果仲裁失败则释放CS、SCK以及DQ，由主机B发送SPI帧，如果仲裁成功则发送SPI帧；其中，主机A与主机B的RCLK时钟周期比例为1：N。
8.根据权利要求7所述的SPI双主机共享仲裁方法，其特征在于，仲裁的具体方法为：获取的DQ总线上仲裁数据为全0时，判断本主机发送的仲裁编码是否为全0，若是则本主机优先级高，仲裁结果为成功，否则失败；获取的DQ总线上仲裁数据并非为全0时，若本主机的仲裁编码第一位0所在位置在DQ总线上仲裁数据第一位0所在位置之后，则表示本主机优先级低，仲裁结果为失败，否则表示成功。
9.根据权利要求7或8所述的SPI双主机共享仲裁方法，其特征在于，仲裁结果分为单次和独占，单次时表示仅在一次仲裁中生效；独占时只有在独占主机提出单次请求或提出空请求时才能释放总线。
10.根据权利要求9所述的SPI双主机共享仲裁方法，其特征在于，若独占主机复位，在复位期间，失去仲裁的主机能够在软件触发下提单空请求，主动获得总线状态，由于独占主机复位，只能发出空仲裁信息，则失去仲裁的主机获得该信息后，可主动发起非空仲裁申请。
CN202310310615.3A 2023-03-28 2023-03-28 Spi双主机共享仲裁系统及方法 Active CN116566761B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310310615.3A CN116566761B (zh) 2023-03-28 2023-03-28 Spi双主机共享仲裁系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310310615.3A CN116566761B (zh) 2023-03-28 2023-03-28 Spi双主机共享仲裁系统及方法

Publications (2)

Publication Number Publication Date
CN116566761A true CN116566761A (zh) 2023-08-08
CN116566761B CN116566761B (zh) 2024-02-02

Family

ID=87495495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310310615.3A Active CN116566761B (zh) 2023-03-28 2023-03-28 Spi双主机共享仲裁系统及方法

Country Status (1)

Country Link
CN (1) CN116566761B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117009266A (zh) * 2023-10-07 2023-11-07 芯动微电子科技(武汉)有限公司 一种握手协议总线仲裁模块及片上系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0506988A1 (de) * 1991-03-30 1992-10-07 Deutsche ITT Industries GmbH Verfahren zur Busarbitration eines Multimastersystems
US5237696A (en) * 1988-04-13 1993-08-17 Rockwell International Corporation Method and apparatus for self-timed digital data transfer and bus arbitration
US20060136635A1 (en) * 2004-12-22 2006-06-22 Beaudoin Denis R Very little multi master bus
CN103617138A (zh) * 2013-12-16 2014-03-05 深圳市兴威帆电子技术有限公司 多主机仲裁方法及多主机通信系统
US20150254198A1 (en) * 2013-03-15 2015-09-10 Google Inc. Methods and apparatus related to bus arbitration within a multi-master system
US20150378959A1 (en) * 2014-06-30 2015-12-31 Echelon Corporation Multi-protocol serial nonvolatile memory interface
CN108287800A (zh) * 2017-12-26 2018-07-17 北京七芯中创科技有限公司 一种基于单总线通信协议的总线仲裁系统及方法
CN110502466A (zh) * 2019-07-19 2019-11-26 苏州浪潮智能科技有限公司 一种spi总线多主-多从扩展的控制方法及装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237696A (en) * 1988-04-13 1993-08-17 Rockwell International Corporation Method and apparatus for self-timed digital data transfer and bus arbitration
EP0506988A1 (de) * 1991-03-30 1992-10-07 Deutsche ITT Industries GmbH Verfahren zur Busarbitration eines Multimastersystems
US20060136635A1 (en) * 2004-12-22 2006-06-22 Beaudoin Denis R Very little multi master bus
US20150254198A1 (en) * 2013-03-15 2015-09-10 Google Inc. Methods and apparatus related to bus arbitration within a multi-master system
CN103617138A (zh) * 2013-12-16 2014-03-05 深圳市兴威帆电子技术有限公司 多主机仲裁方法及多主机通信系统
US20150378959A1 (en) * 2014-06-30 2015-12-31 Echelon Corporation Multi-protocol serial nonvolatile memory interface
CN108287800A (zh) * 2017-12-26 2018-07-17 北京七芯中创科技有限公司 一种基于单总线通信协议的总线仲裁系统及方法
CN110502466A (zh) * 2019-07-19 2019-11-26 苏州浪潮智能科技有限公司 一种spi总线多主-多从扩展的控制方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117009266A (zh) * 2023-10-07 2023-11-07 芯动微电子科技(武汉)有限公司 一种握手协议总线仲裁模块及片上系统

Also Published As

Publication number Publication date
CN116566761B (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
CN102023953B (zh) 具有多路i2c总线的系统的控制方法
CN102023954B (zh) 具有多路i2c总线的装置、处理器、系统主板及工控计算机
EP1764703B1 (en) A system for providing access to multiple data buffers of a data retaining and processing device
US6842806B2 (en) Method and apparatus for interconnecting wired-AND buses
US6556580B1 (en) Multi-function transmit packet buffer
EP1032880B1 (en) Method and apparatus for switching between source-synchronous and common clock data transfer modes in a multiple agent processing system
US20070088874A1 (en) Offload engine as processor peripheral
US20020023189A1 (en) Apparatus and method for initializing a universal serial bus device
JP2017514238A (ja) センサーグローバルバス
JPH06131281A (ja) コンピュータ・ネットワーク・システム
WO2010103670A1 (en) Storage apparatus and method for controlling the same
CN1118029C (zh) 用于高速总线的流控制的系统和方法
CN116566761B (zh) Spi双主机共享仲裁系统及方法
TWI516942B (zh) 分配位址至互連上之裝置
US6175887B1 (en) Deterministic arbitration of a serial bus using arbitration addresses
US6889265B2 (en) Apparatus and method to allow and synchronize schedule changes in a USB enhanced host controller
CN1113298C (zh) 在总线系统中提供和嵌入控制信息的方法和装置
US20230350841A1 (en) Providing acknowledgements for system power management interface
US5671370A (en) Alternating data valid control signals for high performance data transfer
CN111427813A (zh) 一种基于串口的核间通讯方法、终端及存储介质
US11360916B2 (en) Group slave identifier time-multiplexed acknowledgment for system power management interface
JP3639582B2 (ja) 通信命令制御システム
JP3814389B2 (ja) シリアル通信方法及びシステム並びに記憶媒体
CN115422101A (zh) 一种dma驱动系统、方法、设备及可读存储介质
Yuxin I2C data transfer program design and communication protocol improvement

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant