CN117009266A - 一种握手协议总线仲裁模块及片上系统 - Google Patents
一种握手协议总线仲裁模块及片上系统 Download PDFInfo
- Publication number
- CN117009266A CN117009266A CN202311279972.4A CN202311279972A CN117009266A CN 117009266 A CN117009266 A CN 117009266A CN 202311279972 A CN202311279972 A CN 202311279972A CN 117009266 A CN117009266 A CN 117009266A
- Authority
- CN
- China
- Prior art keywords
- host
- arbitration
- current state
- request req
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 43
- 230000004044 response Effects 0.000 claims description 19
- 230000007246 mechanism Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明公开了一种握手协议总线仲裁模块及片上系统。握手协议总线仲裁模块包括仲裁单元和处理模块;仲裁单元包括状态机;仲裁单元用于获取第一主机发送的请求req_m1和第二主机发送的请求req_m2,利用状态机对获取的请求进行仲裁,输出仲裁信号;处理模块用于根据所述仲裁信号,将第一主机或者第二主机的数据信号输出到从机。本发明对于采用APB接口的主机和从机,提供了两个主机到一个从机的仲裁机制,仲裁逻辑简单,且较好地兼顾了公平性。
Description
技术领域
本发明属于数据处理技术领域,更具体地,涉及一种握手协议总线仲裁模块及片上系统。
背景技术
随着深亚微米工艺的成熟,集成电路芯片的规模越来越大,IP复用广泛地应用在片上系统设计中,而片上总线设计是其中重要的一环。在众多的总线标准协议中,ARM公司的AMBA总线最为IC设计者喜爱,已经逐步成为了标准化的片上结构。高级外围总线(Advanced Peripheral Bus,APB)协议是AMBA中最为基本的总线协议,具有成本低、功耗低和接口简单的特点,应用范围广泛。APB协议不支持一次传输多个命令,因为一次传输需要至少消耗两个周期,主要应用在低带宽的设计接口中。
总线仲裁机制,指的是系统中可能有两个或者两个以上的设备同时申请对总线的使用请求,为了设备能够有序的访问不产生冲突,需要通过总线仲裁器来确定占用总线的设备。常用的总线仲裁机制包括:先到先服务仲裁、优先级仲裁、动态仲裁和平级公平仲裁。其中,先到先服务仲裁机制指的是设备之间没有固定的公平关系,访问越早、等待时间越长的设备,其优先级越高。优先级仲裁指的是各设备之间的没有公平性的,有的设备优先级更高就具有更高的占用总线的权力。平级公平仲裁相当于优先级仲裁和先到先服务仲裁机制结合,有些设备享受优先级仲裁,相同优先级的设备则使用先到先服务的仲裁机制。动态仲裁根据QoS值来判断优先级,设计的复杂度更高。
发明内容
针对现有技术的以上缺陷或改进需求,本发明提供了一种握手协议总线仲裁模块及片上系统,对于采用APB接口的主机和从机,提供了两个主机到一个从机的仲裁机制,仲裁逻辑简单,且较好地兼顾了公平性。
为实现上述目的,按照本发明的一个方面,提供了一种握手协议总线仲裁模块,包括仲裁单元和处理模块;仲裁单元包括状态机;仲裁单元用于获取第一主机发送的请求req_m1和第二主机发送的请求req_m2,利用状态机对获取的请求进行仲裁,输出仲裁信号;处理模块用于根据所述仲裁信号,将第一主机或者第二主机的数据信号输出到从机。
在一些实施方式中,状态机的状态包括空闲、第二主机等待第一主机、第一主机等待第二主机、只有第一主机和只有第二主机;状态机根据是否接收到来自第一主机的请求req_m1、是否接收到来自第二主机的请求req_m2、第一主机是否完成数据传输、以及第二主机是否完成数据传输,进行状态切换;仲裁单元根状态机的当前状态输出仲裁信号。
在一些实施方式中,在当前状态为空闲时,在同时收到来自第一主机的请求req_m1和来自第二主机的请求req_m2时,当前状态从空闲跳转到第二主机等待第一主机;在收到来自第一主机的请求req_m1且没有收到来自第二主机的请求req_m2时,当前状态从空闲跳转到只有第一主机;在收到来自第二主机的请求req_m2且没有收到来自第一主机的请求req_m1时,当前状态从空闲跳转到只有第二主机。
在一些实施方式中,在当前状态为只有第一主机时,在没有收到来自第二主机的请求req_m2且第一主机未完成数据传输时,保持当前状态为只有第一主机;在没有收到来自第二主机的请求req_m2且第一主机完成数据传输时,当前状态从只有第一主机跳转到空闲;在收到来自第二主机的请求req_m2且第一主机未完成数据传输时,当前状态从只有第一主机跳转到第二主机等待第一主机;在收到来自第二主机的请求req_m2且第一主机完成数据传输时,当前状态从只有第一主机跳转到只有第二主机。
在一些实施方式中,在当前状态为只有第二主机时,在没有收到来自第一主机的请求req_m1且第二主机未完成数据传输时,保持当前状态为只有第二主机;在没有收到来自第一主机的请求req_m1且第二主机完成数据传输时,当前状态从只有第二主机跳转到空闲;在收到来自第一主机的请求req_m1且第二主机未完成数据传输时,当前状态从只有第二主机跳转到第一主机等待第二主机;在收到来自第一主机的请求req_m1且第二主机完成数据传输时,当前状态从只有第二主机跳转到只有第一主机。
在一些实施方式中,在当前状态为第一主机等待第二主机时,在第二主机未完成数据传输时,保持当前状态为第一主机等待第二主机;在第二主机完成数据传输时,当前状态从第一主机等待第二主机跳转到只有第一主机。
在一些实施方式中,在当前状态为第二主机等待第一主机时,在第一主机未完成数据传输时,保持当前状态为第二主机等待第一主机;在第一主机完成数据传输时,当前状态从第二主机等待第一主机跳转到只有第二主机。
在一些实施方式中,仲裁信号包括仲裁有效信号arbiter_valid和仲裁结果信号arbiter_out;在当前状态为空闲时,仲裁有效信号arbiter_valid为第一数值;在当前状态为空闲之外的其他状态时,仲裁有效信号arbiter_valid为第二数值;所述处理模块在仲裁有效信号arbiter_valid为第二数值时,根据仲裁结果信号arbiter_out选择将第一主机或者第二主机的数据信号输出到从机。
在一些实施方式中,在当前状态为只有第二主机或者第一主机等待第二主机时,仲裁结果信号arbiter_out为第三数值;在仲裁结果信号arbiter_out为第三数值时,所述处理模块选择将第二主机的数据信号输出到从机,并将从机的响应信号rsp_done_m2返回至所述仲裁单元;所述仲裁单元根据从机的响应信号rsp_done_m2确定第二主机的数据传输完成。
在一些实施方式中,在当前状态为只有第二主机和第一主机等待第二主机之外的其他状态时,仲裁结果信号arbiter_out为第四数值;在仲裁结果信号arbiter_out为第四数值时,所述处理模块选择将第一主机的数据信号输出到从机,并将从机的响应信号rsp_done_m1返回至所述仲裁单元;所述仲裁单元根据从机的响应信号rsp_done_m1确定第一主机的数据传输完成。
根据本发明的另一方面,提供了一种片上系统,包括第一主机、第二主机、从机和上述握手协议总线仲裁模块。
总体而言,通过本发明所构思的以上技术方案与现有技术相比,具有以下有益效果:握手协议总线仲裁模块包括仲裁单元和处理模块,仲裁单元包含状态机,通过对状态机的逻辑进行设计,就能根据两个主机的请求情况输出仲裁结果,实现两个主机到一个从机的仲裁机制;状态机包括空闲、第二主机等待第一主机、第一主机等待第二主机、只有第一主机和只有第二主机等五个状态,充分考虑了信号传输中可能存在的各种情形,状态机根据是否接收到来自第一主机的请求、是否接收到来自第二主机的请求、第一主机是否完成数据传输、以及第二主机是否完成数据传输,进行状态切换,仲裁单元根据状态机的当前状态输出仲裁信号,仲裁逻辑简单,且较好地兼顾了公平性。
附图说明
图1是本发明实施例的握手协议总线仲裁模块的结构示意图;
图2是本发明实施例的仲裁单元内部状态机的状态变化示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。正如本领域技术人员可以认识到的那样,在不脱离本申请的精神或范围的情况下,可通过各种不同方式修改所描述的实施例。因此,附图和描述被认为本质上是示例性的而非限制性的。
如图1所示,本发明实施例的握手协议总线仲裁模块包括仲裁单元和处理模块,仲裁单元包括状态机,仲裁单元用于获取第一主机发送的请求req_m1和第二主机发送的请求req_m2,利用状态机对获取的请求进行仲裁,输出仲裁信号,仲裁信号包括仲裁有效信号arbiter_valid和仲裁结果信号arbiter_out;处理模块用于根据仲裁单元输出的仲裁信号选择第一主机或者第二主机,将选中的第一主机的数据信号(即来自第一主机的APB信号)或者第二主机的数据信号(即来自第二主机的APB信号)输出到从机,以及将从机的响应信号rsp_done_m1或者rsp_done_m2返回仲裁单元。仲裁单元根据从机的响应信号rsp_done_m1确定选中的第一主机的数据传输完成,或者根据从机的响应信号rsp_done_m2确定选中的第二主机的数据传输完成。
如图2所示,本发明实施例的仲裁单元内部状态机的状态包括空闲(IDLE)、第二主机等待第一主机(R2 WAIT R1)、第一主机等待第二主机(R1 WAIT R2)、只有第一主机(R1ONLY)和只有第二主机(R2 ONLY)。
在一些实施方式中,状态机的控制逻辑如下:
(1)当前状态为空闲(IDLE)。在同时收到来自第一主机的请求req_m1和来自第二主机的请求req_m2时,优先选择第一主机,当前状态从空闲(IDLE)跳转到第二主机等待第一主机(R2 WAIT R1);在收到来自第一主机的请求req_m1且没有收到来自第二主机的请求req_m2时,当前状态从空闲(IDLE)跳转到只有第一主机(R1 ONLY);在收到来自第二主机的请求req_m2且没有收到来自第一主机的请求req_m1时,当前状态从空闲(IDLE)跳转到只有第二主机(R2 ONLY);否则当前状态保持空闲状态。
(2)当前状态为只有第一主机(R1 ONLY)。在没有收到来自第二主机的请求req_m2且第一主机未完成数据传输时,保持当前状态为只有第一主机(R1 ONLY);在没有收到来自第二主机的请求req_m2且第一主机完成数据传输时,当前状态从只有第一主机(R1 ONLY)跳转到空闲(IDLE);在收到来自第二主机的请求req_m2且第一主机未完成数据传输时,当前状态从只有第一主机(R1 ONLY)跳转到第二主机等待第一主机(R2 WAIT R1);在收到来自第二主机的请求req_m2且第一主机完成数据传输时,当前状态从只有第一主机(R1ONLY)跳转到只有第二主机(R2 ONLY)。
(3)当前状态为只有第二主机(R2 ONLY)。在没有收到来自第一主机的请求req_m1且第二主机未完成数据传输时,保持当前状态为只有第二主机(R2 ONLY);在没有收到来自第一主机的请求req_m1且第二主机完成数据传输时,当前状态从只有第二主机(R2 ONLY)跳转到空闲(IDLE);在收到来自第一主机的请求req_m1且第二主机未完成数据传输时,当前状态从只有第二主机(R2 ONLY)跳转到第一主机等待第二主机(R1 WAIT R2);在收到来自第一主机的请求req_m1且第二主机完成数据传输时,当前状态从只有第二主机(R2ONLY)跳转到只有第一主机(R1 ONLY)。
(4)当前状态为第一主机等待第二主机(R1 WAIT R2)。在第二主机未完成数据传输时,保持当前状态为第一主机等待第二主机(R1 WAIT R2);在第二主机完成数据传输时,当前状态从第一主机等待第二主机(R1 WAIT R2)跳转到只有第一主机(R1 ONLY)。
(5)当前状态为第二主机等待第一主机(R2 WAIT R1)。在第一主机未完成数据传输时,保持当前状态为第二主机等待第一主机(R2 WAIT R1);在第一主机完成数据传输时,当前状态从第二主机等待第一主机(R2 WAIT R1)跳转到只有第二主机(R2 ONLY)。
仲裁单元根据状态机的当前状态输出仲裁信号,包括仲裁有效信号arbiter_valid和仲裁结果信号arbiter_out。
在一些实施方式中,在当前状态为空闲(IDLE)时,表明仲裁单元没有收到来自第一主机和第二主机的请求,第一主机和第二主机都没有发送请求,仲裁有效信号arbiter_valid为第一数值(例如为0);在当前状态为空闲(IDLE)之外的其他状态时,仲裁有效信号arbiter_valid为第二数值(例如为1)。
在一些实施方式中,在当前状态为只有第二主机(R2 ONLY)或者第一主机等待第二主机(R1 WAIT R2)时,仲裁结果信号arbiter_out为第三数值(例如为1),表明第二主机具有优先权;在当前状态为只有第二主机(R2 ONLY)和第一主机等待第二主机(R1 WAITR2)之外的其他状态时,仲裁结果信号arbiter_out为第四数值(例如为0),表明第一主机具有优先权。
在一些实施方式中,处理模块在仲裁有效信号arbiter_valid为第二数值(例如为1)时,向从机发送请求命令,并根据仲裁结果信号arbiter_out选择第一主机或者第二主机。处理模块将选中的第一主机的数据信号或者第二主机的数据信号输出到从机,以及将从机的响应信号rsp_done_m1或者rsp_done_m2返回仲裁单元;仲裁单元根据从机的响应信号rsp_done_m1或者rsp_done_m2判断第一主机或者第二主机的数据传输完成。
在一些实施方式中,在仲裁结果信号arbiter_out为第三数值(例如为1)时,处理模块选择将第二主机的数据信号输出到从机,从机在接收完来自第二主机的数据信号后,向处理模块发出响应信号rsp_done_m2,处理模块将响应信号rsp_done_m2传输至仲裁单元,仲裁单元根据从机的响应信号rsp_done_m2确定选中的第二主机的数据传输完成。
在一些实施方式中,在仲裁结果信号arbiter_out为第四数值(例如为0)时,处理模块选择将第一主机的数据信号输出到从机,从机在接收完来自第一主机的数据信号后,向处理模块发出响应信号rsp_done_m1,处理模块将响应信号rsp_done_m1传输至仲裁单元,仲裁单元根据从机的响应信号rsp_done_m1确定选中的第一主机的数据传输完成。
本发明的握手协议总线仲裁模块通过对状态机的逻辑进行设计,就能根据两个主机的请求情况输出仲裁结果,实现两个主机到一个从机的仲裁机制;状态机包括空闲、第二主机等待第一主机、第一主机等待第二主机、只有第一主机和只有第二主机等五个状态,充分考虑了信号传输中可能存在的各种情形,状态机根据是否接收到来自第一主机的请求、是否接收到来自第二主机的请求、第一主机是否完成数据传输、以及第二主机是否完成数据传输,进行状态切换,仲裁单元根据状态机的当前状态输出仲裁信号,仲裁逻辑简单,且较好地兼顾了公平性。
本发明还提供了一种片上系统,包括第一主机、第二主机、从机和上述握手协议总线仲裁模块。片上系统可以在任意计算设备中集成,包括但不限于个人计算机、移动设备、便携式计算机、服务器、显卡、人工智能计算设备等。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包括于本申请的至少一个实施例或示例中。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括一个或多个(两个或两个以上)用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分。并且本申请的优选实施方式的范围包括另外的实现,其中可以不按所示出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤,例如,可以被认为是用于实现逻辑功能的可执行指令的定序列表,可以具体实现在任何计算机可读介质中,以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用,或结合这些指令执行系统、装置或设备而使用。
应理解的是,本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。上述实施例方法的全部或部分步骤是可以通过程序来指令相关的硬件完成,该程序可以存储于一种计算机可读存储介质中,该程序在执行时,包括方法实施例的步骤之一或其组合。
此外,在本申请各个实施例中的各功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。上述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读存储介质中。该存储介质可以是只读存储器,磁盘或光盘等。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到其各种变化或替换,这些都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。
Claims (9)
1.一种握手协议总线仲裁模块,其特征在于,包括仲裁单元和处理模块;所述仲裁单元包括状态机;所述仲裁单元用于获取第一主机发送的请求req_m1和第二主机发送的请求req_m2;所述状态机的状态包括空闲、第二主机等待第一主机、第一主机等待第二主机、只有第一主机和只有第二主机;所述状态机用于根据是否接收到来自第一主机的请求req_m1、是否接收到来自第二主机的请求req_m2、第一主机是否完成数据传输以及第二主机是否完成数据传输,进行状态切换;所述仲裁单元用于根据所述状态机的当前状态输出仲裁信号;
仲裁信号包括仲裁有效信号arbiter_valid和仲裁结果信号arbiter_out;在当前状态为空闲时,仲裁有效信号arbiter_valid为第一数值;在当前状态为空闲之外的其他状态时,仲裁有效信号arbiter_valid为第二数值;所述处理模块用于在仲裁有效信号arbiter_valid为第二数值时,根据仲裁结果信号arbiter_out选择将第一主机或者第二主机的数据信号输出到从机。
2.如权利要求1所述的握手协议总线仲裁模块,其特征在于,在当前状态为空闲时,在同时收到来自第一主机的请求req_m1和来自第二主机的请求req_m2时,当前状态从空闲跳转到第二主机等待第一主机;在收到来自第一主机的请求req_m1且没有收到来自第二主机的请求req_m2时,当前状态从空闲跳转到只有第一主机;在收到来自第二主机的请求req_m2且没有收到来自第一主机的请求req_m1时,当前状态从空闲跳转到只有第二主机。
3.如权利要求1所述的握手协议总线仲裁模块,其特征在于,在当前状态为只有第一主机时,在没有收到来自第二主机的请求req_m2且第一主机未完成数据传输时,保持当前状态为只有第一主机;在没有收到来自第二主机的请求req_m2且第一主机完成数据传输时,当前状态从只有第一主机跳转到空闲;在收到来自第二主机的请求req_m2且第一主机未完成数据传输时,当前状态从只有第一主机跳转到第二主机等待第一主机;在收到来自第二主机的请求req_m2且第一主机完成数据传输时,当前状态从只有第一主机跳转到只有第二主机。
4.如权利要求1所述的握手协议总线仲裁模块,其特征在于,在当前状态为只有第二主机时,在没有收到来自第一主机的请求req_m1且第二主机未完成数据传输时,保持当前状态为只有第二主机;在没有收到来自第一主机的请求req_m1且第二主机完成数据传输时,当前状态从只有第二主机跳转到空闲;在收到来自第一主机的请求req_m1且第二主机未完成数据传输时,当前状态从只有第二主机跳转到第一主机等待第二主机;在收到来自第一主机的请求req_m1且第二主机完成数据传输时,当前状态从只有第二主机跳转到只有第一主机。
5.如权利要求1所述的握手协议总线仲裁模块,其特征在于,在当前状态为第一主机等待第二主机时,在第二主机未完成数据传输时,保持当前状态为第一主机等待第二主机;在第二主机完成数据传输时,当前状态从第一主机等待第二主机跳转到只有第一主机。
6.如权利要求1所述的握手协议总线仲裁模块,其特征在于,在当前状态为第二主机等待第一主机时,在第一主机未完成数据传输时,保持当前状态为第二主机等待第一主机;在第一主机完成数据传输时,当前状态从第二主机等待第一主机跳转到只有第二主机。
7.如权利要求1至6中任一项所述的握手协议总线仲裁模块,其特征在于,在当前状态为只有第二主机或者第一主机等待第二主机时,仲裁结果信号arbiter_out为第三数值;在仲裁结果信号arbiter_out为第三数值时,所述处理模块选择将第二主机的数据信号输出到从机,并将从机的响应信号rsp_done_m2返回至所述仲裁单元;所述仲裁单元根据从机的响应信号rsp_done_m2确定第二主机的数据传输完成。
8.如权利要求1至6中任一项所述的握手协议总线仲裁模块,其特征在于,在当前状态为只有第二主机和第一主机等待第二主机之外的其他状态时,仲裁结果信号arbiter_out为第四数值;在仲裁有效信号arbiter_valid为第二数值以及仲裁结果信号arbiter_out为第四数值时,所述处理模块选择将第一主机的数据信号输出到从机,并将从机的响应信号rsp_done_m1返回至所述仲裁单元;所述仲裁单元根据从机的响应信号rsp_done_m1确定第一主机的数据传输完成。
9.一种片上系统,其特征在于,包括第一主机、第二主机、从机和权利要求1至8中任一项所述的握手协议总线仲裁模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311279972.4A CN117009266A (zh) | 2023-10-07 | 2023-10-07 | 一种握手协议总线仲裁模块及片上系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311279972.4A CN117009266A (zh) | 2023-10-07 | 2023-10-07 | 一种握手协议总线仲裁模块及片上系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117009266A true CN117009266A (zh) | 2023-11-07 |
Family
ID=88567576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311279972.4A Pending CN117009266A (zh) | 2023-10-07 | 2023-10-07 | 一种握手协议总线仲裁模块及片上系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117009266A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110109847A (zh) * | 2019-04-25 | 2019-08-09 | 深圳吉迪思电子科技有限公司 | Apb总线多个主设备的仲裁方法、系统及存储介质 |
CN115454897A (zh) * | 2022-09-23 | 2022-12-09 | 中电科申泰信息科技有限公司 | 一种改善处理器总线仲裁机制的方法 |
CN116028413A (zh) * | 2023-02-10 | 2023-04-28 | 山东云海国创云计算装备产业创新中心有限公司 | 一种总线仲裁器、总线仲裁的方法、装置及介质 |
CN116566761A (zh) * | 2023-03-28 | 2023-08-08 | 成都电科星拓科技有限公司 | Spi双主机共享仲裁系统及方法 |
-
2023
- 2023-10-07 CN CN202311279972.4A patent/CN117009266A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110109847A (zh) * | 2019-04-25 | 2019-08-09 | 深圳吉迪思电子科技有限公司 | Apb总线多个主设备的仲裁方法、系统及存储介质 |
CN115454897A (zh) * | 2022-09-23 | 2022-12-09 | 中电科申泰信息科技有限公司 | 一种改善处理器总线仲裁机制的方法 |
CN116028413A (zh) * | 2023-02-10 | 2023-04-28 | 山东云海国创云计算装备产业创新中心有限公司 | 一种总线仲裁器、总线仲裁的方法、装置及介质 |
CN116566761A (zh) * | 2023-03-28 | 2023-08-08 | 成都电科星拓科技有限公司 | Spi双主机共享仲裁系统及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5621897A (en) | Method and apparatus for arbitrating for a bus to enable split transaction bus protocols | |
US5625779A (en) | Arbitration signaling mechanism to prevent deadlock guarantee access latency, and guarantee acquisition latency for an expansion bridge | |
US20080126643A1 (en) | Semiconductor circuit | |
US20020199052A1 (en) | System and method for controlling bus arbitration during cache memory burst cycles | |
US6304923B1 (en) | Method for prioritizing data transfer request by comparing a latency identifier value received from an I/O device with a predetermined range of values | |
US6397279B1 (en) | Smart retry system that reduces wasted bus transactions associated with master retries | |
JP2574976B2 (ja) | 中央アービタをスレーブアービタに変換する方法およびシステム | |
CN109002408B (zh) | 总线仲裁方法和系统 | |
KR100480605B1 (ko) | 네트워크 제어기의 송신부 버퍼 및 수신부 버퍼를제어하는 방법 및 네트워크 제어기 | |
US6266718B1 (en) | Apparatus for controlling data transfer operations between a memory and devices having respective latencies | |
US6959354B2 (en) | Effective bus utilization using multiple bus interface circuits and arbitration logic circuit | |
US5802330A (en) | Computer system including a plurality of real time peripheral devices having arbitration control feedback mechanisms | |
JP4233373B2 (ja) | データ転送制御装置 | |
CN116028413A (zh) | 一种总线仲裁器、总线仲裁的方法、装置及介质 | |
US20020126660A1 (en) | Effective bus utilization using multiple buses and multiple bus controllers | |
US6804736B2 (en) | Bus access arbitration based on workload | |
US7765349B1 (en) | Apparatus and method for arbitrating heterogeneous agents in on-chip busses | |
JP2006505054A (ja) | ハイブリッド計算システムにおいて調停されたメモリバスを設けるためのシステムおよび方法 | |
EP1811394B1 (en) | An arbitrator and its arbitration method | |
CN117009266A (zh) | 一种握手协议总线仲裁模块及片上系统 | |
JPH09153009A (ja) | 階層構成バスのアービトレーション方法 | |
US6785755B1 (en) | Grant removal via dummy master arbitration | |
JPH1125036A (ja) | 調停システム、およびアクセスを調停する方法 | |
JP4151362B2 (ja) | バス調停方式、データ転送装置、及びバス調停方法 | |
CN115017093B (zh) | 一种片上外部总线通信的方法以及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |