JP3814389B2 - シリアル通信方法及びシステム並びに記憶媒体 - Google Patents
シリアル通信方法及びシステム並びに記憶媒体 Download PDFInfo
- Publication number
- JP3814389B2 JP3814389B2 JP31105097A JP31105097A JP3814389B2 JP 3814389 B2 JP3814389 B2 JP 3814389B2 JP 31105097 A JP31105097 A JP 31105097A JP 31105097 A JP31105097 A JP 31105097A JP 3814389 B2 JP3814389 B2 JP 3814389B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- data
- transmission line
- data transmission
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、シリアル通信方法及びシステム並びにこれらシリアル通信方法及びシステムに使用する記憶媒体に関する。
【0002】
【従来の技術】
従来、近年、複写機等の画像形成装置の高性能化の目的で、そこに搭載される表示装置、ステッピングモータ、電磁クラッチ、ソレノイド等の各種出力駆動装置や操作スイッチ、フォトインタラプタ、メカニカル2値スイッチ等の各種入力センサ装置の数は益々増加する傾向にある。それに伴いシステム内の制御信号伝達用信号線の数は急激に増加しており、信号線束の大径化、重量化やそれに伴う組立性、分解性及び信頼性の悪化、コストの増大化が大きな問題となってきた。
【0003】
そのため、機内の各所に固有のアドレスによりアドレッシングされる通信子局を設置し、システム全体の制御を司る主コントローラから少なくとも1つのシリアルデータ線とシリアル通信用同期クロック線を引き出し、順次これらの通信子局をカスケード接続して行き、必要な通信子局と主コントローラとの間で情報をシリアルにて送受信し合うシリアル通信システムが提案されている。
【0004】
このようなシリアル通信システムの従来例を図7を用いて説明する。図7は、従来のシリアル通信システムの構成を示すブロック図であり、同図において、1は画像形成装置全体の制御を司る主コントローラ、2は主コントローラ1の制御中心となるホストマイクロコンピュータ(以下、ホストと記述する)、3はホスト2バス結合されるシリアルコントローラで、シリアル通信のマスターコントローラの役割を持っている。4,5はシステムの各所に設置される通信子局(中継子局)、6,7は通信子局4,5にそれぞれ搭載されたシリアル通信子局ICである。
【0005】
本例では、一方のシリアル通信子局IC6は、フォトインタラプタ(センサ)等の各種入力装置からの2値データを取り込み、ホスト2にあるシリアルコントローラ3に転送する入力専用IC(INPUT IC)を示す。また、他方のシリアル通信子局IC7は、ホスト2にあるシリアルコントローラ3からのデータを受信し、クラッチを始めとする各種の駆動装置へ2値データを出力する出力専用IC(OUTPUT IC)を示す。本例では、一方のシリアル通信子局IC6をアドレス0、他方のシリアル通信子局IC7をアドレス1にアドレッシングし、各々8ビットの通信データを入力ポート若しくは出力ポートに対応させる。
【0006】
8は論理回路用の+5V電源、9はシリアル通信用のデータ線(DATA)、10は同期クロック線(CLK)、11はグランド線(GND)、12は駆動装置用の+24V電源、13はグランド線(GND)である。これらは、主コントローラ1と各通信子局4,5をカスケードに接続して行く。特に、データ線9と同期クロック線10は、ホスト2のシリアルコントローラ3と各通信子局4,5のシリアル通信子局IC6,7との間を直接カスケードに接続し、中間に位置するシリアル通信子局ICは、図7に示すように前段からの出力を内部バッファを通して次段にリアルタイムに伝送する系を本例では考える。
【0007】
次に、上記構成のシリアル通信システムの動作を、図8の通信フォーマット図を用いて説明する。まず、ホスト2はアドレス0のビット0に接続されたフォトインタラプタの値を呼び出したいとすると、アドレスバスを通して所定のコマンドをシリアルコントローラ3に発行する(コマンドの実際の形態については、ここではとくに言及しない)。シリアルコントローラ3はこれに応答し、所望の数の同期クロックを発生し、同期クロック線10に同期クロックを送出する一方、、データ線9上で以下のようなシリアルデータ送受信動作を実行する。
【0008】
尚、子局は同期クロックの立ち上がり時のデータを取り込む構成になっている。また、子局が通信待ち中にクロックと共に、データLを検出すると通信フレームのスタートと認識する。
【0009】
まず、1クロック目に通信フレームの開始を宣言するスタートビットLを出力する。ちなみに、データ線9の非通信時の論理は、本例ではHとする。そして、次の1クロックでは、シリアルコントローラ3が本フレームにおいてデータ入力とデータ出力のどちらを希望するものかを定義するR/Wビットを転送する。本例では、Hの場合、シリアルコントローラ3が子局のデータを入力したいリードモードを示し、Lでは出力したいライトモードを定義するものとする。アドレス0には入力専用ICが設置されているので、当然シリアルコントローラ3はこのビットをHとすることになる。
【0010】
次に、4クロックで希望通信子局であるアドレス0をシリアル転送する。ここまでのデータを各子局は監視した結果、自己のアドレスとシリアルデータ上の通信希望局アドレスが一致した子局0がそれ以降の通信に関与することとなる。通信希望局アドレスが一致しない子局は、その後はクロック線10はクロックを後段(シリアルコントローラ3から遠ざかる方向)にバッファリングして伝える一方、データ線9はリードモードでは後段のデータを前段にバッファリングし、ライトモードでは前段のデータを後段にバッファリングして伝送することとなる。指名局であるアドレス0は後段からデータは無視し(切り離し)、自局の入力ポート8ビットのデータをその後の8クロックでシリアル送出する。シリアルコントローラ3は、この8ビットのシリアルデータを受け取り、そこから目的であるビット0のフォトインタラプタデータを認識することとなる。
【0011】
ホスト2がアドレス1の出力専用ICのビット0に接続されたクラッチを駆動した場合も手順は略同様である。ホスト2はシリアルコントローラ3にバスを通してアドレス1を書き込みデータ及びその要求コマンドを発行する(この際、アドレス1のビット0以外のデータは変更したくない場合は当然、実際には前回と同じデータを書き込む必要があり、それをシリアルコントローラ3に伝えることとなる)。
【0012】
シリアルコントローラ3はこれに応じて、先と同様に必要な数の同期クロックをクロック線10に送出すると共に、データ線9に対しては、まず、スタートビット、次にライトモードビット、次に対象アドレスであるアドレス1を4ビットで、そして、書き込みデータ8ビットを順次送出する。子局はアドレスビットで指定されたアドレス1のみがこれに応答し、データ線9上の8ビットデータを取り込み、通信終了時にこれを出力ポートに出力する。リードモートのときは、アドレスA3までをシリアルコントローラ3から出力し、D0〜D7は子局のIC6または7からシリアルコントローラ3へ向けて出力される。但し、シリアルコントローラ3は、クロックを1フレーム分出力する。子局のIC6または7は、このクロックに同期してD0〜D7を出力する。
【0013】
以上のような手順のシリアル通信によって、機内の各所に設置された通信子局に複数ビットのデータを送受信することができ、制御情報伝達用の信号線を大幅に削減することが可能となる。
【0014】
【発明が解決しようとする課題】
しかしながら、上述した従来例にあっては、子局のICはコスト的な制約によりシリアルデータ送受信のフレーム同期方法としては、スタートビットを基準として同期クロックによる単純な順序処理を実行して行くことによってのみ同期が保たれるという方法になり、フレーム時間計測用のタイマやマイクロコンピュータによる多様な判別処理、または、シリアル線とは別のフレーム同期線等を用いたフレーム同期等は行われない。
【0015】
従って、例えば、図9に示すように送信モードでクロック線にノイズが2つ混入し、子局の順序処理が本来のクロックサイクルよりも2つ先に進んでしまった場合、子局ではフレームが通常のクロックよりも早く終了してしまうと共に、その後の正規の同期クロックで、たまたま送信データD6がLであった際には、その子局は新たな通信フレームの開始であると誤認識し、残りのクロックにより順序処理が進み、正規クロックが終了しても残りの順序処理を行うべく、次の同期クロックを待ち続ける状態に陥る。次の新たな正常なフレームの同期クロックでそれ以降の順序処理が進むことになり、子局は誤ったフレーム単位の受信を継続することになる。
【0016】
また、図10に示すように、ノイズが6つ混入し、偶然D2がL、D3がH、D4〜D6がL、D7がHだった場合、アドレス1の子局はシリアルデータ線にデータを出力しようとする。このとき、最初のデータがLであり且つシリアルコントローラ3は通信を終了したものとしてシリアルデータ線にHを出力した場合(図11参照)、シリアルデータ線に25Vの電位差が生じて、ICが破壊されてしまうおそれがあった。
【0017】
本発明は上述した従来の技術の有するこのような問題点に鑑みてなされたものであり、その第1の目的とするところは、パリティビット等による不完全な通信エラー検知アルゴリズムしか導入することができないシリアル通信方法及びシステムにおいても、所定期間内若しくはタイミングでフレームずれを起こしている子局を正常なフレーム終了状態に復帰させることが可能なシリアル通信方法及びシステムを提供しようとするものである。
【0018】
また、本発明の第2の目的とするところは、上述したシリアル通信方法及びシステムを円滑に制御することができる記憶媒体を提供しようとするものである。更に、本発明の第3の目的とするところは、パリティビット等による不完全な通信エラー検知アルゴリズムしか導入することができないシリアル通信方法及びシステムにおいても、所定期間内若しくはタイミングでフレームずれを起こしている子局を正常なフレーム終了状態に復帰させることが可能な通信制御システムを提供しようとするものである。
【0019】
【課題を解決するための手段】
上記第1の目的を達成するために請求項1記載のシリアル通信方法は、通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信方法において、予め決められた通信主体が通信異常の検知及び非検知に拘らず所定の時間間隔で、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出することを特徴とするものである。
【0020】
また、上記第1の目的を達成するため請求項2記載のシリアル通信方法は、請求項1記載のシリアル通信方法において、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出することを特徴とするものである。
【0021】
また、上記第1の目的を達成するため請求項3記載のシリアル通信方法は、通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信方法において、予め決められた通信主体が通信異常の検知及び非検知に拘らず所定の時間間隔で、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出することを特徴とするものである。
【0022】
また、上記第1の目的を達成するため請求項4記載のシリアル通信方法は、請求項3記載のシリアル通信方法において、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出することを特徴とするものである。
【0023】
また、上記第1の目的を達成するため請求項5記載のシリアル通信方法は、通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信方法において、予め決められた通信主体が通信異常の検知及び非検知に拘らず予め決められたタイミングで、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出することを特徴とするものである。
【0024】
また、上記第1の目的を達成するため請求項6記載のシリアル通信方法は、請求項5記載のシリアル通信方法において、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出することを特徴とするものである。
【0025】
また、上記第1の目的を達成するため請求項7記載のシリアル通信方法は、通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信方法において、予め決められた通信主体が通信異常の検知及び非検知に拘らず予め決められたタイミングで、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出することを特徴とするものである。
【0026】
また、上記第1の目的を達成するため請求項8記載のシリアル通信方法は、請求項7記載のシリアル通信方法において、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出することを特徴とするものである。
【0027】
また、上記第1の目的を達成するため請求項9記載のシリアル通信システムは、通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信システムにおいて、予め決められた通信主体が通信異常の検知及び非検知に拘らず所定の時間間隔で、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御する制御手段を設けたことを特徴とするものである。
【0028】
また、上記第1の目的を達成するため請求項10記載のシリアル通信システムは、請求項9記載のシリアル通信システムにおいて、前記制御手段は、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御することを特徴とするものである。
【0029】
また、上記第1の目的を達成するため請求項11記載のシリアル通信システムは、通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信システムにおいて、予め決められた通信主体が通信異常の検知及び非検知に拘らず所定の時間間隔で、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御する制御手段を設けたことを特徴とする。
【0030】
また、上記第1の目的を達成するために請求項12記載のシリアル通信システムは、請求項11記載のシリアル通信システムにおいて、前記制御手段は、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御することを特徴とする。
【0031】
また、上記第1の目的を達成するために請求項13記載のシリアル通信システムは、通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信システムにおいて、予め決められた通信主体が通信異常の検知及び非検知に拘らず予め決められたタイミングで、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御する制御手段を設けたことを特徴とする。
【0032】
また、上記第1の目的を達成するために請求項14記載のシリアル通信システムは、請求項13記載のシリアル通信システムにおいて、前記制御手段は、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御することを特徴とする。
【0033】
また、上記第1の目的を達成するために請求項15記載のシリアル通信システムは、通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信システムにおいて、予め決められた通信主体が通信異常の検知及び非検知に拘らず予め決められたタイミングで、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御する制御手段を設けたことを特徴とする。
【0034】
また、上記第1の目的を達成するために請求項16記載のシリアル通信システムは、請求項15記載のシリアル通信システムにおいて、前記制御手段は、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御することを特徴とする。
【0035】
また、上記第2の目的を達成するために本発明の請求項17記載の記憶媒体は、通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信システムを制御する制御プログラムを格納する記憶媒体であって、予め決められた通信主体が通信異常の検知及び非検知に拘らず所定の間隔で、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御するステップの制御モジュールを有するプログラムを格納したことを特徴とする。
【0036】
また、上記第2の目的を達成するために請求項18記載の記憶媒体は、請求項17記載の記憶媒体において、前記制御モジュールは、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御することを特徴とする。
【0037】
また、上記第2の目的を達成するために請求項19記載の記憶媒体は、通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信システムを制御する制御プログラムを格納する記憶媒体であって、予め決められた通信主体が通信異常の検知及び非検知に拘らず所定の間隔で、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御するステップの制御モジュールを有するプログラムを格納したことを特徴とする。
【0038】
また、上記第2の目的を達成するために請求項20記載の記憶媒体は、請求項19記載の記憶媒体において、前記制御モジュールは、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御することを特徴とする。
【0039】
また、上記第2の目的を達成するために請求項21記載の記憶媒体は、通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信システムを制御する制御プログラムを格納する記憶媒体であって、予め決められた通信主体が通信異常の検知及び非検知に拘らず予め決められたタイミングで、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御するステップの制御モジュールを有するプログラムを格納したことを特徴とする。
【0040】
また、上記第2の目的を達成するために請求項22記載の記憶媒体は、請求項21記載の記憶媒体において、前記制御モジュールは、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御することを特徴とする。
【0041】
また、上記第2の目的を達成するために請求項23記載の記憶媒体は、通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信システムを制御する制御プログラムを格納する記憶媒体であって、予め決められた通信主体が通信異常の検知及び非検知に拘らず予め決められたタイミングで、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御するステップの制御モジュールを有するプログラムを格納したことを特徴とする。
【0042】
また、上記第2の目的を達成するために請求項24記載の記憶媒体は、請求項23記載の記憶媒体において、前記制御モジュールは、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御することを特徴とする。
【0043】
また、上記第3の目的を達成するため請求項25記載の通信制御システムは、クロック信号線及びデータ信号線の一方の端部に接続された第1の通信制御装置と、前記クロック信号線及びデータ信号線の他方の端部に接続された第2の通信制御装置とを具備してなり、前記第1の通信制御装置は、前記クロック信号線にクロックを出力すると共に、前記データ信号線へ予め決められたデータを出力した後に送信すべきデータ列を出力する第1のデータ送信手段を有し、前記第2の通信制御装置は、前記クロック信号線からクロックを入力すると共に、前記データ信号線から前記予め決められたデータを入力したことに応じて、前記所定のデータ列の受信を開始するデータ受信手段を有し、更に前記第1の通信制御装置は、前記データ受信手段の初期化を行うために、通信異常を検知したか否かに拘らず、前記クロック信号線にクロックを出力すると共に、前記データ信号線へ前記予め決められたデータの反転データを出力する第2のデータ送信手段を有することを特徴とする。
【0044】
また、上記第3の目的を達成するため請求項26記載の通信制御システムは、請求項25記載の通信制御システムにおいて、前記第2のデータ送信手段は、前記クロック信号線にクロックを少なくとも前記所定のデータ列分出力すると共に、前記データ信号線へ前記予め決められたデータの反転データを少なくとも前記所定のデータ列分出力することを特徴とする。
【0045】
また、上記第3の目的を達成するため請求項27記載の通信制御システムは、請求項25記載の通信制御システムにおいて、前記第2のデータ送信手段は、所定時間間隔で前記クロック及び前記反転データを出力することを特徴とする。
【0046】
また、上記第3の目的を達成するため請求項28記載の通信制御システムは、請求項27記載の通信制御システムにおいて、前記第2のデータ送信手段は、前記第1のデータ送信手段がデータ出力を行っていないときに前記クロック及び前記反転データを出力することを特徴とする。
【0047】
また、上記第3の目的を達成するため請求項29記載の通信制御システムは、請求項25記載の通信制御システムにおいて、前記第2のデータ送信手段は、前記第1のデータ送信手段がデータ出力を行なう前に毎回前記クロック及び前記反転データを出力することを特徴とする。
【0048】
また、上記第3の目的を達成するため請求項30記載の通信制御システムは、請求項25記載の通信制御システムにおいて、前記第2の通信制御装置は、画像形成装置の駆動部に対して前記データ受信手段が受信したデータを出力することを特徴とする。
【0049】
また、上記第3の目的を達成するため請求項31記載の通信制御システムは、請求項25記載の通信制御システムにおいて、前記第2の通信制御装置は、画像形成装置のセンサ部から入力したデータを前記第1のデータ送信手段から前記クロック信号線に出力されるクロックに同期して前記データ信号線に出力する第3のデータ送信手段を有することを特徴とする。
【0050】
また、上記第3の目的を達成するため請求項32記載の通信制御システムは、請求項25記載の通信制御システムにおいて、前記第2の通信制御装置を複数有し、前記複数の第2の通信制御装置はカスケード接続されていることを特徴とする。
【0051】
また、上記第3の目的を達成するため請求項33記載の通信制御システムは、請求項25記載の通信制御システムにおいて、前記第1及び第2のデータ送信手段は、前記データ信号線を介してシリアル通信することを特徴とする。
【0052】
また、上記第3の目的を達成するため請求項34記載の通信制御システムは、クロック信号線及びデータ信号線を介して第2の通信制御装置と通信を行う通信制御装置とを具備してなり、前記第2の通信制御装置は、前記クロック信号線からクロックを入力すると共に、前記データ信号線から予め決められたデータを入力したことに応じて、前記所定のデータ列の受信を開始するものであり、前記通信制御装置は、前記クロック信号線にクロックを出力すると共に、前記データ信号線へ予め決められたデータを出力した後に送信すべきデータ列を出力する第1のデータ送信手段と、前記第2の通信制御装置の初期化を行うために、通信異常を検知したか否かに拘らず、前記クロック信号線にクロックを出力すると共に、前記データ信号線へ前記予め決められたデータの反転データを出力する第2のデータ送信手段とを有することを特徴とする。
【0053】
また、上記第3の目的を達成するため請求項35記載の通信制御システムは、請求項34記載の通信制御システムにおいて、前記第2のデータ送信手段は、前記クロック信号線にクロックを少なくとも前記所定のデータ列分出力すると共に、前記データ信号線へ前記予め決められたデータの反転データを少なくとも前記所定のデータ列分出力することを特徴とする。
【0054】
また、上記第3の目的を達成するため請求項36記載の通信制御システムは、請求項34記載の通信制御システムにおいて、前記第2のデータ送信手段は、所定時間間隔で前記クロック及び前記反転データを出力することを特徴とする。
【0055】
また、上記第3の目的を達成するため請求項37記載の通信制御システムは、請求項36記載の通信制御システムにおいて、前記第2のデータ送信手段は、前記第1のデータ送信手段がデータ出力を行っていないときに前記クロック及び前記反転データを出力することを特徴とする。
【0056】
また、上記第3の目的を達成するため請求項38記載の通信制御システムは、請求項34記載の通信制御システムにおいて、前記第2のデータ送信手段は、前記第1のデータ送信手段がデータ出力を行なう前に毎回前記クロック及び前記反転データを出力することを特徴とする。
【0057】
また、上記第3の目的を達成するため請求項39記載の通信制御システムは、請求項34記載の通信制御システムにおいて、前記第2の通信制御装置は、画像形成装置の駆動部に対して前記データ受信手段が受信したデータを出力することを特徴とする。
【0058】
また、上記第3の目的を達成するため請求項40記載の通信制御システムは、請求項34記載の通信制御システムにおいて、前記第2の通信制御装置は、画像形成装置のセンサ部から入力したデータを前記第1のデータ送信手段から前記クロック信号線に出力されるクロックに同期して前記データ信号線に出力する第3のデータ送信手段を有することを特徴とする。
【0059】
また、上記第3の目的を達成するため請求項41記載の通信制御システムは、請求項34記載の通信制御システムにおいて、前記第2の通信制御装置を複数有し、前記複数の第2の通信制御装置はカスケード接続されていることを特徴とする。
【0060】
更に、上記第3の目的を達成するため請求項42記載の通信制御システムは、請求項34記載の通信制御システムにおいて、前記第1及び第2のデータ送信手段は、前記データ信号線を介してシリアル通信することを特徴とする。
【0061】
【発明の実施の形態】
以下、本発明の各実施の形態を図1〜図6に基づき説明する。
【0062】
(第1の実施の形態)
まず、本発明の第1の実施の形態を図1及び図2に基づき説明する。なお、本実施の形態におけるシリアル通信システムの基本的な構成は、上述した従来の図8と同一であるから、共通する部分は説明を省略する。
【0063】
図1及び図2は、本発明の第1の実施の形態に係るシリアル通信システムの動作を示すフローチャートであり、これらの処理は主コントローラ1のホスト2により記憶手段に格納された制御プログラムが読み出されて実行されるものである。
【0064】
図1において、ステップS101で初期設定を行い、次のステップS102でシステム本体のシーケンス制御を行い、シリアルデータの送信処理(ステップS103)及びシリアルデータの受信処理(ステップS104)等を行う。ホスト2は、システム全体のシーケンス制御を行う中で、システム内の各子局に対して必要に応じて随時データの読み出し及び書き込みを行う手順は、上述した従来例で述べた通りである。
【0065】
本実施の形態における従来と異なる新規な点は、図1に示すホスト2のメインルーチンとは別に、図2に示すタイマ割り込み処理によって予め設定した時間毎にダミークロック発生処理ルーチンを実行することである。これは、通信エラーが検出されるか否かに拘らず行われる。
【0066】
図2において、ステップS201でシリアル通信ラインがデータ送信、受信中か否かをデータ送信、受信中でなくなるまで判別する。そして、データ送信、受信中でなくなると、ステップS202でダミークロック送出命令を発行し、シリアルコントローラ3はこれに応じてデータ伝送線9をHにした状態で通常の1フレームに必要な数のクロックを送出する。次いで、ステップS203で割り込み処理を終了する。
【0067】
即ち、図2に示すダミー送信割り込み処理では、図6に示すように、データ伝送線9をフレーム分のダミークロック送出の間、スタートビット、R/Wビット、アドレスビット、データビットを全てHにしたデータをシリアルコントローラ3に書き込み(非通信状態と同じ)、通信開始コマンドを発行する。シリアルコントローラ3内にダミークロック発生命令が規定されていれば、特にデータ指定する必要はなくなる。この際、既にシリアル通信ラインがデータ送受信中であれば、当然そのフレームが終了するまで待つことになる。いずれにしても、通信線が空いた段階でシリアルコントローラ3はこれに応じてデータ伝送線9をH(非通信状態)にした状態で通常の1フレームに必要な数のクロックを送出する。これによって、動作以前に子局のいずれかで図9に示すようなフレームずれが発生していた場合にも、子局では図6に示すようにダミークロックで確実に1フレーム内の順序処理の最終ステップまで進むことになり、また、途中で1フレームが終了してもデータ伝送線9が非通信状態(H)に設定されている(スタートを示すLが無い)ため、その後の残りのクロックで新たなフレームに移行するといった誤動作もない。尚、このダミークロックは1フレーム分以上の数を出力してもいいことは言うまでもない。
【0068】
上述した実施の形態では、ホスト2が一定時間毎にシリアルコントローラ3に対して、ダミークロックを発生させるように命令を発行する場合について説明したが、これに限られるものではなく、シリアルコントローラ3内に内部タイマ機能を持たせられる場合には、ホスト2からの命令を待つことなく、シリアルコントローラ3が独自に時間管理してダミークロックを発生させるようにしてもよい。
【0069】
(第2の実施の形態)
次に、本発明の第2の実施の形態を図3〜図5に基づき説明する。
上述した第1の実施の形態では、タイマによる時間管理で所定の時間毎にダミークロックを送出する系を例示したが、本実施の形態では、それとは別に通信データの正しい転送に対する要求度が他に比べて著しく高い負荷が接続される子局に対して、そのアドレスアクセス時には毎回始めに1フレーム分ダミービットを送出し、その後正規の通信を実行するようにしたものである。
【0070】
図3は、本発明の第2の実施の形態に係るシリアル通信システムの構成を示すブロック図であり、同図において上述した従来例の図8と同一部分には、同一符号が付してある。図3において図8と異なる点は、蛍光灯を露光用光源として使用する画像形成装置を想定したもので、蛍光灯の点灯タイミングが通信エラーによって遅延してしまった場合、画像先端が欠けてしまう不具合があるので、これを防止しなければならない。図3において、14は蛍光灯インバータ、15は蛍光灯である。
【0071】
図3において、蛍光灯15の点灯開始信号の伝送前に、必ず図6に示すようなダミークロックを1フレーム分送信するようにすることにより、もし、通信ラインのどこかがフレームずれを起こした状態にあったとしても、エラー解除処理を一旦行った上で、実際のデータを次のフレームタイミングで送信処理することになるため、蛍光灯15の点灯タイミングの通信エラーによる遅延確率をより低く抑えることが可能となる。
【0072】
次に、本実施の形態に係るシリアル通信システムの動作を図4及び図5のフローチャートに基づき説明する。
【0073】
図4及び図5は、本発明の第2の実施の形態に係るシリアル通信システムの動作を示すフローチャートであり、これらの処理は主コントローラ1のホスト2により記憶手段に格納された制御プログラムが読み出されて実行されるものである。
【0074】
図4において、ステップS401で初期設定を行い、次のステップS402でシステム本体のシーケンス制御を行い、蛍光灯15の点灯及び消灯シーケンス(ステップS403)、シリアルデータの送信処理(ステップS404)及びシリアルデータの受信処理(ステップS405)等を行う。このようにホスト2は、システム全体のシーケンス制御を行う中で、システム内の各子局に対して必要に応じて随時データの読み出し及び書き込みを行う手順は、上述した従来例で述べた通りである。
【0075】
蛍光灯15の点灯のための通信処理は、図5に示す蛍光灯点灯処理サブルーチンの中で個別に行い、図4に示すメインルーチンのプログラムの中の通常の通信処理を使わない。
【0076】
図5において、ステップS501でシリアル通信ラインがデータ送信、受信中か否かをデータ送信、受信中でなくなるまで判別する。そして、データ送信、受信中でなくなると、ステップS502でダミークロック送出命令を発行し、シリアルコントローラ3はこれに応じてデータ伝送線9をHにした状態で通常の1フレームに必要な数のクロックを送出する。次いで、ステップS503で蛍光灯点灯用送信データをセットし、シリアル送信処理を行った後、次のステップS505で割り込み処理を終了する。
【0077】
上述した実施の形態では、蛍光灯15の点灯のための通信処理を、図5に示す蛍光灯点灯処理サブルーチンの中で個別に行い、図4に示すメインルーチンのプログラムの中の通常の通信処理を使わない構成としたが、これに限られるものではなく、メインルーチンのプログラムの処理能力(処理時間)によっては、蛍光灯点灯処理サブルーチンの中ではダミークロック処理を実行した後、蛍光灯15を点灯するための送信データ設定のみを行い、実際の送信はメインルーチンのプログラムの通信処理の中で行うように構成してもよい。
【0078】
本発明の目的とするところは、実際に送信したいデータを送出処理する前の通信フレームで、1フレーム分(もしくはそれ以上)のダミー同期クロックを、データ伝送線9を非通信状態(H)に保持したまま送出するところにあり、この手順が実現されるプログラムであれば、その構成及び手法について限定されるものではない。
【0079】
(第3の実施の形態)
次に、本発明のシリアル通信システム方法及び装置に用いる記憶媒体を説明する。
【0080】
通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信システムを制御する制御プログラムを格納する記憶媒体には、少なくとも「制御モジュール」のプログラムコードを格納すればよい。
【0081】
ここで、「制御モジュール」は、予め決められた通信主体が通信異常の検知及び非検知に拘らず所定の間隔若しくは予め決められたタイミングで、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数若しくはそれ以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御するためのプログラムモジュールである。
【0082】
【発明の効果】
以上詳述したように本発明のシリアル通信方法及びシステムによれば、パリティビット等による不完全な通信エラー検知アルゴリズムしか導入できない通信システムにおいても、所定期間内若しくはタイミングでフレームずれの状態を起こしている子局を正常なフレーム終了状態に復帰させることが可能となるという効果を奏する。
【0083】
また、本発明の記憶媒体によれば、上述した本発明のシリアル通信方法及びシステムを円滑に制御することができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るシリアル通信システムの動作を示すフローチャートである。
【図2】同実施の形態に係るシリアル通信システムの動作を示すフローチャートである。
【図3】本発明の第2の実施の形態に係るシリアル通信システムの構成を示すブロック図である。
【図4】同実施の形態に係るシリアル通信システムの動作を示すフローチャートである。
【図5】同実施の形態に係るシリアル通信システムの動作を示すフローチャートである。
【図6】同実施の形態に係るシリアル通信システムにおけるダミークロックを示す図である。
【図7】従来のシリアル通信システムの構成を示すブロック図である。
【図8】同従来のシリアル通信システムにおけるフォーマットを示す図である。
【図9】同従来のシリアル通信システムにおけるフレームずれを示す図である。
【図10】同従来のシリアル通信システムにおけるフレームずれを示す図である。
【図11】同従来のシリアル通信システムの構成を示すブロック図である。
【符号の説明】
1 主コントローラ
2 ホストコンピュータ
3 シリアルコントローラ
4 通信子局(中継子局)
5 通信子局(中継子局)
6 シリアル通信子局IC
7 シリアル通信子局IC
8 通信用5V電源
9 データ伝送線
10 クロック伝送線
11 グランド伝送線
12 駆動用24V電源
13 グランド線
14 蛍光灯インバータ
15 蛍光灯
Claims (42)
- 通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信方法において、予め決められた通信主体が通信異常の検知及び非検知に拘らず所定の時間間隔で、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出することを特徴とするシリアル通信方法。
- 目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出することを特徴とする請求項1記載のシリアル通信方法。
- 通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信方法において、予め決められた通信主体が通信異常の検知及び非検知に拘らず所定の時間間隔で、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出することを特徴とするシリアル通信方法。
- 目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出することを特徴とする請求項3記載のシリアル通信方法。
- 通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信方法において、予め決められた通信主体が通信異常の検知及び非検知に拘らず予め決められたタイミングで、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出することを特徴とするシリアル通信方法。
- 目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出することを特徴とする請求項5記載のシリアル通信方法。
- 通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信方法において、予め決められた通信主体が通信異常の検知及び非検知に拘らず予め決められたタイミングで、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出することを特徴とするシリアル通信方法。
- 目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出することを特徴とする請求項7記載のシリアル通信方法。
- 通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信システムにおいて、予め決められた通信主体が通信異常の検知及び非検知に拘らず所定の時間間隔で、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御する制御手段を設けたことを特徴とするシリアル通信システム。
- 前記制御手段は、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御することを特徴とする請求項9記載のシリアル通信システム。
- 通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信システムにおいて、予め決められた通信主体が通信異常の検知及び非検知に拘らず所定の時間間隔で、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御する制御手段を設けたことを特徴とするシリアル通信システム。
- 前記制御手段は、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御することを特徴とする請求項11記載のシリアル通信システム。
- 通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信システムにおいて、予め決められた通信主体が通信異常の検知及び非検知に拘らず予め決められたタイミングで、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御する制御手段を設けたことを特徴とするシリアル通信システム。
- 前記制御手段は、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御することを特徴とする請求項13記載のシリアル通信システム。
- 通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信システムにおいて、予め決められた通信主体が通信異常の検知及び非検知に拘らず予め決められたタイミングで、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御する制御手段を設けたことを特徴とするシリアル通信システム。
- 前記制御手段は、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御することを特徴とする請求項15記載のシリアル通信システム。
- 通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信システムを制御する制御プログラムを格納する記憶媒体であって、予め決められた通信主体が通信異常の検知及び非検知に拘らず所定の間隔で、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御するステップの制御モジュールを有するプログラムを格納したことを特徴とする記憶媒体。
- 前記制御モジュールは、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御することを特徴とする請求項17記載の記憶媒体。
- 通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信システムを制御する制御プログラムを格納する記憶媒体であって、予め決められた通信主体が通信異常の検知及び非検知に拘らず所定の間隔で、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御するステップの制御モジュールを有するプログラムを格納したことを特徴とする記憶媒体。
- 前記制御モジュールは、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御することを特徴とする請求項19記載の記憶媒体。
- 通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信システムを制御する制御プログラムを格納する記憶媒体であって、予め決められた通信主体が通信異常の検知及び非検知に拘らず予め決められたタイミングで、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御するステップの制御モジュールを有するプログラムを格納したことを特徴とする記憶媒体。
- 前記制御モジュールは、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御することを特徴とする請求項21記載の記憶媒体。
- 通信同期用クロック伝送線と少なくとも1つのシリアルデータ伝送線上に各々固有のアドレスによりアドレッシングされる複数の通信局が順次カスケードに接続され、通信主体より通信希望相手のアドレスが前記シリアルデータ伝送線に送出されると、このアドレスに一致する通信局がこれを認識し、引き続いて通信主体と所望のデータ送受動作を実行するようになるシリアル通信システムを制御する制御プログラムを格納する記憶媒体であって、予め決められた通信主体が通信異常の検知及び非検知に拘らず予め決められたタイミングで、通常の通信局間のデータ通信動作時以外に、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御するステップの制御モジュールを有するプログラムを格納したことを特徴とする記憶媒体。
- 前記制御モジュールは、目的とするデータ送受動作に先立ち、他の通信フレームを間に介在することなく、前記シリアルデータ伝送線上のデータを非通信時の論理を保持したままで、1通信単位(フレーム)を伝送するのに必要な数以上の数の通信用同期クロックを前記通信同期用クロック伝送線に送出するように制御することを特徴とする請求項23記載の記憶媒体。
- クロック信号線及びデータ信号線の一方の端部に接続された第1の通信制御装置と、前記クロック信号線及びデータ信号線の他方の端部に接続された第2の通信制御装置とを具備してなり、前記第1の通信制御装置は、前記クロック信号線にクロックを出力すると共に、前記データ信号線へ予め決められたデータを出力した後に送信すべきデータ列を出力する第1のデータ送信手段を有し、前記第2の通信制御装置は、前記クロック信号線からクロックを入力すると共に、前記データ信号線から前記予め決められたデータを入力したことに応じて、前記所定のデータ列の受信を開始するデータ受信手段を有し、更に前記第1の通信制御装置は、前記データ受信手段の初期化を行うために、通信異常を検知したか否かに拘らず、前記クロック信号線にクロックを出力すると共に、前記データ信号線へ前記予め決められたデータの反転データを出力する第2のデータ送信手段を有することを特徴とする通信制御システム。
- 前記第2のデータ送信手段は、前記クロック信号線にクロックを少なくとも前記所定のデータ列分出力すると共に、前記データ信号線へ前記予め決められたデータの反転データを少なくとも前記所定のデータ列分出力することを特徴とする請求項25記載の通信制御システム。
- 前記第2のデータ送信手段は、所定時間間隔で前記クロック及び前記反転データを出力することを特徴とする請求項25記載の通信制御システム。
- 前記第2のデータ送信手段は、前記第1のデータ送信手段がデータ出力を行っていないときに前記クロック及び前記反転データを出力することを特徴とする請求項27記載の通信制御システム。
- 前記第2のデータ送信手段は、前記第1のデータ送信手段がデータ出力を行なう前に毎回前記クロック及び前記反転データを出力することを特徴とする請求項25記載の通信制御システム。
- 前記第2の通信制御装置は、画像形成装置の駆動部に対して前記データ受信手段が受信したデータを出力することを特徴とする請求項25記載の通信制御システム。
- 前記第2の通信制御装置は、画像形成装置のセンサ部から入力したデータを前記第1のデータ送信手段から前記クロック信号線に出力されるクロックに同期して前記データ信号線に出力する第3のデータ送信手段を有することを特徴とする請求項25記載の通信制御システム。
- 前記第2の通信制御装置を複数有し、前記複数の第2の通信制御装置はカスケード接続されていることを特徴とする請求項25記載の通信制御システム。
- 前記第1及び第2のデータ送信手段は、前記データ信号線を介してシリアル通信することを特徴とする請求項25記載の通信制御システム。
- クロック信号線及びデータ信号線を介して第2の通信制御装置と通信を行う通信制御装置とを具備してなり、前記第2の通信制御装置は、前記クロック信号線からクロックを入力すると共に、前記データ信号線から予め決められたデータを入力したことに応じて、前記所定のデータ列の受信を開始するものであり、前記通信制御装置は、前記クロック信号線にクロックを出力すると共に、前記データ信号線へ予め決められたデータを出力した後に送信すべきデータ列を出力する第1のデータ送信手段と、前記第2の通信制御装置の初期化を行うために、通信異常を検知したか否かに拘らず、前記クロック信号線にクロックを出力すると共に、前記データ信号線へ前記予め決められたデータの反転データを出力する第2のデータ送信手段とを有することを特徴とする通信制御システム。
- 前記第2のデータ送信手段は、前記クロック信号線にクロックを少なくとも前記所定のデータ列分出力すると共に、前記データ信号線へ前記予め決められたデータの反転データを少なくとも前記所定のデータ列分出力することを特徴とする請求項34記載の通信制御システム。
- 前記第2のデータ送信手段は、所定時間間隔で前記クロック及び前記反転データを出力することを特徴とする請求項34記載の通信制御システム。
- 前記第2のデータ送信手段は、前記第1のデータ送信手段がデータ出力を行っていないときに前記クロック及び前記反転データを出力することを特徴とする請求項36記載の通信制御システム。
- 前記第2のデータ送信手段は、前記第1のデータ送信手段がデータ出力を行なう前に毎回前記クロック及び前記反転データを出力することを特徴とする請求項34記載の通信制御システム。
- 前記第2の通信制御装置は、画像形成装置の駆動部に対して前記データ受信手段が受信したデータを出力することを特徴とする請求項34記載の通信制御システム。
- 前記第2の通信制御装置は、画像形成装置のセンサ部から入力したデータを前記第1のデータ送信手段から前記クロック信号線に出力されるクロックに同期して前記データ信号線に出力する第3のデータ送信手段を有することを特徴とする請求項34記載の通信制御システム。
- 前記第2の通信制御装置を複数有し、前記複数の第2の通信制御装置はカスケード接続されていることを特徴とする請求項34記載の通信制御システム。
- 前記第1及び第2のデータ送信手段は、前記データ信号線を介してシリアル通信することを特徴とする請求項34記載の通信制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31105097A JP3814389B2 (ja) | 1996-10-30 | 1997-10-28 | シリアル通信方法及びシステム並びに記憶媒体 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-303490 | 1996-10-30 | ||
JP30349096 | 1996-10-30 | ||
JP31105097A JP3814389B2 (ja) | 1996-10-30 | 1997-10-28 | シリアル通信方法及びシステム並びに記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10190697A JPH10190697A (ja) | 1998-07-21 |
JP3814389B2 true JP3814389B2 (ja) | 2006-08-30 |
Family
ID=26563527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31105097A Expired - Fee Related JP3814389B2 (ja) | 1996-10-30 | 1997-10-28 | シリアル通信方法及びシステム並びに記憶媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3814389B2 (ja) |
-
1997
- 1997-10-28 JP JP31105097A patent/JP3814389B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10190697A (ja) | 1998-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59188752A (ja) | 欠陥サイクル作動式デ−タ処理システム用バス | |
US20070088874A1 (en) | Offload engine as processor peripheral | |
JPS6324346A (ja) | 情報伝達方式 | |
JPH1083375A (ja) | Scsiシステム | |
US6581116B1 (en) | Method and apparatus for high performance transmission of ordered packets on a bus within a data processing system | |
CN109154925A (zh) | 通信设备、通信方法、程序和通信系统 | |
US6069926A (en) | Communication control system and apparatus | |
CN116566761B (zh) | Spi双主机共享仲裁系统及方法 | |
JP2008293230A (ja) | データ転送装置 | |
JP3814389B2 (ja) | シリアル通信方法及びシステム並びに記憶媒体 | |
CN114996184B (zh) | 兼容实现spi或i2c从机的接口模块及数据传输方法 | |
US7062593B2 (en) | Circuit system and method for data transmission between LPC devices | |
KR20050046932A (ko) | i2C 버스를 이용한 슬레이브 장치들의 상태 검사 시스템 | |
JP2988443B2 (ja) | データ転送方式 | |
KR100266963B1 (ko) | 전송되는 패킷을 오버래핑하여 인터페이스의 대기시간을 감소시키는 방법 및 장치 | |
US6052151A (en) | Editing apparatus | |
JP2578773B2 (ja) | シリアルデ−タ転送装置 | |
JP2000324896A (ja) | データ伝送システムおよび画像形成装置 | |
KR100295683B1 (ko) | 인터아이씨의 제너럴콜 어크날리지장치및 방법 | |
JPH1174893A (ja) | データ通信装置およびその通信方法 | |
JPH11167548A (ja) | データ伝送システム | |
JP2005228222A (ja) | シリアルデータ転送方法とその装置 | |
CN114880270B (zh) | Spi设备及其数据传输方法 | |
JP6678787B1 (ja) | リモートi/oシステム | |
US20220188254A1 (en) | Methods for identifying target slave address for serial communication interface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060605 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |